CN101853776A - 具有新型采样策略的高级处理控制 - Google Patents

具有新型采样策略的高级处理控制 Download PDF

Info

Publication number
CN101853776A
CN101853776A CN200910215218.8A CN200910215218A CN101853776A CN 101853776 A CN101853776 A CN 101853776A CN 200910215218 A CN200910215218 A CN 200910215218A CN 101853776 A CN101853776 A CN 101853776A
Authority
CN
China
Prior art keywords
sampled point
sample rate
rate
sampling
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910215218.8A
Other languages
English (en)
Other versions
CN101853776B (zh
Inventor
王若飞
曾衍迪
范明煜
王琪
牟忠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101853776A publication Critical patent/CN101853776A/zh
Application granted granted Critical
Publication of CN101853776B publication Critical patent/CN101853776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B21/00—Systems involving sampling of the variable controlled
    • G05B21/02—Systems involving sampling of the variable controlled electric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Abstract

本发明公开了一种半导体制造方法。该方法包括：对第一多个半导体晶片执行第一工艺；基于工艺质量确定所述第一多个半导体晶片的采样率；确定所述第一多个半导体晶片的采样区域和采样点；根据所述采样率、所述采样区域以及所述采样点，测量所述第一多个半导体晶片的子集；根据所述测量修正第二工艺；以及对第二多个半导体晶片应用第二工艺。

Description

具有新型采样策略的高级处理控制
背景技术
为了提高生产质量及效率，高级处理控制(APC)被应用到半导体集成电路(IC)技术中，尤其是当半导体IC技术正持续向具有更小特征尺寸以及更大密度的电路设计发展。在利用高级处理控制(APC)的半导体工艺过程中，执行各种测量。但是，在半导体制造中现有用于高级处理控制的测量给计量设置了沉重的负担。此外，现有的测量具有基于工程师经验人工选择的、精度和效率有限的采样率、采样区域/位置。在决定采样率时不存在风险管理。此外，太多测量点需要达到用于正确APC应用的可接受精度。因此，对具有高级处理控制的半导体处理工具的持续改善是期望的。
发明内容
因此，本发明提供了一种半导体制造方法。该方法包括对第一多个半导体晶片执行第一工艺；基于工艺质量确定第一多个半导体晶片的采样率(f)；确定第一多个半导体晶片的采样区域和采样点；根据采样率、采样区域和采样点，测量第一多个半导体晶片的子集；根据测量修正第二工艺；以及向第二多个半导体晶片应用第二工艺。
在一个实施例中，执行第一工艺还包括执行选自蚀刻、光刻曝光。离子注入、沉积、抛光和热氧化中的一个工艺。确定采样率f可以包括根据工艺能力Cpk确定采样率。确定采样率可以包括使用平均输出质量(AOQ)通过公式AOQij＝(1-Fij)Pij使工艺能力Cpk与采样率f相关联，其中i表示产品i，j表示处理工具j，AOQij表示用于产品i和处理工具j的平均输出质量，Fij表示用于产品i和处理工具j的平均采样率，以及Pij表示用于产品i和处理工具j的缺陷率。Fij可以根据公式Fij＝fij/[fij+(1-fij)Pa w确定，其中fij表示用于产品i和处理工具j的采样率，w为一批采样晶片数量，以及Pa为接受给定批次的可能性；Pij＝2[1-Φ(3Cpk(i，j))]，其中Φ为正态分布函数，以及Cpk(i，j)为用于产品i和处理工具j的工艺能力参数Cpk；AOQij等于或小于平均输出质量水平AOQL。所述确定所述采样区域和所述采样点可以包括根据剩余标准误差(RSE)确定所述采样点的数量。所述确定所述采样区域和所述采样点可以包括根据标准偏差(STD)确定所述采样点的位置。所述确定所述采样区域和所述采样点可以包括使用聚类方法确定所述采样区域的数量。所述确定所述采样率可以包括使用用于室覆盖率的批次采样方法确定所述采样率。
本发明还提供了另一个实施例的半导体制造方法。该方法包括对多个半导体晶片执行工艺；基于工艺质量确定所述多个半导体晶片的最佳采样率；根据所述最佳采样率测量所述多个半导体晶片的一部分；根据所述测量调整所述工艺；以及对半导体晶片执行所述调整工艺。该方法可以还包括确定所述多个半导体晶片的采样区域和采样点的步骤，其中所述测量包括根据所述采样区域和所述采样点测量所述多个半导体晶片的一部分。所述确定所述采样区域和所述采样点可以包括根据剩余标准误差(RSE)确定所述采样点的数量。所述确定所述采样区域和所述采样点可以包括使用聚类方法确定所述采样区域的数量。所述确定所述最佳采样率可以包括根据工艺能力参数Cpk确定所述最佳采样率。
本发明还提供了一个实施例的半导体制造系统。所述系统包括被设计用于处理半导体晶片的处理工具；被设计用于根据计量负荷和产品质量确定所述半导体晶片采样率的采样模块；用于根据所述采样率测量所述半导体晶片的子集的计量工具；以及用于根据所述计量工具输出的测量结果调整工艺的工艺控制模块。
在一个实施例中，所述采样模块被设计利用工艺能力参数Cpk确定所述采样率。所述采样模块可以被设计通过确定晶片识别来确定所述采样率以优化室覆盖率。所述采样模块还可以被设计利用聚类方法确定采样区域的数量。所述采样模块还可以被设计利用剩余标准误差(RSE)确定采样点的数量。所述采样模块还可以被设计利用标准偏差(STD)确定所述采样点的位置。
本发明还提供了另一个实施例的半导体制造方法。该方法包括对第一多个半导体晶片执行第一工艺；基于工艺质量确定所述第一多个半导体晶片的最佳采样率；根据所述最佳采样率测量所述第一多个半导体晶片的子集；根据所述测量修正第二工艺；以及对第二多个半导体晶片应用第二工艺。
在各种实施例中，所述执行第一工艺可以包括执行选自蚀刻、光刻曝光、离子注入、沉积、抛光和热氧化中的一个工艺。所述确定所述最佳采样率可以包括根据工艺能力Cpk确定所述最佳采样率。所述确定所述最佳采样率可以包括根据所述控制参数Cpk计算平均输出质量(AOQ)。所述计算AOQ可以包括使用公式AOQij＝(1-Fij)Pij，其中i表示产品i，j表示处理工具j，AOQij表示用于产品i和处理工具j的平均输出质量，Fij表示用于产品i和处理工具j的平均采样率，以及Pij表示用于产品i和处理工具j的缺陷率。Fij可以根据Fij＝fij/[fij+(1-fij)Pa w确定，其中fij表示用于产品i和处理工具j的采样率，w为一批采样晶片数量，以及Pa为接受给定批次的可能性。在一个实施例中，Pij＝2[1-Φ(3Cpk(i，j))]，其中Φ为正态分布函数，以及Cpk(i，j)为用于产品i和处理工具j的工艺能力参数Cpk。所述确定所述最佳采样率可以包括利用虚拟计量方法确定所述最佳采样率。所述确定所述最佳采样率可以包括使用用于室覆盖率的批次采样方法确定所述最佳采样率。所述确定所述最佳采样率可以包括使用动态晶片采样技术确定所述最佳采样率。
本发明还提供了另一个实施例的半导体制造方法。该方法包括对多个半导体晶片执行工艺；基于工艺质量确定所述多个半导体晶片的最佳采样率；根据所述最佳采样率测量所述多个半导体晶片的一部分；根据所述测量调整所述工艺；以及对其他半导体晶片应用所述调整工艺。
在各种实施例中，所述确定可以包括利用工艺能力参数Cpk确定所述最佳采样率。所述确定还可以包括确定所述最佳采样率大于预定最小采样率。所述确定还可以包括根据计量负荷确定最佳采样率。所述确定还可以包括利用虚拟计量技术确定所述最佳采样率。
附图说明
本发明当结合附图阅读时将从下文的详细说明得到最好的理解。需要强调的是，根据工业标准实践，各种结构没有按照比例绘制。事实上，为清楚描述的目的，各种结构的尺寸可以任意增加或减小。此外，为了简化目的所有的结构可以不在所有的附图中显示。
图1为根据本发明不同方面构造的一个半导体处理系统的实施例的示意图；
图2为在根据本发明一个实施例的不同方面构造的图1的半导体处理系统中执行的采样过程流程图；
图3为根据本发明一个实施例的不同方面构造的Cpk与采样率示例图；
图4为在根据本发明另一个实施例的不同方面构造的图1的半导体处理系统中执行的采样过程流程图；
图5为根据本发明一个实施例的不同方面构造的剩余标准误差(RSE)与点数示例图；
图6为根据本发明一个实施例的不同方面构造的区域数据与泄露距离的示例图，其中泄露距离用于聚类方法中用来判断采样区域的数量；
图7为半导体制造系统方框图，其中使用了图1的半导体处理系统。
具体实施方式
本发明通常涉及光刻系统以及使用该系统的方法。但是，应当理解，下文的公开提供了许多不同的实施例，或者例子用于执行本发明的不同结构。下文中描述特定部件和设置的例子以简化本发明。当然，它们仅仅为示例性，目的不在于限制本发明。
参考图1，该图显示了本发明实施例的半导体处理系统100的示意图。下面，将详细解释半导体处理系统100和执行该系统的方法。半导体处理系统100包括示例处理工具102，该工具被设计用于对一个或多个半导体晶片104执行一个半导体工艺。半导体处理工具102被设计用来执行例如蚀刻、沉积、热氧化、注入、光刻曝光以及离子注入等半导体工艺。在一个实施例中，半导体工具102为蚀刻工具，作为一个步骤用来蚀刻半导体衬底中的沟槽，从而形成浅沟槽隔离(STI)。在另一个例子中，蚀刻工具在双镶嵌工艺中用于蚀刻位于形成互连结构的电介质层中的沟槽。在另一个实施例中，半导体处理工具102为沉积工具，例如化学气相沉积(CVD)工具或者物理气相沉积(PVD)工具。例如，CVD沉积工具用来在半导体晶片上形成电介质层用于隔离。在另一个例子中，PVD工具用来形成金属层用于互连。在另一个实施例中，半导体处理工具为离子注入工具，用于执行离子注入工艺，从而在半导体衬底中形成一个或多个掺杂特征，例如源极/漏极或者阱。在另一个实施例中，半导体处理工具为化学机械抛光(CMP)工具，用来抛光晶片以减小其厚度，并提供平整表面。在另一个实施例中，半导体处理工具为光刻曝光工具，利用辐射能量曝光晶片上的成像层，从而形成用于其他处理步骤，例如蚀刻、沉积或者离子注入的图案化成像层。在一个例子中，半导体处理工具可以是具有相同或不同的处理功能的多个处理室的聚类(cluster)工具。例如，PVD工具可以包括四个处理室，一个用于形成氮化钛，一个用于形成钛，并且其他两个分别用于形成铝。
半导体晶片104包括硅晶片。可选的，半导体晶片可以是硅锗晶片或者其他合适的半导体材料的晶片。半导体晶片可以包括一部分集成电路和互连结构。例如，半导体晶片可以包括各种硅中的参杂特征，并且可以额外地包括其他特征，例如栅极和/或金属线。半导体晶片104被送入到半导体处理工具102上，半导体处理工具102的预定工艺被作用到半导体晶片104上。然后，根据采样模块108确定的最佳采样，半导体晶片104被选择性地送到一个或多个用于测量的计量工具106，这样仅半导体晶片的子集由计量工具所测量。
计量工具106可以是电学、光学和/或分析工具，例如显微镜、微分析工具、线宽测量工具、粒子分布工具、表面分析工具、应力分析工具、电阻系数和接触电阻测量工具、迁移率和载流子浓度测量工具、结深度测量工具、膜厚度测量工具、栅极氧化物完整性测试工具、C-V测量工具、聚离子束(FIB)以及其他测试和测量工具的其中一个。在本特定实施例中，计量工具106能够在处理工具102执行处理之后，测量晶片104的一个或多个相关参数。例如，当处理工具是用来蚀刻晶片中沟槽的蚀刻工具时，计量工具可以是能够测量沟槽深度和/或沟槽宽度的工具。在另一个实施例中，当处理工具是沉积工具，用来在晶片上形成材料薄膜时，计量工具可以是能够测量薄膜厚度的工具。在再一个实施例中，当处理工具是离子注入工具，用来在晶片中形成各种掺杂特征时，计量工具可以是能够测量掺杂浓度和/或电阻的工具。测量步骤有制造成本，并且影响生产量和晶片周期。因此，仅部分晶片由计量工具进行测量。在现有实践中，晶片的子集基于工程师经验人工从处理的晶片104中选择。此外，在现有实践中，即将被测量的区域和位置也是人工选择。根据本发明，采样基于工艺质量来确定，并且可以额外基于计量负荷确定。特别地，采样可以动态调整，并且基于工艺质量、计量负荷和/或其他工艺特征来确定。
采样模块108可以包括两个子模块。在一个实施例中，采样模块108包括采样率子模块108a，采样率子模块108a被设计用于基于工艺质量来确定最佳采样率(或者采样率)。采样率定义为采样频率，或者换言之为一段时间内已测量晶片与制造晶片的比率。采样率由工艺质量确定。特别地，最佳采样率由采样率子模块108a利用工艺能力系数Cpx确定数量。在另一个实施例中，采样模块108包括采样区域/点子模块108b，采样区域/点子模块1 08b被设计用来基于工艺质量和/或产品质量的各种特性，确定采样区域、采样点和/或采样区域和采样点的数量。晶片通常被划分为多个区域。在一个例子中，以掩模(reticle)(或掩模mask)限定的电路图案被传送到晶片的一个区域，并且对晶片的每个区域重复上述工艺。在另一个例子中，晶片区域包括管芯。由于晶片包括多个区域，因此考虑制造成本和效率，仅晶片中的区域的子集能够被测量。这些测量的区域称作为采样区域。此外，仅能够测量区域中或者晶片其他位置中的一个或多个位置。这些测量位置被称为采样点。在不同例子中，采样点位于中心或者区域的边缘。在其他例子中，采样点位于晶片的中心或者边缘，或者晶片的划线处。在不同例子的采样区域/点中，被测量的全部区域的数量可以使用聚类方法确定。被测量的黄金点数量可以根据剩余标准误差(RSE)确定。黄金点的位置可以根据标准偏差确定。在另一个实施例中，采样模块108包括采样率子模块108a和采样区域/点子模块108b，从而根据的工艺质量和/或产品质量的不同特征，为采样效率和覆盖率协调该两个子模块以动态调整和优化采样率、采样区域和采样点。在又一个实施例中，两个子模块108a和108b结合在一起利用优化的协调和效率来确定采样率和采样区域/点。采样模块108及其方法将详细说明如下。
根据采样率子模块108输出的最佳采样率选择晶片子集。此后，根据批次采样方法通过确定处理室识别以及晶片识别来进一步确定晶片子集，从而优化室覆盖率。此外或者替代地，相应地选择采样区域/点。由此，所选的晶片子集在选择的区域/点上通过计量工具106测量，测量结果被提供到工艺控制模块110用于分析、提取和/或计算，以发现产品参数偏差和/或工艺偏差。测量结果可以包括例如，电阻(sheet resistance)、反射率、应力、粒子密度以及临界尺寸。工艺偏差和/或产品性能偏差被进一步反馈到处理工具102，并且/或者通过修改或调整相关处理条件、参数和/或方法，前馈到第二处理工具112。第二处理工具112是被设计用于在处理工具102执行的工艺之后，对半导体晶片执行第二处理步骤的另一个处理工具。例如，处理工具102为蚀刻工具，以形成栅极结构，第二处理工具112为离子注入工具，以执行离子注入从而调整相关电学参数，例如饱和电流Isat。
图2显示了由图1所示半导体处理工具的采样速率子模块108a执行的采样过程200的流程图。其中图1的半导体处理工具根据本发明一个实施例的不同方面构造。通过参考图1和图2，采样过程200首先开始的是步骤202，在该步骤中基于在时间周期，例如一个月内采集的制造数据计算工艺能力(指数或参数)Cpk。工艺能力参数Cpk为测量工艺的工艺质量的指数，或者相对工艺的自然变率，工艺多么接近达到其规格限制。指数Cpk越大，工艺超出规格的可能性越小。工艺能力Cpk测量工艺与目标的接近程度，以及工艺与平均性能的一致性。产品质量也与工艺质量Cpk相关。指数Cpk越大，由相关工艺处理的晶片总产品质量越高。
通过计算工艺质量Cpk，工艺质量和/或产品质量能够因此被正确评估。Cpk可以数学定义为
Cpk＝min[(USL-μ)/3σ，(μ-LSL)/3σ]
其中μ为平均值，σ为标准偏差，USL为上规格限制，以及LSL为下规格限制。
过程200继续步骤204，以确定是否使用了虚拟计量方法。为了保存实际计量测量，虚拟计量方法可以额外地或替代地用于预测计量结果。在一个实施例的虚拟计量方法中，从处理工具中提取不同特性的处理工具。然后，基于处理方法、处理条件(即设置)以及处理工具的特性，能够预测处理工具对晶片的处理结果。在一个实施例中，根据工艺质量和产品质量，实际计量测量可以在一段时间内被减少或者替代。例如，在高级处理控制由于少量偏差导致一段时间内较少或者略过的情况下，可以使用通过虚拟计量方法得到的预测结果。
过程200接下来是步骤206，在该步骤中根据Cpk确定采样率。图3提供了根据本发明实施例不同方面构造的Cpk与采样率的示例示意图。在该图300中，限定了x轴表示工艺能力Cpk以及y轴表示采样率(标识为“f”)的曲线。在一个实施例中，如图3所示，若Cpk为1.5，则采样率f＝0.673。在另一个实施例中，如果Cpk为1.57，则采样率f＝0.15。最小采样率可以额外限定为fmin。在本实施例中，最小采样率限定为0.10或10％。采样率f可以进一步由最小采样率检查。如果从Cpk确定的采样率小于最小采样率，则最终采样率可以选择为最小采样率。在本实施例视图中，在w表示的一批次采样晶片的数量为3，并且平均输出质量水平(AOQL)为2ppm(百万分之二)。
在基于工艺能力Cpk确定最佳采样率f之前，限定f关于Cpk的公式用于此目的。图3的视图300中提供的曲线f-Cpk为f与Cpk之间数量关系的例子。在一个实施例中，关于Cpk与f的相关公式定义如下。
平均输出质量(AOQ)定义为AOQij＝(1-Fij)Pij，其中i表示产品i，j表示处理工具j，AOQij表示用于产品i和处理工具j的平均输出质量，Fij表示用于产品i和处理工具j的平局采样率以及Pij表示用于产品i和处理工具j的缺陷率。Fij进一步定义为Fij＝fij/[fij+(1-fij)Pa w，其中fij表示用于产品i和处理工具j的采样率，w为一批次采样晶片数量，以及Pa为接受给定批次的可能性。缺陷率进一步定义为Pij＝2[1-Φ(3Cpk(i，j))]，其中Φ为正态分布函数，以及Cpk(i，j)为用于产品i和处理工具j的工艺能力参数Cpk。在本步骤中，平均输出质量水平AOQL为给定的，并且还提供＝AOQij，从而与公式AOQij＝＜AOQL一致。因此，根据给定的参数和函数，包括AOQij，AOQL，Pa，w，Φ，i以及j，采样率与工艺能力Cpk数量相关。当根据一段时间内采集的产品历史数据确定Cpk时，采样率可以相应地确定。此外，由于在工艺改变的同时采样率将发生改变，因此采样率是动态的，并因而工艺能力Cpk改变。更一般来说，采样率f根据由例如工艺能力Cpk的指数表示的工艺质量动态确定，且具有降低制造成本、增强的产品覆盖以及反映工艺转换、偏移或其他任意变化的最佳精确度。
此外，可以在确定最佳采样率中进一步考虑计量负荷。例如，基于最大计量负荷，最大采样率可以根据该最大计量负荷给定。如果由Cpk确定的采样率大于最大采样率，则可以选择最佳采样率为最大采样率。
过程200可以继续到步骤208，以使用晶片识别以及用于全部样室分布(chamber coverage)的相关处理室识别确定采样晶片。在一个实施例中，晶片的采样子集基于晶片识别根据处理室进行选择，其中所述处理室进行晶片处理，这样各种处理室可以由采样晶片完全覆盖。
图4显示了在图1所示半导体处理系统中采样区域/点子模块108b执行的采样过程350的流程图，其中图1的半导体处理系统根据本发明另一个实施例的不同方面构造。采样过程350首先开始的是步骤352，在该步骤中在一段时间，例如一个月内从计量工具和/或处理工具中采集与处理晶片有关的制造数据。然后，相对处理晶片的一个或更多临界参数分析制造数据，从而各种特征数将被提取并被用于下面的几个步骤中，以确定用于采样的黄金点和全区域的数量和位置。
过程350接下来是步骤354，在该步骤中使用剩余标准误差(RSE)确定采样黄金点“n”的数量。采样黄金点由用于相关数据的计量工具配置在将被测量的晶片上。对于用于测量的所选晶片，采样黄金点的数量也需要计量工具在测量之前确定。RSE可以定义为总体平均值的采样平均预测的标准偏差。RSE也可以看作为采样平均值相对真实平均值的误差标准偏差。RSE通常由总标准偏差除采样尺寸的平方根的采样估计进行估计，即RSE＝s/Sqt(m)，其中s为采样标准偏差，以及m为采样尺寸。因此，RSE可以根据在步骤352中收集的制造数据确定。采样黄金点n的数量可以根据给定RSE确定。如图5所示，RSE(区域平均值)被标记为采样点数量(#)的函数。在一个实施例中，当选择RSE小于约0.16时，则采样点的数量应为每区域2个，或者更多。
接下来是过程350的步骤356，在该步骤使用标准偏差(STD)确定采样黄金点的位置。STD为数据集的变率或差量测量。高标准偏差表示数据在大范围数值内“展开”，而低标准偏差表示所有的数据点非常接近相同值。STD被定义为STD＝Sqr[E((x-m)2)]，其中x为随机变量，E表示变量x的平均，以及m为变量x的平均值。使用上述定义公式，可以计算STD为例如图案化光阻临界尺寸(CD)的参数。在一个例子中，经过一段时间对区域中每个点计算STD为一个参数，例如上周内在该点测量的所有晶片。然后，在区域中的所有这些点中，具有最小STD的点将被选择作为测量位置，由于该点固定。然后是除第一选择点之外的下一个具有最小STD的点。重复上述操作，直至采样黄金点的数量被全部确定。
过程350接下来是步骤358，该步骤中使用簇群(聚类)方法确定将  被测量的整个区域(采样区域)的数量。在该步骤中，按照预定或给定标准，将晶片的所有区域分组到多个组中。然后，每个组中的至少一个全区域需要测量。因此，在一个实施例中，采样区域的数量将是区域组的数量。聚类方法可以用来确定数据集中的自然子分组。这里存在各种聚类技术。在一个实施例中，聚类方法包括经典层次聚类(HC)方法。HC方法可以用于利用自聚类(自下而上)方法分组的各种数据的分析。聚类步骤开始利用每个数据作为单独簇群(cluster)。这些簇群然后依次合并在一起，从而形成新的更大的簇群，直至所有的数据位于一个大的簇群中。簇群的顺序由层级二进制树或树形关系图表示，它能够以称为泄漏距离或欧几里得距离的特定层级等级进行切割，从而获得期望数量的簇群。簇群的拓扑结构为二进制树。在聚类过程中，簇群数量可以仅减少。由于每个数据将被分配到一个并且仅一个簇群中，HC方法是确定性的。产生大量簇群，其是数据结构探索的有用特征。一个例子如图6的视图380所示，其中x轴表示所有数据，例如不同区域内的光阻图案平均临界尺寸，y轴表示泄漏距离。当以大约15的等级切割泄漏距离时，则可以获得4个簇群。这本特定例子中，4个区域被选择用于采样。
过程350可以前进到步骤360，在该步骤中根据预定规则确定采样区域的位置。在一个例子中，首先选择中心区域，然后计算0°和45°区域，以基于一些有效指数，例如步骤356中使用的指数，来观察哪个区域更好。
图7显示了集成电路制造系统400，在该系统中图1的半导体处理系统100可以被使用或者分布在该系统中。制造系统400包括多个实体402、404、406、408、410、412、414、416......N，这些实体由通信网络418连接。网络418可以是单个网络或者可以是各种不同的网络，例如局域网和互连网，并且可以包括有线和无线通信信道。
在本实施例中，实体402表示用于协同的服务系统，实体404表示用户，例如监控所关心产品的产品工程师，实体406表示工程师，例如控制工艺和相关方法的处理工程师，或者监控或调整处理工具条件和设置的设备工程师，实体408表示用于IC测试和测量的计量工具，实体410表示半导体处理工具，实体412表示与处理工具410相关的虚拟计量模块，实体414表示与处理工具410以及其他附加处理工具相关的高级处理控制模块，以及实体416表示与处理工具410相关的采样模块。每个实体可以与其他实体相互作用，并可以向其他实体提供集成电路制造、处理控制和/或计算性能，以及/或者从其他实体上接收上述这些性能。
为了集成电路制造以及集成电路制造高级处理控制的目的，集成电路制造系统400激活这些实体中的相互作用。在本实施例中，高级处理控制包括，根据计量结果调整可应用到相关晶片的一个处理工具的处理条件、设置和/或方法。在另一个实施例中，根据基于工艺质量和/或产品质量确定的最佳采样率，从处理晶片的子集中测量计量结果。在另一个例子中，计量结果根据基于工艺质量和/或产品质量各种特征确定的最佳采样区域/点，从处理晶片的子集中选择的区域和点中测量。
由IC制造系统400提供的一个性能可以使得在例如设计、操作、处理、计量和高级处理控制等领域实现协同及信息访问。IC制造系统400提供的另一个性能是使设备之间，例如计量工具与处理工具之间结合为一个整个的系统。这样的结合可使得设备能够配合其行为。例如，结合计量工具和处理工具可以使得制造信息更有效地合并到制造工艺或者APC模块中，并且可以使得来自计量工具在线测量或者现场测量的晶片数据结合到相关的处理工具中。
本发明提供了半导体处理系统以及使用该处理系统的方法的各种实施例。其他的变化也可以位于本发明的范围内。在一个实施例中，方法200的各个步骤可以至少部分并行地执行。在另一个实施例中，晶片采样子集可以基于工艺质量、虚拟计量指数、计量负荷、工具健康指数和室覆盖的其他组合进行选择。虚拟计量指数被定义为通过虚拟计量方法预测的晶片平均参数。例如，虚拟计量指数可以定义为利用虚拟计量方法预测的沉积薄膜的平均厚度。工具健康指数为指示处理工具状态的参数。例如，沉积工具的工具健康指数可以定义为在给定设置下处理工具的平均沉积率。如果平均沉积率过高或过低，则其可以表示处理工具正经历着一定偏移或变化。处理工具的设置可以根据计量结果进行调整。
本发明已经关于最佳实施例进行描述，对于本领域的普通技术人员而言，在阅读本发明公开内容之后显而易见的改进或修改视为落在本发明应用的精神和范围内。应当理解，在上述公开和某些情况下，设定了各种修改、变化和替换。本发明的一些特征将在不对应使用其他特征的情况下被应用。因此，恰当的是，所附权利要求是宽范围地且与本发明的范围一致的方式构造。

Claims (15)

1.一种半导体制造方法，包括如下步骤：
对每个具有多个区域的第一多个半导体晶片执行第一工艺；
基于工艺质量确定所述第一多个半导体晶片的采样率；
确定所述第一多个半导体晶片的采样区域和采样点；
根据所述采样率、所述采样区域以及所述采样点，测量所述第一多个半导体晶片的子集；
根据所述测量修正第二工艺；以及
对第二多个半导体晶片应用第二工艺。
2.如权利要求1所述的方法，其中所述执行第一工艺的步骤包括：执行选自蚀刻、光刻曝光、离子注入、沉积、抛光和热氧化组中的一个工艺。
3.如权利要求1所述的方法，其中所述确定采样率的步骤包括：根据工艺能力Cpk确定采样率。
4.如权利要求3所述的方法，其中所述确定采样率的步骤包括：利用平均输出质量AOQ通过公式AOQij＝(1-Fij)Pij使所述工艺能力Cpk和所述采样率相关联，其中i表示产品i，j表示处理工具j，AOQij表示用于产品i和处理工具j的平均输出质量，Fij表示用于产品i和处理工具j的平均采样率，以及Pij表示用于产品i和处理工具j的缺陷率。
5.如权利要求4所述的方法，其中：
所述Fij通过公式Fij＝fij/[fij+(1-fij)Pa w定义，其中fij表示用于产品i和处理工具j的采样率，w为一批采样晶片数量，以及Pa为给定批次的接受可能性；
Pij＝2[1-Φ(3Cpk(i，j))]，其中Φ为正态分布函数，以及Cpk(i，j)为用于产品i和处理工具j的工艺能力参数Cpk；以及
所述AOQij等于或小于平均输出质量水平AOQL。
6.如权利要求1所述的方法，其中所述确定采样区域和所述采样点的步骤包括：根据剩余标准误差RSE确定所述采样点的数量；或者所述确定采样区域和采样点的步骤包括：根据标准偏差STD确定所述采样点的位置；或者所述确定采样区域和采样点的步骤包括：使用聚类方法确定所述采样区域的数量。
7.如权利要求1所述的方法，其中所述确定采样率的步骤包括：使用室覆盖率的批次采样方法确定所述采样率。
8.一种半导体制造方法，包括如下步骤：
对多个半导体晶片执行工艺；
基于工艺质量确定所述多个半导体晶片的最佳采样率；
根据所述最佳采样率测量所述多个半导体晶片的一部分；
根据所述测量调整所述工艺；以及
对其他半导体晶片应用所述调整工艺。
9.如权利要求8所述的方法，还包括确定所述多个半导体晶片的采样区域和采样点的步骤，其中所述测量包括：根据所述采样区域和所述采样点测量所述多个半导体晶片的一部分。
10.如权利要求9所述的方法，其中所述确定采样区域和采样点的步骤包括：根据剩余标准误差RSE确定所述采样点的数量；或者所述确定采样区域和采样点的步骤包括：使用聚类方法确定所述采样区域的数量。
11.如权利要求8所述的方法，其中所述确定最佳采样率的步骤包括：根据工艺能力参数Cpk确定所述最佳采样率。
12.一种半导体制造系统，包括：
被设计用于处理半导体晶片的处理工具；
被设计用于根据计量负荷和产品质量确定所述半导体晶片采样率的采样模块；
用于根据所述采样率测量所述半导体晶片的子集的计量工具；以及
用于根据所述计量工具输出的测量结果调整工艺的工艺控制模块。
13.如权利要求12所述的系统，其中所述采样模块被设计利用工艺能力参数Cpk确定所述采样率；或者所述采样模块被设计通过确定晶片识别来确定所述采样率以优化室覆盖率；或者所述采样模块还被设计利用聚类方法确定采样区域的数量。
14.如权利要求12所述的系统，其中所述采样模块还被设计利用剩余标准误差RSE确定采样点的数量。
15.如权利要求14所述的系统，其中所述采样模块还被设计利用标准偏差STD确定所述采样点的位置。
CN200910215218.8A 2009-03-31 2009-12-30 具有新型采样策略的高级处理控制 Active CN101853776B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/415,366 US8392009B2 (en) 2009-03-31 2009-03-31 Advanced process control with novel sampling policy
US12/415,366 2009-03-31

Publications (2)

Publication Number Publication Date
CN101853776A true CN101853776A (zh) 2010-10-06
CN101853776B CN101853776B (zh) 2011-12-28

Family

ID=42785231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910215218.8A Active CN101853776B (zh) 2009-03-31 2009-12-30 具有新型采样策略的高级处理控制

Country Status (2)

Country Link
US (1) US8392009B2 (zh)
CN (1) CN101853776B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425300A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 在制品测量采样方法及装置
CN104416461A (zh) * 2013-09-02 2015-03-18 无锡华润上华科技有限公司 Cmp研磨速率的精确量测方法
CN106653639A (zh) * 2016-12-26 2017-05-10 中航（重庆）微电子有限公司 一种半导体测量站点的抽样方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427722B (zh) * 2010-08-02 2014-02-21 Univ Nat Cheng Kung 使用具有信心指標之虛擬量測的先進製程控制系統與方法及其電腦程式產品
US9652729B2 (en) 2011-10-27 2017-05-16 International Business Machines Corporation Metrology management
US10047439B2 (en) * 2011-12-08 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for tool condition monitoring based on a simulated inline measurement
US8940558B2 (en) 2013-03-15 2015-01-27 International Business Machines Corporation Techniques for quantifying fin-thickness variation in FINFET technology
US10133263B1 (en) 2014-08-18 2018-11-20 Kla-Tencor Corporation Process condition based dynamic defect inspection
WO2016128189A1 (en) 2015-02-13 2016-08-18 Asml Netherlands B.V. Process variability aware adaptive inspection and metrology
TWI539298B (zh) * 2015-05-27 2016-06-21 國立成功大學 具取樣率決定機制的量測抽樣方法 與其電腦程式產品
US10754260B2 (en) 2015-06-18 2020-08-25 Kla-Tencor Corporation Method and system for process control with flexible sampling
US10054929B1 (en) * 2015-07-02 2018-08-21 Accenture Global Solutions Limited Intelligent machine tools
KR101995112B1 (ko) * 2017-06-14 2019-09-30 에스케이 주식회사 장비신뢰지수에 기초한 Lot 리스크 스코어 기반의 동적 Lot 계측 제어방법 및 시스템
US11366457B1 (en) 2018-11-16 2022-06-21 On-Time.Ai, Inc. Controling operation of machine tools using artificial intelligence
US11551954B2 (en) * 2019-11-21 2023-01-10 Nanya Technology Corporation Advanced process control system
CN115032493B (zh) * 2022-07-15 2023-10-13 扬州晶新微电子有限公司 一种基于管芯参数显示的晶圆测试方法及系统

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967381A (en) * 1985-04-30 1990-10-30 Prometrix Corporation Process control interface system for managing measurement data
US5114242A (en) * 1990-12-07 1992-05-19 Ag Processing Technologies, Inc. Bichannel radiation detection method
GB9218482D0 (en) * 1992-09-01 1992-10-14 Dixon Arthur E Apparatus and method for scanning laser imaging of macroscopic samples
JPH07141005A (ja) * 1993-06-21 1995-06-02 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JPH07175876A (ja) * 1993-10-12 1995-07-14 At & T Corp ニューラルネットワークを用いたプロセスのフィードバックの制御方法とその装置
US5383354A (en) * 1993-12-27 1995-01-24 Motorola, Inc. Process for measuring surface topography using atomic force microscopy
WO1997031255A1 (en) * 1996-02-26 1997-08-28 Ade Corporation Real time/off line applications testing system
US6731391B1 (en) * 1998-05-13 2004-05-04 The Research Foundation Of State University Of New York Shadow moire surface measurement using Talbot effect
FR2783620B1 (fr) * 1998-09-22 2002-03-29 De Micheaux Daniel Lafaye Procede et systeme multidimensionnel de maitrise statistique des processus
IT1303209B1 (it) * 1998-12-03 2000-10-30 Cselt Centro Studi Lab Telecom Dispositivo per la compensazione delle variazioni dei parametridi processo ed operativi in circuiti integrati in tecnologia cmos
US6456736B1 (en) * 1999-02-16 2002-09-24 Applied Materials, Inc. Automatic field sampling for CD measurement
TW490596B (en) * 1999-03-08 2002-06-11 Asm Lithography Bv Lithographic projection apparatus, method of manufacturing a device using the lithographic projection apparatus, device manufactured according to the method and method of calibrating the lithographic projection apparatus
US6707936B1 (en) * 1999-04-16 2004-03-16 Texas Instruments Incorporated Method and apparatus for predicting device yield from a semiconductor wafer
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
JP4459390B2 (ja) * 2000-06-08 2010-04-28 浜松ホトニクス株式会社 蛍光測定方法、蛍光測定装置及びそれを用いた試料評価装置
US6410351B1 (en) * 2000-07-13 2002-06-25 Advanced Micro Devices, Inc. Method and apparatus for modeling thickness profiles and controlling subsequent etch process
JP4671473B2 (ja) * 2000-07-14 2011-04-20 ルネサスエレクトロニクス株式会社 マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US6792366B2 (en) * 2001-12-11 2004-09-14 Hitachi, Ltd. Method and apparatus for inspecting defects in a semiconductor wafer
US20030200134A1 (en) * 2002-03-29 2003-10-23 Leonard Michael James System and method for large-scale automatic forecasting
JP3833148B2 (ja) * 2002-06-25 2006-10-11 キヤノン株式会社 位置決め装置及びその制御方法、露光装置、デバイスの製造方法、半導体製造工場、露光装置の保守方法
US6947135B2 (en) * 2002-07-01 2005-09-20 Therma-Wave, Inc. Reduced multicubic database interpolation method for optical measurement of diffractive microstructures
JP4542324B2 (ja) * 2002-10-17 2010-09-15 株式会社荏原製作所 研磨状態監視装置及びポリッシング装置
CN100470375C (zh) * 2002-12-16 2009-03-18 Asml荷兰有限公司 光刻装置和器件制造方法
US8017411B2 (en) * 2002-12-18 2011-09-13 GlobalFoundries, Inc. Dynamic adaptive sampling rate for model prediction
US7010451B2 (en) * 2003-04-17 2006-03-07 Micron Technology, Inc. Dynamic creation and modification of wafer test maps during wafer testing
US7433524B2 (en) * 2003-05-08 2008-10-07 Ricoh Company, Ltd. Processing system with frame rate and image quality optimized
US6819125B1 (en) * 2003-07-23 2004-11-16 Micron Technology, Inc. Method and apparatus for integrated circuit failure analysis
CN1590989A (zh) * 2003-08-27 2005-03-09 上海宏力半导体制造有限公司 缺陷分析抽样控制系统及方法
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
CN101118422A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 半导体制造的虚拟量测预估与建立预估模型的方法与系统
US7571074B2 (en) * 2007-01-30 2009-08-04 Tokyo Electron Limited Method of using a wafer-thickness-dependant profile library
US7373216B1 (en) * 2007-03-30 2008-05-13 Tokyo Electron Limited Method and apparatus for verifying a site-dependent wafer
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425300A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 在制品测量采样方法及装置
CN104425300B (zh) * 2013-08-28 2017-08-04 中芯国际集成电路制造(上海)有限公司 在制品测量采样方法及装置
CN104416461A (zh) * 2013-09-02 2015-03-18 无锡华润上华科技有限公司 Cmp研磨速率的精确量测方法
CN106653639A (zh) * 2016-12-26 2017-05-10 中航（重庆）微电子有限公司 一种半导体测量站点的抽样方法
CN106653639B (zh) * 2016-12-26 2019-09-03 华润微电子（重庆）有限公司 一种半导体测量站点的抽样方法

Also Published As

Publication number Publication date
US8392009B2 (en) 2013-03-05
US20100249974A1 (en) 2010-09-30
CN101853776B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
CN101853776B (zh) 具有新型采样策略的高级处理控制
US7144297B2 (en) Method and apparatus to enable accurate wafer prediction
US8682466B2 (en) Automatic virtual metrology for semiconductor wafer result prediction
KR100734534B1 (ko) 반도체 공정을 위한 자동화된 공정 모니터링 및 분석 시스템
CN100578747C (zh) 用于模型预测的动态适应性取样率
US8145337B2 (en) Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment
US8396583B2 (en) Method and system for implementing virtual metrology in semiconductor fabrication
US6988045B2 (en) Dynamic metrology sampling methods, and system for performing same
CN107526864A (zh) 经边缘放置误差预测的光致抗蚀剂设计布局图案邻近校正
CN102737960B (zh) 用于前馈先进工艺控制的方法和系统
US7358494B1 (en) Material composition analysis system and method
CN101036092B (zh) 动态控制量测中的工件的方法及系统
CN108966674A (zh) 用于薄膜中测量的混合测量系统及方法
US8082055B2 (en) Method for a bin ratio forecast at new tape out stage
TW557474B (en) Method and apparatus for determining process layer conformality
US20140033159A1 (en) Method of Optimizing Design for Manufacturing (DFM)
US8239056B2 (en) Advanced process control for new tapeout product
CN113035735B (zh) 半导体结构的测量方法、系统、介质和电子设备
US6511898B1 (en) Method for controlling deposition parameters based on polysilicon grain size feedback
CN101581930B (zh) 实现自动虚拟量测的创新方法
US8805630B2 (en) Method and system for modeling in semiconductor fabrication
Kim et al. AI-guided reliability diagnosis for 5, 7nm automotive process
CN101847569A (zh) 以轨迹模型实现晶片允收测试先进工艺控制的系统与方法
CN117954390A (zh) 铜互连结构制备方法、装置、设备以及存储介质
CN117059506A (zh) 利用动态采样以供测量的ic制造流程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant