CN101840867B - 用于制造电子组件的方法 - Google Patents
用于制造电子组件的方法 Download PDFInfo
- Publication number
- CN101840867B CN101840867B CN201010135672.5A CN201010135672A CN101840867B CN 101840867 B CN101840867 B CN 101840867B CN 201010135672 A CN201010135672 A CN 201010135672A CN 101840867 B CN101840867 B CN 101840867B
- Authority
- CN
- China
- Prior art keywords
- microelectronic element
- dielectric
- microelectronic
- electronic building
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000004377 microelectronic Methods 0.000 claims abstract description 180
- 238000000034 method Methods 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims description 44
- 239000011469 building brick Substances 0.000 claims description 39
- 239000000203 mixture Substances 0.000 claims description 9
- 229920000642 polymer Polymers 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 102000006822 Agouti Signaling Protein Human genes 0.000 description 6
- 108010072151 Agouti Signaling Protein Proteins 0.000 description 6
- 101000822695 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C1 Proteins 0.000 description 6
- 101000655262 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C2 Proteins 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 101000655256 Paraclostridium bifermentans Small, acid-soluble spore protein alpha Proteins 0.000 description 6
- 101000655264 Paraclostridium bifermentans Small, acid-soluble spore protein beta Proteins 0.000 description 6
- 229920001169 thermoplastic Polymers 0.000 description 6
- 239000004416 thermosoftening plastic Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000004696 Poly ether ether ketone Substances 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920002530 polyetherether ketone Polymers 0.000 description 4
- 229920000069 polyphenylene sulfide Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000002322 conducting polymer Substances 0.000 description 3
- 229920001940 conductive polymer Polymers 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229920003180 amino resin Polymers 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920001643 poly(ether ketone) Polymers 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明涉及一种用于制造电子组件的方法，通过如下步骤进行：提供至少一个第一微电子元件(1)并且通过第一倒装芯片方法与第二微电子元件(2)电连接；提供至少一个介电元件(3)，所述介电元件(3)具有至少一个印制导线(31)，并且将介电元件(3)的至少一个印制导线(31)与第二微电子元件(2)电连接；并且通过第二倒装芯片方法步骤将第二微电子元件(2)通过介电元件(3)的印制导线(31)与印制电路板(4)电连接，以便避免通过微电子元件(1，2)的敷镀通孔；以及涉及一种相应的电子组件。
Description
技术领域
本发明涉及一种用于制造电子组件的方法以及一种电子组件。
背景技术
存在许多用于组装不同的大半导体芯片——如微机电系统芯片(MEMS芯片)和专用集成电路芯片(ASIC芯片)——的封装方案。这些封装方案通常基于陶瓷封装、预成型封装或者成型封装，其中芯片并排或者重叠地布置并且通过焊线相互连接和与外部的接触部相连接。
通过倒装芯片技术可以将微机电系统芯片安装在专用集成电路芯片上。在此，微机电系统芯片的接触通常通过穿过专用集成电路芯片的敷镀通孔(TSV，硅通孔)来进行。然而，制造穿过硅芯片的敷镀通孔是昂贵和费事的，并且包含大量的方法步骤，如蚀刻、绝缘层的沉积和结构化以及金属化(Metallisierung)。
发明内容
本发明的主题是一种用于制造电子组件的方法，通过如下步骤进行：
-提供至少一个第一微电子元件并且通过第一倒装芯片方法步骤与第二微电子元件电连接，
-提供至少一个介电元件，所述介电元件具有至少一个印制导线，并且将介电元件的至少一个印制导线与第二微电子元件电连接，并且
-通过第二倒装芯片方法步骤将第二微电子元件通过该介电元件的印制导线与印制电路板电连接。
术语“倒装芯片方法”在本发明的范围内尤其理解为这样一种方法，其中微电子元件被直接地——即例如没有连接线地——通过一个或多个接触处、尤其是接触凸起(英语：bump)安装在衬底上，所述衬底例如是另一微电子组件或者印制电路板。
以这种方式可以有利地避免尤其是用于与其它元件进行接触的、穿过微电子元件例如硅芯片的敷镀通孔。因此，在本发明的范围内，微电子元件被用作不具有敷镀通孔的第一和/或第二微电子元件。因此，根据本发明的方法有利地使得能够成本低廉地制造电子组件、尤其是芯片大小的封装。
在根据本发明的范围内，第一和/或第二微电子元件可以是微芯片。尤其是，第一和/或第二微电子元件可以分别具有接触侧。例如，第一和/或第二微电子元件可以分别只具有一个接触侧，这在倒装芯片方法中是常见的。相应地，电子组件可以具有双重倒装芯片结构、例如(IC)倒装芯片/(MEMS)倒装芯片混合结构。
在本发明的范围内，第一微电子元件通过第二微电子元件并且通过介电元件的印制导线之一与印制电路板电连接。
在根据本发明的实施方式的范围内，第一微电子元件的接触侧通过第一倒装芯片方法步骤与第二微电子元件的接触侧电连接。在此，介电元件可以同样与第二微电子元件的接触侧电连接。
第二微电子元件可以具有至少一个设置在其接触侧上的印制导线或者可以为此设置至少一个设置在其接触侧的印制导线。在此，第一微电子元件的接触侧可以通过第二微电子元件的接触侧上的印制导线并且通过介电元件的印制导线之一与印制电路板电连接。
在根据本发明方法的优选实施方式的范围内，第二微电子元件大于第一微电子元件。在该实施方式的范围内，尤其是第二微电子元件可以具有比第一微电子元件大的主面。在此，元件的“主面”尤其应被理解为元件的两个最大的彼此相对的面。
在根据本发明方法的另一实施方式的范围内，第一和第二微电子元件是不同类型的微电子元件。
在根据本发明方法的另一优选实施方式的范围内，第一微电子元件是微机电系统或者集成电路、例如专用标准产品(ASSP，英语：“applicationspecific standard product”)或者专用集成电路(ASIC，英语：“applicationspecific integrated circuit”)或者具有专用指令集的处理器(ASIP，英语：“application-specific instruction-set processor”)，尤其是专用集成电路(ASIC)。第一微电子元件尤其可以是微机电系统。在此，“微机电系统”尤其应被理解为微机电系统(MEMS)和更小的机电系统、如纳米机电系统(NEMS)。第一微电子元件例如可以是具有薄层盖的微机电系统。第一微电子元件的薄层盖可以具有敷镀通孔，以便接触第一微电子元件。
在根据本发明方法的另一优选实施方式的范围内，第二微电子元件是微机电系统或者集成电路、例如专用标准产品(ASSP，英语：“applicationspecific standard product”)或者专用集成电路(ASIC，英语：“applicationspecific integrated circuit”)或者具有专用指令集的处理器(ASIP，英语：“application-specific instruction-set processor”)，尤其是专用集成电路(ASIC)。第二微电子元件尤其可以是集成电路、例如专用标准产品(ASSP，英语：“application specific standard product”)或者专用集成电路(ASIC，英语：“application specific integrated circuit”)或者具有专用指令集的处理器(ASIP，英语：“application-specificinstruction-set processor”)，尤其是专用集成电路(ASIC)。
在根据本发明方法的另一优选实施方式的范围内，两个或者更多个第一微电子元件尤其是通过相应的接触侧通过第一倒装芯片方法步骤与第二微电子元件、尤其是与第二微电子元件的接触侧电连接。在此，第一微电子元件可以彼此相同或者不同。以这种方式，可以在根据本发明的电子组件中集成不同的功能。
在根据本发明方法的另一优选实施方式的范围内，分别具有至少一个印制导线的两个或者更多个介电元件与第二微电子元件、尤其是与第二微电子元件的接触侧电连接。
优选地，将第一微电子元件和介电元件在电连接之前对准。在第一和第二倒装芯片方法步骤的范围内，电连接可以通过接触处、尤其是焊接处、即所谓的焊点来进行。
介电元件可以与第二微电子元件通过接缝工艺、例如扩散钎焊或SLID键合(SLIP，英语：“solid liquid interdiffusion(固液互扩散)”，一种键合方法，其中两种金属通过加热和压紧形成合金)、直接键合(一种热键合工艺，其中通过等离子体激活以及随后的压焊生成硅-聚合物-键)和/或粘贴来连接，尤其是以机械和/或电的方式来连接。
在根据本发明方法的另一优选实施方式的范围内，第二微电子元件——尤其是在与第一微电子元件和介电元件电连接之后——被分成两个或者更多个结合体，所述结合体分别包括至少一个第一微电子元件、至少一个介电元件以及至少一个第二微电子元件。由此可以有利地以简单的方式制造许多电子组件。
优选地，在根据本发明方法的范围内，以多层方式设置第一微电子元件、第二微电子元件和印制电路板。在此，第一微电子元件尤其可以被设置在第二微电子元件和印制电路板之间。在此，介电元件可以同样被设置在第二微电子元件和印制电路板之间。
在根据本发明方法的特别优选的实施方式的范围内，介电元件被构造为框架形式。“框架形式的元件”可以在本发明的意义中被理解为例如有如下形式的元件：该形式基本上类似于画框或者门框、尤其是画框的形式。在该实施方式扩展方案的范围内，介电元件以一侧用覆盖层覆盖的框架形式被构造。在此，术语“一侧用层覆盖的框架”尤其应被理解为如下框架：其中用覆盖层覆盖在一侧上由该框架所张紧的表面。一侧以覆盖层覆盖的框架形式的介电元件的扩展方案所具有的优点是：该框架和覆盖层保护第一微电子元件和第二微电子元件的至少一部分免受例如由于微粒而引起的机械负荷和/或腐蚀性介质。
在此，该或这些第一微电子元件优选地被设置在框架形式的介电元件内。由此可以有利地优化用于第一微电子元件和介电元件的空间。只要第二微电子元件和印制电路板具有比第一微电子元件或者说第一微电子元件的总体大的主面，框架形式的介电元件就可以甚至不需要附加空间。由此可以有利地将电子组件的总体大小保持得小。在此，框架的覆盖层可以具有弹性结构，尤其是用于平衡第一电子元件的不同热膨胀系数。
在根据本发明方法的另一优选实施方式的范围内，该/这些介电元件分别具有至少一个被构造为敷镀通孔形式的印制导线。可以分别通过在介电元件中引入贯穿的空腔、例如通过微压铸方法、热压印方法、冲压方法或者激光方法，并且通过用导电金属填充贯穿的空腔或者为贯穿空腔的壁涂层来制造所述被构造为敷镀通孔形式的印制导线。为贯穿空腔的壁涂层所具有的优点是，材料量、镀层/金属化持续时间以及不同膨胀系数的作用可以被减小。导电金属例如可以是导电聚合物或者镍、铜、银、金或者其合金。可以以化学、电镀或者通过溅射、尤其是物理气相沉积(PVD，physical vapour deposition)来进行利用导电材料所进行的填充或者镀层、尤其是金属化。在整个表面的方法中，其中整个介电元件被镀金属，可以随后又通过结构化去除金属并且因此提供绝缘区域。
在根据本发明方法的另一优选实施方式的范围内，该/这些介电元件分别在表面、尤其是外部的框架表面上具有至少一个印制导线，或该/这些介电元件分别在表面、尤其是外部的框架表面上设置有至少一个印制导线。在此，该/这些印制导线可以由导电聚合物或者由镍、铜、银、金或者其合金构造。在此，同样可以以化学、电镀或者通过溅射、尤其是物理气相沉积(PVD，physical vapour deposition)来进行印制导线的构造；其中在整个表面的方法中，其中整个介电元件被镀金属，可以随后通过结构化去除金属并且因此提供绝缘区域。
在根据本发明方法的另一优选实施方式的范围内，该/这些介电元件分别由聚合物或者聚合物混合物构造。尤其是该/这些介电元件可以由聚合物或者聚合物混合物构造，其在焊接温度下不变形。该/这些介电元件例如可以由热塑性塑料、尤其是耐高温的热塑性塑料和热固性塑料构成，所述热塑性塑料例如选自由如下材料构成的组：液晶聚合物(LCP)、聚醚酮、尤其是聚醚醚酮(PEEK)、聚砜、聚苯硫醚(PPS)、聚酰亚胺、聚酰胺或者其混合物，所述热固性塑料例如选自如下材料构成的组：聚环氧化物、氨基塑料、酚醛树脂、聚酯树脂或者其混合物。
本发明的另一主题是一种电子组件，包括
-至少一个第一微电子元件，
-至少一个第二微电子元件，
-至少一个介电元件，所述介电元件具有至少一个印制导线，以及
-印制电路板，
其中第一微电子元件与第二微电子元件电连接，并且第二微电子元件通过介电元件的印制导线与印制电路板电连接。
根据本发明的电子组件所具有的优点是，可以避免尤其是用于与其它元件进行接触的、穿过微电子元件例如硅芯片的敷镀通孔。因此，在本发明的范围内，微电子元件可以用作不具有敷镀通孔的第一和/或第二微电子元件。
在本发明的范围内，第一微电子元件可以通过第二微电子元件并通过介电元件的印制导线之一与印制电路板电连接。
在根据本发明的范围内，第一和/或第二微电子元件可以是微芯片。尤其是，第一和/或第二微电子元件可以分别具有接触侧。例如，第一和/或第二微电子元件可以分别只具有一个接触侧，这在倒装芯片方法中是常见的。相应地，电子组件可以具有双重倒装芯片结构、例如(IC)倒装芯片/(MEMS)倒装芯片混合结构。
在根据本发明的电子组件的实施方式范围内，第一微电子元件的接触侧与第二微电子元件的接触侧电接触。在此，介电元件同样可以与第二微电子元件的接触侧电连接。
第二微电子元件可以具有至少一个设置在其接触侧的印制导线。第一微电子元件的接触侧例如可以通过第二微电子元件的接触侧上的印制导线并通过介电元件的印制导线之一与印制电路板电连接。
在根据本发明的电子组件的优选实施方式的范围内，第二微电子元件大于第一微电子元件。在该实施方式的范围内，第二微电子元件尤其可以具有大于第一微电子元件的主面。
在根据本发明的电子组件的另一优选实施方式的范围内，第一和第二微电子元件是不同类型的微电子元件。
在根据本发明的电子组件的的另一优选实施方式的范围内，第一微电子元件是微机电系统或者集成电路、例如专用标准产品(ASSP，英语：“application specific standard product”)或者专用集成电路(ASIC，英语：“application specific integrated circuit”)或者具有专用指令集的处理器(ASIP，英语：“application-specific instruction-setprocessor”)，尤其是专用集成电路(ASIC)。第一微电子元件尤其可以是微机电系统。在此，“微机电系统”尤其应被理解为微机电系统(MEMS)和更小的机电系统、如纳米机电系统(NEMS)。第一微电子元件例如可以是具有薄层盖的微机电系统。第一微电子元件的薄层盖可以具有敷镀通孔，以便接触第一微电子元件。
在根据本发明方法的另一优选实施方式的范围内，第二微电子元件是微机电系统或者集成电路、例如专用标准产品(ASSP，英语：“applicationspecific standard product”)或者专用集成电路(ASIC，英语：“applicationspecific integrated circuit”)或者具有专用指令集的处理器(ASIP，英语：“application-specific instruction-set processor”)，尤其是专用集成电路(ASIC)。第二微电子元件尤其可以是集成电路、例如专用标准产品(ASSP，英语：“application specific standard product”)或者专用集成电路(ASIC，英语：“application specific integrated circuit”)或者具有专用指令集的处理器(ASIP，英语：“application-specificinstruction-set processor”)，尤其是专用集成电路(ASIC)。
在根据本发明的电子组件的另一优选实施方式的范围内，电子组件具有两个或者更多个第一微电子元件。在此，第一微电子元件可以是彼此相同的或者不同的。
优选地，以多层方式设置第一微电子元件、第二微电子元件和印制电路板。在此，第一微电子元件可以被设置在第二微电子元件和印制电路板之间。介电元件可以同样被设置在第二微电子元件和印制电路板之间。
在根据本发明的电子组件的另一优选实施方式的范围内，介电元件以框架形式被构造。在该实施方式的扩展方案的范围内，介电元件以一侧用覆盖层覆盖的框架形式被构造。优选地，第一微电子元件被设置在框架形式的介电元件内。
在根据本发明的电子组件的另一优选实施方式的范围内，该框架的覆盖层具有弹性结构，尤其是用于平衡第一电子元件的不同热膨胀系数。
在根据本发明的电子组件的另一优选实施方式的范围内，介电元件具有至少一个被构造为敷镀通孔形式的印制导线。
在根据本发明的电子组件的另一优选实施方式的范围内，该/这些介电元件分别具有至少一个设置在介电元件的表面上、尤其是外部的框架表面上的印制导线。
在本发明的范围内，该/这些印制导线由导电聚合物或者由镍、铜、银、金或者其合金构成。
在根据本发明的电子组件的另一优选实施方式的范围内，该/这些介电元件分别由聚合物或者聚合物混合物构造。该/这些介电元件尤其可以分别由聚合物或者聚合物混合物构造，其在焊接温度下不变形。该/这些介电元件例如可以分别由热塑性塑料、尤其是耐高温的热塑性塑料和热固性塑料构成，所述热塑性塑料例如选自由如下材料构成的组：液晶聚合物(LCP)、聚醚酮、尤其是聚醚醚酮(PEEK)、聚砜、聚苯硫醚(PPS)、聚酰亚胺、聚酰胺或者其混合物，所述热固性塑料例如选自由如下材料构成的组：聚环氧化物、氨基塑料、酚醛树脂、聚酯树脂或者其混合物。
附图说明
通过附图表明并且在下述说明中阐释本发明主题的其它优点和有利扩展方案。在此应该注意，附图只具有要说明的特性并且不意图将本发明限制到任何一种形式。其中：
图1示出第一微电子部件的示意性截面；
图2a示出在第一倒装芯片方法步骤之后由第一微电子元件、框架形式的介电元件以及第二微电子元件所组成的结合体(Verbund)的示意性截面；
图2b示出第一倒装芯片方法步骤之后由第一微电子元件、一侧以覆盖层覆盖的框架形式的介电元件以及第二微电子部件所组成的结合体的示意性截面；
图3a示出第二倒装芯片方法步骤之后由第一微电子元件、框架形式的介电元件、第二微电子元件以及印制电路板所组成的结合体的示意性截面；并且
图3b示出第二倒装芯片方法步骤之后由第一微电子元件、一侧以覆盖层覆盖的框架形式的介电元件、第二微电子元件以及印制电路板所组成的结合的示意性截面。
具体实施方式
图1示出第一微电子元件1的实施方式。第一微电子元件1是具有薄层盖(Dünnschichtkappe)12的微电子系统11。薄层盖12具有敷镀通孔13，以便微电子系统11与接触侧1a相接触，其中敷镀通孔13通过接触处14、即所谓的键合焊盘与微电子系统11电连接。
图2a示出第一倒装芯片方法步骤之后由第一微电子元件1、框架形式的介电元件3以及第二微电子元件2所组成的结合体1，2，3的示意性截面。
图2a表明，图1所示的第一微电子元件1的接触侧1a通过第一倒装芯片方法步骤与第二微电子元件2、例如专用集成电路(ASIC)的接触侧2a电连接。此外，图2示出，框架形式的介电元件3具有以敷镀通孔(Durchkontaktierungen)形式被构造的印制导线31，该印制导线31与第二微电子元件2的接触侧2a电连接。介电元件3与第二微电子元件2的电连接在本发明的范围内既可以与第一倒装芯片方法步骤同时进行、也可以在第一倒装芯片方法步骤之前或之后进行。
图2a示出，第一微电子元件1在第一倒装芯片方法步骤中通过接触处5、尤其是焊接处、即所谓的焊点与第二微电子元件2电连接。在此，尤其是第一微电子元件1与印制导线21电连接，该印制导线21在接触侧2a上具有第二微电子元件2。在第二微电子元件2的接触侧2a上设置的印制导线21又与介电元件3的印制导线31电连接。根据第一微电子元件1和第二微电子元件2的类型，第一微电子元件1和第二微电子元件2既可以与分开的印制导线21，31又可以与共同的印制导线21，31电连接。
此外，图2a示出，第一微电子元件1被设置在框架形式的介电元件3内。在如图所示的实施方式范围内，第二微电子元件2具有比第一微电子元件1的主面1a大的主面2a。这所具有的优点是，通过框架形式的介电元件3，不再需要附加的空间。
第二微电子元件2在图中的被分割的描绘表示，在根据本发明的方法范围内，有可能将要两个或者更多个第一微电子元件1或两个或者更多个介电元件3与第二微电子元件2电连接，并且第二微电子元件2接着将要被分成两个或者更多个结合体1，2，3。
图2b与图2a的区别之处在于，介电元件3以一侧用覆盖层32覆盖的框架形式被构造。
图3a示出第二倒装芯片方法步骤之后由第一微电子元件1、框架形式的介电元件3、第二微电子元件2以及印制电路板4所组成的结合体的示意性截面。图3a表明，图2a所示的结合体1，2，3通过第二倒装芯片方法步骤与印制电路板4电连接。尤其是，结合体1，2，3通过第二倒装芯片方法步骤通过介电元件3的印制导线31和接触处6、尤其是焊接处、即所谓的焊点与印制电路板4电连接。
此外，图3a示出，第一微电子元件1、第二微电子元件2、框架形式的介电元件3以及印制电路板4被以多层形式设置在根据本发明的得到的电子组件1，2，3，4中，其中第一微电子元件1和框架形式的介电元件3被设置在第二微电子元件2与印制电路板4之间，其中第一微电子元件1被设置在介电元件3的框架内。
图3b与图3a的区别之处在于，介电元件3以一侧用覆盖层32覆盖的框架形式被构造。
Claims (23)
1.一种用于制造电子组件的方法，通过如下步骤进行：
—提供至少一个第一微电子元件(1)并且通过第一倒装芯片方法步骤与第二微电子元件(2)电连接，
—提供至少一个介电元件(3)，所述介电元件(3)具有至少一个印制导线(31)，并且将该介电元件(3)的至少一个印制导线(31)与第二微电子元件(2)电连接，并且
—通过第二倒装芯片方法步骤将第二微电子元件(2)通过介电元件(3)的所述印制导线(31)与印制电路板(4)电连接。
2.根据权利要求1所述的方法，其特征在于，两个或者更多个第一微电子元件(1)通过第一倒装芯片方法步骤与第二微电子元件(2)电连接，和/或
分别具有至少一个印制导线(31)的两个或者更多个介电元件(3)与第二微电子元件(2)电连接。
3.根据权利要求2所述的方法，其特征在于，在与所述第一微电子元件(1)和介电元件(3)电连接之后，将第二微电子元件(2)分成两个或者更多个结合体(1，2，3)，所述结合体分别包括至少一个第一微电子元件(1)、至少一个介电元件(3)和至少一个第二微电子元件(2)。
4.根据权利要求1至3之一所述的方法，其特征在于，第二微电子元件(2)大于第一微电子元件(1)。
5.根据权利要求1至3之一所述的方法，其特征在于，将所述介电元件(3)以框架形式或者以一侧用覆盖层(32)覆盖的框架形式来构造。
6.根据权利要求1至3之一所述的方法，其特征在于，将第一微电子元件(1)设置在框架形式的介电元件(3)内。
7.根据权利要求1至3之一所述的方法，其特征在于，该介电元件(3)具有至少一个以敷镀通孔形式被构造的印制导线(31)，和/或该介电元件(3)的至少一个表面具有至少一个印制导线(31)。
8.根据权利要求1至3之一所述的方法，其特征在于，
—第一微电子元件(1)是微机电系统，并且第二微电子元件(2)是集成电路，或者
—第一微电子元件(1)是集成电路，并且第二微电子元件(2)是微机电系统。
9.根据权利要求8所述的方法，其特征在于，
所述集成电路是专用标准产品或者专用集成电路或者具有专用指令集的处理器。
10.根据权利要求9所述的方法，其特征在于，所述具有专用指令集的处理器是专用集成电路。
11.一种电子组件，包括
—至少一个第一微电子元件(1)，
—至少一个第二微电子元件(2)，
—至少一个介电元件(3)，所述介电元件(3)具有至少一个印制导线(31)，以及
—印制电路板(4)，
其中第一微电子元件(1)与第二微电子元件(2)电连接，并且通过倒装芯片方法步骤，第二微电子元件(2)通过介电元件(3)的印制导线(31)与印制电路板(4)电连接。
12.根据权利要求11所述的电子组件，其特征在于，第二微电子元件(2)大于第一微电子元件(1)。
13.根据权利要求11或12所述的电子组件，其特征在于，第一微电子元件(1)、第二微电子元件(2)和该印制电路板(4)以多层方式被设置，其中第一微电子元件(1)被设置在第二微电子元件(2)和该印制电路板(4)之间。
14.根据权利要求11或12所述的电子组件，其特征在于，该介电元件(3)以框架形式或者以一侧用覆盖层(32)覆盖的框架形式被构造。
15.根据权利要求11或12所述的电子组件，其特征在于，第一微电子元件(1)被设置在框架形式的介电元件(3)内。
16.根据权利要求11或12所述的电子组件，其特征在于，所述电子组件具有两个或者更多个第一微电子元件(1)。
17.根据权利要求15所述的电子组件，其特征在于，所述框架的覆盖层(32)具有弹性结构。
18.根据权利要求17所述的电子组件，其特征在于，所述框架的覆盖层(32)具有用于平衡第一微电子元件(1)的不同热膨胀系数的弹性结构。
19.根据权利要求11或12所述的电子组件，其特征在于，该介电元件(3)具有至少一个以敷镀通孔形式被构造的印制导线(31)或者至少一个被设置在该介电元件(1)的表面上的印制导线(31)。
20.根据权利要求11或12所述的电子组件，其特征在于，该介电元件(3)由聚合物或者聚合物混合物构成。
21.根据权利要求11或12所述的电子组件，其特征在于，
—第一微电子元件(1)是微机电系统，并且第二微电子元件(2)是集成电路，或者
—第一微电子元件(1)是集成电路，并且第二微电子元件(2)是微机电系统。
22.根据权利要求21所述的电子组件，其特征在于，
所述集成电路是专用标准产品或者专用集成电路或者具有专用指令集的处理器。
23.根据权利要求22所述的电子组件，其特征在于，所述具有专用指令集的处理器是专用集成电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009001461.6 | 2009-03-11 | ||
| DE102009001461A DE102009001461A1 (de) | 2009-03-11 | 2009-03-11 | Verfahren zur Herstellung einer elektronischen Baugruppe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101840867A CN101840867A (zh) | 2010-09-22 |
| CN101840867B true CN101840867B (zh) | 2014-11-05 |
Family
ID=42557605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010135672.5A Expired - Fee Related CN101840867B (zh) | 2009-03-11 | 2010-03-10 | 用于制造电子组件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8520396B2 (zh) |
| CN (1) | CN101840867B (zh) |
| DE (1) | DE102009001461A1 (zh) |
| FR (1) | FR2943175B1 (zh) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9116160B2 (en) | 2009-11-25 | 2015-08-25 | Siemens Aktiengesellschaft | Method and arrangement for gas chromatographic analysis of a gas sample |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8803262B2 (en) * | 2012-01-17 | 2014-08-12 | Rosemount Aerospace Inc. | Die attach stress isolation |
| US9695036B1 (en) * | 2012-02-02 | 2017-07-04 | Sitime Corporation | Temperature insensitive resonant elements and oscillators and methods of designing and manufacturing same |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| DE102012207296A1 (de) | 2012-05-02 | 2013-11-07 | Robert Bosch Gmbh | Elektrische Durchkontaktierung mit mechanischer Dämpfung |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| DE102012213804A1 (de) | 2012-08-03 | 2014-02-06 | Robert Bosch Gmbh | Belastungsminimierende elektrische Durchkontaktierung |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| CN104244152B (zh) * | 2013-06-13 | 2018-11-06 | 无锡芯奥微传感技术有限公司 | 微机电系统麦克风封装及封装方法 |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| DE102014211188A1 (de) * | 2014-06-12 | 2015-12-17 | Robert Bosch Gmbh | Vertikal hybrid integriertes Bauteil mit Interposer zur Stressentkopplung einer MEMS-Struktur und Verfahren zu dessen Herstellung |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| FR3034219B1 (fr) * | 2015-03-23 | 2018-04-06 | Safran Electronics & Defense | Carte electronique de fond de panier et calculateur electronique associe |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| DE102015214873A1 (de) | 2015-08-04 | 2017-02-09 | Zf Friedrichshafen Ag | Stecker mit Medienbarriere und Verfahren zur Herstellung eines Steckers |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| CN106744646A (zh) * | 2016-12-20 | 2017-05-31 | 苏州晶方半导体科技股份有限公司 | Mems芯片封装结构以及封装方法 |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| FR3095284B1 (fr) * | 2019-04-19 | 2022-06-24 | Smart Packaging Solutions | Module électronique pour carte à puce comprenant un écran d’affichage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239448A (en) * | 1991-10-28 | 1993-08-24 | International Business Machines Corporation | Formulation of multichip modules |
| US7042077B2 (en) * | 2004-04-15 | 2006-05-09 | Intel Corporation | Integrated circuit package with low modulus layer and capacitor/interposer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406939B1 (en) * | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
-
2009
- 2009-03-11 DE DE102009001461A patent/DE102009001461A1/de not_active Withdrawn
-
2010
- 2010-02-19 US US12/660,066 patent/US8520396B2/en not_active Expired - Fee Related
- 2010-03-09 FR FR1051674A patent/FR2943175B1/fr not_active Expired - Fee Related
- 2010-03-10 CN CN201010135672.5A patent/CN101840867B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239448A (en) * | 1991-10-28 | 1993-08-24 | International Business Machines Corporation | Formulation of multichip modules |
| US7042077B2 (en) * | 2004-04-15 | 2006-05-09 | Intel Corporation | Integrated circuit package with low modulus layer and capacitor/interposer |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2943175A1 (fr) | 2010-09-17 |
| US8520396B2 (en) | 2013-08-27 |
| US20100232119A1 (en) | 2010-09-16 |
| FR2943175B1 (fr) | 2017-12-22 |
| CN101840867A (zh) | 2010-09-22 |
| DE102009001461A1 (de) | 2010-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101840867B (zh) | 用于制造电子组件的方法 | |
| US11257727B2 (en) | Seal for microelectronic assembly | |
| CN108352355B (zh) | 具有预模制双引线框的半导体系统 | |
| CN105637633B (zh) | 具有预形成过孔的嵌入式封装 | |
| CN106133892B (zh) | 使用罩盖装配电构件的方法和适合在该方法中使用的罩盖 | |
| CN104377172B (zh) | 具有嵌入式无源部件的芯片封装件 | |
| US7910406B2 (en) | Electronic circuit device and method for manufacturing same | |
| US8450825B2 (en) | Semiconductor package | |
| JP2004282072A (ja) | インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体 | |
| TW201631701A (zh) | 以聚合物部件爲主的互連體 | |
| US20220108974A1 (en) | Method of forming a chip package and chip package | |
| WO2008066087A1 (fr) | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement | |
| CN101533818A (zh) | 集成电路元件的封装结构及其制造方法 | |
| US11121048B1 (en) | System and method for a device package | |
| CN211792251U (zh) | 微电子封装的嵌入式铜结构 | |
| JP4466497B2 (ja) | センサモジュール | |
| JP2007329156A (ja) | 半導体装置およびその製造方法、並びに電子部品 | |
| CN101958292A (zh) | 印刷电路板、封装件及其制造方法 | |
| EP4239660A1 (en) | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module | |
| CN116033673A (zh) | 电路板级封装方法及电路板 | |
| JP2003332479A (ja) | 半導体素子収納用パッケージおよびその製造方法 | |
| JP2007294577A (ja) | 半導体装置の製造方法、および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141105 Termination date: 20200310 |