CN101836360B - 电子装置及校正电子装置中时钟信号偏差的方法 - Google Patents

Abstract

本发明提供了数字电子装置，包括数字时钟偏差检测工具和数字时钟校正工具。时钟偏差检测工具用来检测电子装置的第一时钟信号和/或者第一时钟信号的占空因数的偏差。在时钟偏差检测工具检测到第一时钟信号和/或者第一时钟信号的占空因数的偏差的情况下，时钟校正工具用来校正第一时钟信号和/或者第一时钟信号的占空因数。时钟校正工具至少包括第一和第二补偿路径(P1，P2)，用来在第一时钟信号通过第一或者第二个路径时补偿第一时钟信号和/或其占空因数的偏差。当时钟偏差检测工具没有检测到第一时钟信号的偏差，第一路径(P1)不会导致补偿并且被选中。当时钟偏差检测工具检测到第一时钟信号的偏差时，第二路径(P2)进行第一补偿并且被选中。

Description

电子装置及校正电子装置中时钟信号偏差的方法

技术领域

本发明涉及一种电子装置及一种电子装置时钟信号偏差校正的方法。

背景技术

具有诸如DDR-SDAM接口的高频接口的电子装置的时钟信号的占空因数的准确性非常重要。典型情况下，时钟信号的占空因数在集成电路或电子装置的设计中会被仔细考虑。而且，时钟的占空因数还通过仿真进行校验。然而，由于制造工艺的变化，不同的集成电路和电子装置会出现一些差异。由于这些差异(比如，占空因数不同)，接口就不能运行得像设计的那样快，这样会降低装置的整体性能。

图1是根据现有技术的集成电路IC和外部存储器DDR或者外部设备之间通信的示意图。当集成电路IC被设计来生成一个时钟信号CLK时，一个区别于设计时钟CLK的时钟信号CLK1通过接口传送到外部储存器DDR。集成电路的制造工艺差异会带来时钟信号的偏差。

US 2004/01189364公开了一种具有占空因数校正的集成电路。其中，描述了像DDR的高速接口的占空因数的校正。可是，该文献中描述的解决方案涉及模拟方案。模拟方案使得样本间的漂移会带来严重的问题。

发明内容

因此本发明的目的是提供一种带接口的电子装置，其具有校正电子装置的时钟信号中的差异的功能。

通过根据权利要求1的电子装置和校正数字电子装置中的时钟信号的偏差的方法来实现该目的。

因此，提供了一种数字电子装置，该数字电子装置包括数字时钟偏差检测工具和数字时钟校正工具。时钟偏差检测工具用来检测电子装置的第一时钟信号和/或者第一时钟信号的占空因数的偏差。在时钟偏差检测工具检测到第一时钟信号和/或者第一时钟信号的占空因数的偏差的情况下，时钟校正工具用来校正第一时钟信号和/或者第一时钟信号的占空因数。时钟校正工具包括至少第一和第二补偿路径，用于在第一时钟信号通过第一或者第二路径时来补偿第一时钟信号和/或者第一时钟信号的占空因数的偏差。当时钟偏差检测工具没有检测到第一时钟信号中的偏差时第一路径不产生补偿并且选择第一路径。当时钟偏差检测工具检测到第一时钟信号的偏差时第二路径包括第一补偿并且选择第二路径。

因此，一旦检测到时钟信号中的偏差，就能通过选择补偿路径来补偿该偏差。

根据发明的一个方面，提供一个非易失性存储器，用来保存检测结果和补偿路径的选择。这样，在将来的处理过程中可以重新使用这些结果。

本发明还涉及一种检测数字电子装置中的时钟信号偏差的方法，其中该电子装置包括数字时钟偏差检测工具和数字时钟校正工具。检测第一时钟信号和/或者其占空因数。如果检测到第一时钟信号或者其占空因数的偏差，则就会校正第一时钟信号或者其占空因数。至少提供第一或第二补偿路径，用来在第一时钟信号通过第一或者第二路径时，补偿第一时钟信号和/或者第一时钟信号的占空因数的偏差。当没有检测到第一时钟信号中的偏差时第一补偿路径不包括补偿并且选择第一补偿路径。当检测到第一时钟信号的偏差时第二补偿路径包括第一补偿并且选择第二补偿路径。

根据本发明的一个方面，通过在第二时钟信号边沿测量第一时钟信号的占空因数来确定第一时钟信号中的偏差，其中第二时钟信号比第一时钟信号慢。计算第一时钟信号的占空因数的预期值并将其与测量值对比。根据第一时钟信号占空因数的测量值和计算值的对比结果用第一增量或者第二增量递增第一计数器。

本发明涉及到实时测量和校正电子装置的时钟的想法。该想法通过在预先校准的路径之间进行选择来实现，预先校准的路径中的每个路径对时钟有影响，特别是对时钟的占空因数有影响。其中一个路径构成中性的路径，不影响时钟。这种路径作为默认选择。其他路径涉及相对于中性占空因数来改变时钟的占空因数。

本发明还涉及到提供占空因数校正的完全数字实现方式的想法。因此，根据本发明的电子装置的行为尤其对于校正时间、校正步骤等方面来说是可推断的和可重复的。此外，根据本发明的解决方案对温度和电源偏差不敏感。

关于占空因数校正的任何信息可以在非易失性存储器中保存，因此信息可在日后被调用，比如在集成电路或电子装置加电的时候。因此，该信息可以作为起始点被再使用，使得占空因数校正不必整个从头开始。校正算法可通过软件来实现，其中测量和校正过程可作为独立过程来实现。因此，制造后整个过程都可以调整从而避免重新设计。

本发明还涉及检测在电子装置内部的时钟信号的占空因数的偏差的想法。时钟信号通过预先校正的路径传送可以降低偏差。这可通过首先测量和检测在电子装置内部的敏感时钟的占空因数的漂移来实现。这种时钟可以是存储器接口的时钟。如果时钟周期在预定值的范围内，就不进行校正。如果不是这种情况，时钟信号通过预校准路径进行传送。

本发明的其他方面在从属权利要求中进行了限定。

附图说明

以下将参照附图详细地描述本发明的实施例和优点。

图1示出了根据现有技术的集成电路和外部存储器之间的通信的示意图；

图2示出了根据第一实施例的集成电路和外部设备之间的通信的示意图；

图3示出了根据第一实施例的确定时钟的方法；

图4示出了根据第二实施例的确定时钟周期的方法；

图5示出了计算相位关于真实相位的同步的示图；

图6示出了根据另一实施例的图表；

图7示出了根据另一实施例的预校准路径的示图；

图8示出了时钟校验单元的结构示意图。

具体实施例

图2示出根据第一实施例的集成电路和外部设备之间的通信的示意图。集成电路IC包括一个时钟生成单元CGU，用于来生成具有第一频率Fut的第一时钟clk；时钟校验单元CCU，用来校验由时钟生成单元CGU生成的时钟和多个预校准路径PCP。根据时钟校验单元CCU的结果来选择一个预校准路径PCP。

时钟校验单元CCU优选地基于同步设计。时钟校验单元检测用于测量第一频率Fut，以及例如将其与第二频率Fslow进行比较进而确定在2ⁿ个第二频率Fslow的时钟周期内有多少个第一频率Fut的时钟周期。优选地，时钟校验单元CCU输出最小值Imin和最大值Imax。优选地，关于模块2ⁿ部分来执行该比较。而且，这个比较可以永久执行或者在预定间隔执行。

时钟校验单元CCU进一步在第二频率Fslow执行一个过程。在这里，第一内部计数器“相位”C1在每个时钟周期以Imin或者Imax的值递增。第一频率Fut按规律取样，并且将其值与预期值进行比较。根据比较结果，第一个计数器C1中的“相位”值的下一个增量在Imin和Imax之间进行切换。

优选地，第二时钟信号Fslow与第一时钟信号Fut不关联，并且比第一时钟信号Fut慢。应该注意，第一和第二时钟的比例不必是简分数。为第二频率Fslow的n个比特提供第一计数器C1。在每个时钟周期，第一下限值(Fut/Fslow×2ⁿ)＝Imin或者上限值(Fut/Fslow×2ⁿ)＝Imax是递增的。

然而，如果在两个时钟之间有漂移，则Imin和Imax的值可以被测量而不是被计算。例如，这可以通过对第二频率Fslow的2ⁿ周期进行计数、使用在第一频率Fut下的另一个不同步计数器C2以及对这些数值进行比较来实现。应该注意的是，n的数值越高，结果越精确。优选地，永久地校验Imin和Imax的值，但是可选择地，以规则的时间间隔来校检这两个计数器。

时钟信号的占空因数的偏差的检测的另一个方面是何时在Imin和Imax这两个增量值之间进行选择的问题。第一频率Fut的时钟作为规则信号进行采样。如果第一相位计数器C1包含非预期的值并且如果选择了Imin，则很明显的是相位计数器C1的增量太低了，并且增量必须被调到Imax。然而，如果预期值是“0”而读数为“1”，那么需要再次选择Imin的值。只要两个频率是同步的，就能精确测量占空因数。如果占空因数不正确，可以选择一个预校准路径PCP并且时钟通过该路径以补偿该时钟信号的偏差。

图3示出根据本发明的确定时钟信号的方法的示图。在这里，定义了用来确定第一时钟Fut的值及其占空因数的决策区域ZOD。根据第一计数器C1的值P定义第一、第二和第三区域Z1，Z2，Z3。在第一区域Z1中，第一计数器C1的值P是0。在第二区域Z2中，第一计数器C1的值P是2^n/2。在第三区域Z3中，第一计数器C1的值P是2^n＝0。因此，确定了占空因数的值，并将其与预期值比较。该区域的宽度是收敛速度和测量占空因数能力的权衡。

为了执行上述确定第一时钟信号的值的过程，时钟校验单元CCU包括测量单元MU，用来测量在第二频率Fslow的2^P个时钟周期内包含多少个第一频率Fut的时钟周期。优选地，测量单元MU至少包括两个计数器C1和C2。测量MU单元的输出将对应于表示最大值和最小值的值Imin和Imax。在稳定的时钟信号情况下，Imax应当对应于Imin+1。

因此，在第二频率Fslow的每个时钟周期，对第一频率Fut的时钟周期的值进行采样。变量“相位”P将对应于第一频率Fut周期内的第二频率Fslow的上升沿的位置。由于精确度对应于n位，则相位P的值将会介于0和2^n-1之间。如果相位P的值是“0”(第一区域Z1)，那么第二频率Fslow的上升沿与第一频率Fut的上升沿很接近。然而，如果相位P在2ⁿ/2附近(第二区域)，那么如果第一频率Fut是50％，则第二频率Fslow的上升沿与第一频率Fut的下降沿很接近。如果相位值已知，可以确定第一频率Fut的采样将是“1”或“0”。

从随机值开始来确定相位P的值。如果第一频率Fut的采样导致“1”，但是“0”是预期值，或者反之亦然，则假设错误。然而，如果假设是对的，则相位的下一个值将是相位+Imin(MOD 2ⁿ)或者相位+Imin(MOD 2ⁿ)。

而且，当要检测漂移时，通过检测应该用什么增量并且确保第一时钟Fut没有50％的占空因数来进行。首先，确定第一时钟Fut的上升沿和区域ZOD中相位P的值。

图4是根据第二实施例的用于确定时钟周期的方法的示意图。在图4中，描述了第一时钟信号Fut的时钟CLK Fut和第二时钟信号Fslow的时钟CLK Fslow。而且，还描述了在第一、第二和第三区域Z1，Z2，Z3中相位P的值，也就是0、2ⁿ/2、2ⁿ-k、2ⁿ＝0和+k。首先确定当前相位值是否低于k或者高于2ⁿ-k。如果不满足该条件的话，保持当前增量。然而，如是满足该条件，并且预期采样值为“1”，增量为Imax，而只有“0”被采样，则增量变为最小值Imin。可是，如预期采样值为“0”，而只有“1”被采样，并且增量对应于最小值Imin，同时读数为“1”，则增量设定为Imax。

如果相位值P不低于k或者不高于2ⁿ-k，那么该过程继续。如果该过程收敛，则可以测量占空因数的最大值和最小值。

在二次迭代期间并且通过所测量的占空因数的最大值和最小值，占空因数可以不在40％到60％之间而是介于45％到50％之间(这取决于k的选择)。这个信息将能够调整增量，特别是关于第一信号Fut的下降沿的决定的信息。因此，在二次迭代过程中测量将更精确。

因此，第一时钟Fut在第二时钟Fslow内测量并且相位精度是1/10而不是2ⁿ。更进一步，假定第一信号Fut比第二信号Fslow快1.3倍，而Imin＝2/10，Imax＝4/10。

图5是计算相位关于实际相位的同步的示意图。其中，描述了第一信号Fut的时钟信号、第二信号Fslow的时钟信号、实际相位RP、计算相位CP、，第一步骤S1和第二步骤S2。在第二时钟Fslow内或以第二时钟Fslow(比如说在第二时钟Fslow的下降沿)来测量或者采样第一时钟Fut。相位P的值的精度是1/10而不是“2ⁿ”。此外，假定第一信号Fut比第二信号Fslow快1.3倍，同时Imin＝2/10，Imax＝4/10。首先，计算相位CP与实际相位RP同步。然后，测量第一信号Fut的占空因数。例如，如果采样值为“1”并且计算相位值是5/10，那么占空因数大于50％。然而，如果采样值为“0”并且计算相位值为6/10，那么，占空因数小于60％，该数值与占空因数的最大值相符。在S1步骤，如果第一信号Fut的预期值与检测值不符，则增量会切换。步骤S2描述了如果第一信号Fut是“1”且计算相位值CP是0，1，2时的预期相位值。如果预期值是“0”，则相位值为7，8或9。否则，该值会超出所确定的区域ZOD。其后，当确定了占空因数的最小值和最大值时，能够找到第二确定区域来改善计算。

图6是根据另一实施例的图表。这是一个说明上述过程的实例。精度可以被选择为高于1/10。而且，可以在不同步骤之间重新设置最大值和最小值。P为10，n为8，也就是，占空因数为(113+10)/2/256＝43.55％，而目标是43.75％。

首先，硬复位释放，占空因数不用。图上部的值与占空因数的最大值和最小值相符。其后，重新设置占空因数的最大值和最小值的任何统计，并且不使用这些结果。占空因数的影响显而易见，并且重新设置统计使得结果得到改善。

图7是根据进一步实施例的预校准路径的示意图。时钟周期clk输入到预校准路径PCB。图7描述了三个不同路径P1、P2、P3，所以可能有三个不同的输出O1、O2、O3。第一路径PCP1对应于直接路径，不影响时钟信号。然而，如果在占空因数中出现漂移，则第二或者第三路径P2，P3被用来通过倒向器I补偿偏差。比如，如果预计50％的占空因数且采样中出现漂移，则测量一个采样的占空比(例如45％)(也就是高于45％并且低于55％)。该采样会选择第三路径来补偿漂移。上述选择仅需要完成一次，或者在加电时或者可选地，其可被存储在非易失性存储器中。

基于先前的相位值来计算相位值。如果时钟的相对频率以及时钟Fslow的一个时钟周期的相位值已知，则下一个时钟周期的相位值也就可知了。因此，随机值(比如0)可以作为起始点。如果相位值在确定区域内，其后可以确定所计算的值或者相位是否正确。而且，能够确定所述值或者相位是被低估还是被高估了。基于此校检，可以相应地修改增量。如果第一第二时钟信号Fslow和Fut是异步的并且这些频率之间的比例不是简分数，则上述方案会收敛。应该注意，一旦两个时钟频率同步，则相位值可以认为很好。其精确度因此将取决于时钟频率。

图8示出了时钟校检单元的示意性框图。时钟校检单元CCU接收第一和第二信号Fut和Fslow作为输入。第一单元SH接收第一和第二信号Fut，Fslow，在第二信号Fslow边沿采样第一信号Fut。第二信号Fslow通过第二单元A1接收来计算相位值P。第二单元A1的输出被传送给第三单元LUT来确定第二信号Fut的预期值。第一和第三单元SH，LUT的输出传给第四单元A2来决定第一和第三单元SH，LUT的输出是否相等。第二单元A1的输出传送给第五单元和第六单元A3，A4。在第五单元A3中，确定计算相位值是否在确定区域ZOD中，在上升沿后，同时在第六单元A4中，确定计算相位值是否在决策区域ZOD中，在上升沿之前。

时钟校检单元进一步包含两个AND(与门)单元A5，A6和一个RS单元。两个AND(与门)单元A5，A6和RS单元用来确定时钟信号是否有偏差。这个结果取决于RS单元的当前状态，也就是RS单元的输出反馈给两个AND单元。两个AND单元A5，A6接收第二单元A2的输出，也就是SH单元在第二时钟信号Fslow所采样的第一时钟信号Fut的真实值。更进一步，第一时钟信号Fut的预期值输入到AND单元A5，A6。第一时钟信号Fut的预期值由相位值P决定。更进一步决策区域内的预期值也输入到AND单元。基于上述的参数，RS单元输出一个新的状态，该状态传送到第九单元A7来决定用Imin还是Imax作为第一单元A1中的计数器的增量。值得注意的是，如果检测到时钟信号Fut超出决策区域ZOD，则无法作出决策，并且RS单元前面的状态将被再次使用。

因此，本发明涉及带有检测单元和补偿单元的纯数字化解决方案。测量单元和补偿单元之间的联系由软件驱动，以便增加灵活性，使得前面的结果可以再使用。

占空因数偏差的测量算法可以通过用第二时钟信号Fslow来采样第一时钟信号Fut而交替执行，然后计算平均值，该平均值构成第一时钟信号Fut的占空因数的直接指示。

值得注意的是，上述实施例阐明而不是限制了本发明，而且所属领域的技术人员可以在不脱离附加权利要求范围的前提下设计许多可替换的实施例。在这些权利要求中，任何圆括号中的参考符号都不应该被解释为限制权利要求。词语“包括”不排除权利要求之外的元素或者步骤。元素前的词语“一个”或“一种”不排除多个这种元素的存在。在装置权利要求中列举多个方法，这些方法中许多可以通过一个或者多个硬件实施。事实仅仅在于在不同的从属权利要求中引用的特定措施并不表示这些措施的组合不能带来优势。

更进一步，权利要求中的任何参考符号不应当被理解为对权利要求范围的限制。

Claims (4)

1.一种数字电子装置，包括：

数字时钟偏差检测工具(CCU)，用来检测电子装置第一时钟信号和/或第一时钟信号的占空因数的偏差；

数字时钟校正工具(PCP)，用于在时钟偏差检测工具检测到第一时钟信号和/或第一时钟信号的占空因数的偏差时来校正第一时钟信号和/或第一时钟信号的占空因数；

其中，所述数字时钟校正工具至少包括第一补偿途径和第二补偿途径(P1，P2)，用来在第一时钟信号通过第一路径或者第二路径(P1，P2)时补偿第一时钟信号或者第一时钟信号的占空因数的偏差；

其中，当时钟偏差检测工具(CCU)没有检测到第一时钟信号的偏差时第一补偿路径(P1)不包括补偿，并且选择第一补偿路径；

其中，当时钟偏差检测工具(CCU)检测到第一时钟信号的偏差时第二补偿路径(P2)包括第一补偿，并且选择第二补偿路径；

所述数字时钟偏差检测工具被配置成：

在第二时钟信号的边沿测量第一时钟信号的占空因数，其中第二时钟信号比第一时钟信号慢；

计算第一时钟信号的占空因数的预期值；

将第一时钟信号的占空因数的测量值和计算值进行比较；以及

根据第一时钟信号的占空因数的测量值和计算值的比较结果，用第一增量或第二增量来递增第一计数器。

2.根据权利要求1所述的电子装置，还包括：

非易失性存储器，用来存储检测结果和/或补偿路径的选择。

3.一种校正具有数字时钟偏差检测工具(CCU)和数字时钟校正工具(PCP)的数字电子装置中的时钟信号偏差的方法，其包含如下步骤：

检测电子装置的第一时钟信号和/或第一时钟信号的占空因数的偏差；

如果检测到第一时钟信号和/或第一时钟信号的占空因数的偏差，则校正第一时钟信号和/或第一时钟信号的占空因数的偏差；

至少提供第一补偿路径和第二补偿路径(P1，P2)，用于当第一时钟信号通过第一路径或第二路径(P1，P2)时来补偿第一时钟信号和/或第一时钟信号的占空因数的偏差；

其中，当没有检测到第一时钟信号的偏差时，第一补偿路径(P1)不包括补偿，并且选择第一补偿路径；

其中，当检测到第一时钟信号的偏差时，第二补偿路径(P2)包括第一补偿，并且选择第二补偿路径；

其中第一时钟信号的偏差按以下步骤确定：

在第二时钟信号边沿测量第一时钟信号的占空因数，其中第二时钟信号比第一时钟信号慢；

计算第一时钟信号的占空因数的预期值；

将第一时钟信号的占空因数的测量值和计算值进行比较；以及

根据第一时钟信号的占空因数的测量值和计算值的比较结果，用第一增量或第二增量来递增第一计数器。

4.根据权利要求3所述的方法，还包括：在非易失性存储器存储检测结果和/或补偿路径的选择。

Images