CN101833521A - 包含内部数据源的非易失性存储器 - Google Patents

Abstract

本申请涉及包含内部数据源的非易失性存储器，包括与包括内部数据源的非易失性存储器相关的系统和技术。在一些实现中，设备包括缓冲器、存储器单元阵列、和与所述缓冲器和所述存储器单元阵列耦合的处理电路，并且配置为响应于来自所述控制器的指令，用辅助数据和用户数据选择性地填充所述缓冲器，其中所述辅助数据来自由所述控制器所指定的内部数据源，所述用户数据从外部源被接收。

Description

包含内部数据源的非易失性存储器

相关申请的交叉引用

本申请要求2009年2月9日递交的且名称为“Non-Volatile MemoryDevices with Internal Program Data Source”的第61/151,025号美国临时申请的优先权利益。

技术领域

本公开描述了与非易失性存储器相关的系统和技术。

背景技术

设备和系统可使用非易失性存储器例如闪存来存储或检索数据。例如，数字照相机可将图像存储到非易失性存储器上。在另一个例子中，数字媒体播放器例如MP3播放器可从非易失性存储器读取数字音频文件并且播放音频文件的内容。移动设备例如移动电话或个人数字助理(PDA)可从一个或多个非易失性存储器上读取数据并且可写数据到该一个或多个非易失性存储器上。此外，对于各种储存应用(例如，使用基于闪存的储存设备)用户数据扇区(sector)常与其他辅助数据例如元数据一起被存储在页(page)中。

设备和系统可在非易失性存储器上执行多个操作，例如读和编程操作。各种类型的编程操作可包括写和擦除数据。在这样的存储器中擦除数据可包括将数据区域标为无效的或未被编程的。非易失性存储器如闪存可被分为多个数据区域。每个数据区域可被分开地寻址和访问。因此，操作可包括获取一个或多个数据区域或数据区域的部分的地址。数据区域也可被分为各个比特或更大的聚集数据单元例如字节。在一些实现中，数据区域可被布置为数据页或数据块。

发明内容

本公开包括与包括内部数据源的非易失性存储器相关的系统和技术。所描述的系统和技术的创新的方面可作为设备被实现，该设备包括配置为与控制器相连接的缓冲器。缓冲器配置为用于保持(hold)数据。存储器单元阵列与缓冲器耦合并且配置为存储由缓冲器传送来的数据。处理电路与缓冲器和存储器单元阵列耦合。处理电路配置为把由控制器指定的辅助数据选择性地填充到缓冲器中。

这个方面和其他方面可包括一个或多个以下特征。设备可包括耦合到缓冲器的内部数据源。内部数据源可配置为生成辅助数据。处理电路可配置为使辅助数据从内部源被传送到缓冲器。

所描述的系统和技术的另一个创新方面可作为方法被实现，该方法包括，响应于接收到将辅助数据传送到缓冲器的指示，指导非易失性存储器用辅助数据填充缓冲器。辅助数据被传送到非易失性存储器的存储器单元阵列中以储存辅助数据。

这个方面和其他方面可包括一个或多个以下的特征。辅助数据可以是格式数据，并且指导非易失性存储器用辅助数据填充缓冲器可包括用辅助数据格式化缓冲器。辅助数据可从处于非易失性存储器中的内部源获取。指导非易失性存储器用辅助数据填充缓冲器可包括提供指令到内部数据源以将辅助数据传送到缓冲器。

所描述的系统和技术可在电子电路、计算机硬件、固件、软件或他们的组合中实现，例如本说明中所公开的结构化装置和其结构化等同物。这可包括至少一个计算机可读介质，其包含可运行的程序以使得一个或多个数据处理装置(例如，包括可编程处理器的信号处理设备)执行所描述的操作。因此，程序实施可根据所公开的方法、系统或装置来实现，并且装置实施可根据所公开的系统、计算机可读介质或方法来实现。类似地，方法实施可根据所公开的系统、计算机可读介质或装置来实现，并且系统实施可根据所公开的方法、计算机可读介质或装置来实现。

例如，以下所公开的实施方式可在各种系统和装置中实现，所述各种系统和装置包括但不限于：特殊目的的数据处理装置(例如，无线接入点、远程环境监视器、路由器、开关、计算机系统组件、媒介接入单元)、移动数据处理装置(例如，无线客户端、移动电话、个人数字助理(PDA)、移动计算机、数字照相机)、通用的数据处理装置(例如，微型计算机、服务器、大型计算机、超级计算机)或这些的组合。

因此，根据所描述的系统和技术的其他方面，系统可包括非易失性存储器，该非易失性存储器包括配置为存储数据的存储器单元阵列、耦合到存储器单元阵列并配置为保持数据的缓冲器、耦合到缓冲器并且配置为给缓冲器提供辅助数据的内部数据源、以及配置为在存储器单元阵列、缓冲器和内部数据源之间传送数据的处理电路。系统包括控制器，该控制器耦合到非易失性存储器并且配置为提供指令以使得处理电路用由内部数据源提供的辅助数据选择性地填充缓冲器。系统包括耦合控制器与非易失性存储器的接口，控制器通过该接口提供指令到处理电路。

本说明书中所描述的主题可被实施，以实现一个或多个以下潜在优势。到非易失性存储器中的存储器单元阵列和来自该存储器单元阵列的数据传送速度可以被增加，数据传送的时间可相应地被减少。传送时间的减少可增加数据吞吐量并且降低非易失性存储器的功率消耗。例如，通过重复地写数据到存储器和从存储器擦除数据而测试非易失性存储器的过程可被更快地执行。进而，这可降低产品质量鉴定时间，并且可以因此增加生产吞吐量。例如，当非易失性存储器设备在制作过程中被测试/鉴定质量，通过输入/输出接口传送数据所需要的时间可通过仅使用内部数据来避免。由于数据传送率的限制而施加在非易失性存储器上的带宽限制可以被克服。此外，这些改进可用最低限度的额外组件和任意相应的额外成本来实现。

一个或多个实现的细节在附图和以下的描述中进行阐述。其他特征、对象和优势根据描述和附图以及根据权利要求可以是明显的。

附图说明

图1示出了连接在计算系统和非易失性存储器之间的非易失性存储器控制器的例子。

图2示出了包括固态存储器子系统的计算系统的例子。

图3示出了包括内部数据源的闪存体系结构的例子。

图4示出了用辅助数据和用户数据填充缓冲器的过程的例子。

具体实施方式

图1示出了连接在计算系统120和非易失性存储器130之间的非易失性存储器控制器100的例子。控制器100包括输入105和输出115，其中输入105配置为与计算系统120相连接(例如，设计为附在个人计算机的主板上的连接器)，输出115配置为与非易失性存储器130相连接(例如，设计为附在NAND闪存或NOR闪存上的连接器)。控制器100还包括配置为传送指令到非易失性存储器130的控制逻辑110，响应于所述指令，非易失性存储器130传送数据到外部源并且从该外部源接收数据，所述非易失性存储器例如是操作性地耦合到计算系统120(或计算系统120内)的存储器。

在非易失性存储器130上执行的包括数据传送的操作，例如读和写，所用的时间可能依赖于非易失性存储器130配置为在其单个的组件之间接收和传送数据的速率。例如，连同用户数据所写的辅助数据或由其自身单独写的辅助数据可具有从用户接收的特别的数据类型，或可具有可从任何源接收的某个标准类型。这对于如下数据尤其如此：用于对存储用户数据的缓冲器进行格式化的程序数据，或在重复地测试非易失性存储器130的时候用于擦除缓冲器的数据。通过提供驻留在非易失性存储器130的结构中的一个或多个内部程序数据源，非易失性存储器130中的辅助数据的传送速度可被增加，因此增加数据吞吐量并且减小功率消耗。

控制逻辑110可包括专用集成电路、可编程微处理器、或这两者。这些组件代表了可包含和实现此处所描述的功能的结构。其他组件也可被包括进控制器100，例如电荷泵、数据缓冲器、程序代码存储器，以及诸如此类。应当意识到，这些不同的组件可在一个或多个设备中被实现，例如一个或多个集成电路(IC)设备，包括例如设计为用于个人计算机和移动互联网设备的NAND闪存控制器。

另外，这样的设备可被设计和制作为方便地安装在较大的设备和系统中，或被设计或制作为这样的较大的设备和系统的构成组件。例如，控制器100可以是片上系统(SoC)设备的部分，其可包括处理器、存储器接口、以及只读和随机存取存储器，还有潜在的其他组件。非易失性存储器130可以在SoC外部，但是尽管如此，非易失性存储器130可与SoC组合以形成集成设备。例如，非易失性存储器130和SoC可被附到印制电路板上。在一些实现中，非易失性存储器130位于可移除结构中，该可移除结构与容纳了控制器100(或容纳SoC，控制器100形成该SoC的部分)的另一个结构机械地和电子地耦合。

图2示出了包括固态存储器子系统250的计算系统200的例子。系统200包括中央处理单元(CPU)205、显示设备210(例如，CRT(阴极射线管)或LCD(液晶显示器)监视器)、以及输入设备例如键盘215、和指示设备220(尽管在图1中被示为鼠标设备，但可以是其他指示设备)。系统200可包括一个或多个附加的处理器和一个或多个附加的输入/输出设备，例如麦克风、扬声器、打印机等。

固态存储器子系统250包括固态控制器255和NAND闪存260。NAND闪存260可以是单级单元(SLC)设备或多级单元(MLC)设备。固态存储器子系统250可包括如此处所描述的控制逻辑，其可被设计为允许固态存储器子系统250将操作系统和应用软件更快地加载入系统200。

应当意识到，系统200代表台式个人计算机，其可包括很多其他未示出的设备和子系统，例如硬盘驱动器、网络接口、主板等。但是，这仅是在其中可实现当前被公开的主题的较大系统的一个例子。这样的较大设备和系统的其他例子包括膝上电脑、笔记本电脑、无盘亚笔记本电脑和装入PCI ExpressCard、膝上电脑上的PCleMini槽、或台式电脑上的PCle槽中同时仅作为另一驱动器出现的超薄驱动器。例子还包括运用非易失性存储器设备的智能电话、上网本(netbook)、媒体播放器，以及诸如此类。

但是，不考虑这些特定的例子，应当意识到此处所描述的主题可与计算系统120的很多不同类型相容。另外，非易失性存储器130可包括很多不同类型的固态储存设备，该固态储存设备能够在没有任何外部电源的情况下保持其数据。这样的设备可包括闪存设备，例如BIOS芯片、压缩闪存、智能媒体、记忆棒、I型和II型PCMCIA记忆卡，以及视频游戏控制台的记忆卡。这样的设备还可包括相变存储设备。

图3示出了闪存体系结构300的例子。控制器305与控制器接口320相连接以管理从外部源到内部缓冲器325的数据传送。内部缓冲器325可以是在对存储器单元阵列310编程开始之前用作临时存储单元的随机存取存储器。读/编程电路330可用于从内部缓冲器325写数据到存储器单元阵列310以及从存储器单元阵列310中读取数据。擦除电路335可用于从存储器单元阵列310擦除数据。另外，应当意识到，多于一个的存储器单元阵列310和附加的数据控制/管理电路可被包括在闪存体系结构300中。

输入到内部缓冲器325中的数据，在被编程到存储器单元阵列310中之前，可从一个或多个外部源被接收到。被编程的数据具有不同的类型，每个类型可具有不同的特征。数据的不同类型的例子包括用户数据、元数据(外部的或控制器指定的)，以及包括格式数据的辅助数据、多余(nuisance)数据，以及诸如此类。多余数据可以是被编程到存储器中但不影响用户数据或不被用户数据所影响的数据。

例如，当制造闪存设备(包含闪存体系结构300的任何设备)时，存储器单元阵列310的存储块可被测试以检验该块是否正常工作。如果确定存储器块未正常工作，那么该块例如通过在设备中标记的指示符比特而被标记为坏(bad)。检验存储块的操作包括写辅助数据到块中然后检验所写的辅助数据是否正确。在这样的情况下，辅助数据可被储存在内部数据源340中，而不是对于每次存储块的检验通过控制器接口320传送将被写到存储块的辅助数据。

在一些情况下，当数据页被接收用于储存时，将被编程的页的仅部分包括用户数据。数据的页的其余部分代表用于格式化内部缓冲器325的辅助数据，例如，全“1”。例如，4KB的数据的页包括2KB的用户数据和2KB的辅助数据，该辅助数据为标准的类型并且可从任何源被接收，不一定是与用户数据相同的源。在一些情况下，只有2KB的用户数据可被接收；2KB的辅助数据可能不被接收。在这样的情况下，需要用来储存数据的页的辅助数据可从以下所述的内部数据源340中获取。

与控制器接口320和内部缓冲器325连接的内部数据源340提供辅助数据。通常地，除了控制器305之外，闪存设备的物理结构包含闪存体系结构300的组件。控制器305通过包括在闪存设备里的输入来传送指令以控制闪存设备。闪存设备另外还包括处理电路，该处理电路响应于控制器305所提供的指令执行操作。控制器305提供指令以使得处理电路执行多个操作，该多个操作包括从内部数据源340传送辅助数据到内部缓冲器325。

内部数据源340包括在闪存设备的物理结构中。内部数据源340在设备的物理结构中的存在否定了从设备外部的源向内部缓冲器325传送辅助数据的需要。如前所述，这增加了数据吞吐量并减少了通过接口的数据传送。内部数据源340不需要在内部缓冲器325的物理结构的外部，如图3中所示，而是可以物理地驻留于内部缓冲器325中。可选地，内部数据源340可物理地驻留于内部缓冲器325的外部，并且传送辅助数据到内部缓冲器325。控制器305接收指示以传送用户数据到内部缓冲器325，并且响应于该指示，控制内部数据源340传送辅助数据到内部缓冲器325。

控制器325可使得内部数据源340自动地或响应于输入，将数据传送到内部缓冲器325。例如，4KB的数据的页被储存在存储器单元阵列310中，其中的2KB为用户数据。其余的2KB是辅助数据，其可从任何源被接收到并且不一定来自与用户数据相同的源。在这样的情况下，内部数据源340配置为提供2KB的辅助数据。在操作中，控制器305通过控制器接口320将所述页的2KB(用户数据)传送到内部缓冲器325。然后，控制器305接收输入以储存页。响应于输入，控制器305使得2KB的辅助数据从内部数据源340被传送到内部缓冲器325。随后，控制器305对页编程以用于储存，即，控制器305提供指令使得处理电路对页编程以用于储存。

在另一个例子中，辅助数据被写到存储器单元阵列310的存储块。控制器305可将辅助数据添加到内部数据源340。具体地，控制器305可以只执行一次将辅助数据从外部源传送到内部数据源340的任务。随后，控制器305可实行实际的编程，即，通过内部缓冲器325将辅助数据从内部数据源340传送到存储器单元阵列310中的存储块。因为辅助数据在内部数据源340中是可用的，对于测试存储器单元阵列310中的其他存储块，辅助数据不需要从外部源中获取。

内部数据源340和内部缓冲器325之间的数据传送率大于用户数据的源或辅助数据的外部源与内部缓冲器325之间的数据传送率。因此，辅助数据从内部数据源340接收得比从外部数据源接收得更快，因此增加数据吞吐量。进一步地，在前述例子的第一个例子中，从外部数据源接收的数据量从4KB(2KB的用户数据+2KB的辅助数据)减少到2KB(只有2KB的用户数据)。因此，到内部缓冲器325的数据传送率降低了。

在一些情况下，为了重复地为内部缓冲器325提供数据，控制器305使得内部数据源340自动地传送辅助数据到内部缓冲器325。在用户数据通过控制器接口320被周期地发送到内部缓冲器325的操作中，控制器305使得内部数据源340的辅助数据也被周期地发送到内部缓冲器，而不为每次辅助数据传送都提供到内部数据源340的输入。例如，辅助数据包括格式数据，内部缓冲器325利用该格式数据在接收用户数据之前被格式化。然后所接收到的用户数据被传送到存储器单元阵列310，此时，内部缓冲器325再一次用辅助数据被格式化。在这样的情况下，控制器305使得格式数据被自动地传送到内部缓冲器325。

如前所述，控制器接口320管理外部源和内部缓冲器325之间的数据传送。在一些实现中，控制器305指示外部源通过控制器接口320传送数据到内部缓冲器325。然后内部缓冲器325可传送数据到存储器单元阵列310。在一些情况下，控制器305和内部缓冲器325之间的数据传送率可小于内部缓冲器325和存储器单元阵列310之间的数据传送率。这可能是因为控制器305和控制器接口320之间的数据传送是通过串行数据传送的，而内部缓冲器325和存储器单元阵列310之间的数据传送是通过并行数据传送的。

在一些实现中，内部数据源340可被配置为通过并行数据传送，例如64比特或128比特并行数据传送，将数据传送到内部缓冲器325。在这种实现中，因为内部数据源340提供辅助数据，仅用户数据可从外部源被接收到。因此，内部缓冲器325从外部源接收到的数据的量，相对于在用户数据和辅助数据都通过外部源被传送的情况下内部缓冲器325可能接收到的量就减少了。另外，从内部数据源340到内部缓冲器325的并行数据传送快于如果辅助数据从不同的源被接收时其可能被传送的速率。

在一些实现中，连接外部源和内部缓冲器325并由控制器305控制的串行总线，可以用8比特每单位时间的速率在外部源和控制器接口320之间传送数据。时钟可周期性地通过串行总线传送数据。例如，内部缓冲器325可以并行的方式被重置为全“0”。在另一个例子中，内部缓冲器325被连接到具有与内部缓冲器325相同大小的闪存单元的页。在这个例子中，内部缓冲器325中的每个比特都相应于闪存单元并可被连接到该闪存单元。传送可通过读取闪存单元的页并传送数据到内部缓冲器325来实现。

应当意识到，外部设备和控制器接口320之间的串行数据传送以及内部数据源340和内部缓冲器325之间的并行数据传送并非应用内部数据源340的仅有的情况。相反，内部数据源340可用于如下的任何情况下的应用，即，内部数据源340和内部缓冲器325之间的数据传送率大于由控制器操作的外部源与控制器接口320之间的数据传送率。例如，内部数据源340被用于如下情况，即，外部源和控制器接口320之间的数据传送是通过串行和并行数据传送的组合的情况。在这样的情况下，不考虑数据传送的方法，内部数据源340在通过串行和并行数据传送组合的数据传送率低于内部数据源340和内部缓冲器325之间的数据传送率的时候被使用。在一些情况下，当这样做降低了传送数据所需要的功率时，可使用内部数据源340。

图4示出了利用用户数据和辅助数据填充缓冲器的过程的例子。在410，接收到用户数据应被传送到非易失性存储器中的缓冲器的指示。这可包括从外部源接收用户数据、接收用户数据可用的指示、或这两者的组合。

在415，用户数据可被传送到内部缓冲器。为了实现此，例如，用户数据可通过控制器接口320选择性地通过串行数据传送被传送到内部缓冲器325。

在420，可提供指示到非易失性存储器，用从非易失性存储器中获取的辅助数据填充缓冲器。例如，控制器305可使得外部源将辅助数据传送到内部数据源340，并储存辅助数据。可选地，内部数据源340可配置成使得响应于从控制器305接收指示，内部数据源340生成辅助数据。

在425，辅助数据可被传送到内部缓冲器325。例如，控制器305可使得辅助数据从内部数据源340通过并行数据传送被传送到内部缓冲器325。接收用户数据并传送用户数据到内部缓冲器325以选择性地填充内部缓冲器325的过程，以及储存和传送辅助数据到内部缓冲器325的过程不需要以任何特别顺序执行。例如，控制器305可储存辅助数据到内部数据源340中。然后，控制器305可接收和传送用户数据到内部缓冲器325。随后，控制器305可传送辅助数据到内部缓冲器325。以可替代的顺序，控制器305可同时传送用户数据和辅助数据到内部缓冲器325。

在一些实现中，辅助数据不需要被储存在内部数据源340中。而是，内部缓冲器325可用特别形式的比特，例如，全“1”、全“0”、“1”和“0”交替以及诸如此类，被初始化。例如，在传送用户数据和辅助数据到存储器单元阵列之后，控制器305可将内部缓冲器325中的所有比特以特别的形式初始化。如前所述，控制器305可通过提供指令到控制电路来执行上述过程，作为响应，所述控制电路执行指令，因此使得过程被执行。

在430，用户数据和辅助数据可被传送到存储器单元阵列。上述的过程可被重复执行以增加数据吞吐量和降低数据传送需求。在一些情况下，一页数据的多个副本可能需要被储存在存储器单元阵列310中。例如，数据的页共有4KB的数据，其中2KB是用户数据，2KB是辅助数据，例如多余数据。在这样的情况下，控制器305可以只将多余数据从外部源向内部数据源340传送一次。随后，对于每次复制，控制器305可使得仅2KB的用户数据从外部源通过控制器接口320被传送到内部缓冲器325。控制器305可使得内部数据源340提供其余的2KB的多余数据。

应当意识到，在一些情况下，只有辅助数据、没有用户数据需要被传送到存储器单元阵列310。如前所述，存储器单元阵列310可通过写数据到阵列310的块并检验被写的数据而被测试。在这样的情况下，图4所示的描述传送用户数据到内部缓冲器的过程的部分不需要被执行。在一些情况下，存储器单元阵列310可通过重复地写数据到存储器单元阵列310和从存储器单元阵列310擦除数据而被测试。在这样的情况下，在每次从内部缓冲器325传送数据到存储器单元阵列310之后，内部缓冲器325可被内部数据源340初始化。因为初始化缓冲器305不需要通过控制器接口320通过串行数据传送来从外部的源接收数据，例如“0”，所以可增加数据被写的速度。

如前所述，控制器305可从外部的源获取辅助数据。例如，辅助数据被储存在存储器单元阵列310中。在这个例子中，控制器305可启动对储存在存储器单元阵列310中的数据的页或块的读操作，并且在内部缓冲器325中储存读操作的结果。然后控制器305可以使得数据对内部源340可用。

可选地，如前所述，控制器305可在内部数据源340生成辅助数据，例如，全“1”，并且将所生成的辅助数据传送到内部缓冲器325。在一些实现中，控制器305可通过控制器接口320向内部数据源340发出命令去选择辅助数据的格式。例如，命令可指示内部数据源340生成全“1”或全“0”或“1”和“0”交替。

在一些实现中，内部缓冲器325可具有自我格式化的功能。例如，控制器305可启动“格式-0”命令到内部缓冲器325。响应于该命令，内部缓冲器中的所有数据可被重置为0。

在一些实现中，控制器305可以在与内部缓冲器325相关的操作被执行之前，总是将内部存储器325初始化为已知的状态，例如全“1”。在这种方式下，控制器305可使得内部缓冲器325自我重置。

以上详细描述了几个实施方式，而且各种修改是可能的。

所公开的主题包括本说明书中所描述的功能操作，所公开的主题可在电子电路、计算机硬件、固件、软件或其组合中被执行，例如本说明书中所公开的结构化装置和其结构化等同物，潜在地包括可操作的程序以使得一个或多个数据处理装置执行所描述的操作(例如被编码进计算机可读介质中的程序，其可以是存储器设备、储存设备、机器可读储存基片，或其他物理的、机器可读介质，或其中一个或多个的组合)。

虽然本公开包含很多细节，但这些不应被理解为权利要求可保护的范围的限制，而应作为对于特别的实施方式具体的特征的描述。本说明书中的分立的实施方式的情况中所描述的某些特征也可以在单个的实施方式中在组合中被实现。相反，单个实施方式的情况中所描述的各种特征也可在多个实施方式中分立地或以任何适当的次级组合中被实现。此外，尽管以上特征被描述为在确定的组合中发挥作用，且甚至最初被要求如此，但是权利要求所要求的组合中的一个或多个特征可在一些情况下从该组合排除，权利要求所要求保护的组合可被指示为次组合或次组合的变型。

类似地，虽然操作在附图中以特定的顺序被描述，但这不应当被理解为要求这样的操作以所示出的特定的顺序或以连续的顺序被执行，或者要求所有被说明的操作被执行以实现所期望的结果。此外，以上所述的实施方式中各种系统组件的分离不应被理解为在所有的实施方式中都需要这样的分离。

其他实施方式落入以下权利要求的范围内。

Claims (20)

1.一种设备，其包括：

缓冲器，该缓冲器配置为与控制器相连接，并配置为保持数据；

存储器单元阵列，该存储器单元阵列与所述缓冲器耦合，并且配置为储存从所述缓冲器传送的数据；以及

处理电路，该处理电路与所述缓冲器和所述存储器单元阵列耦合，并且配置为用由所述控制器所指定的辅助数据填充所述缓冲器。

2.如权利要求1所述的设备，其中，所述处理电路进一步配置为用从外部源接收到的用户数据选择性地填充所述缓冲器。

3.如权利要求1所述的设备，其进一步包括内部数据源，该内部数据源与所述缓冲器耦合，所述内部数据源配置为生成所述辅助数据。

4.如权利要求3所述的设备，其中，所述处理电路配置为使得辅助数据从所述内部数据源被传送到所述缓冲器。

5.如权利要求3所述的设备，其中，所述控制器配置为接收输入，该输入指示所述用户数据将在所述缓冲器处被接收，所述控制器还配置为提供指令到所述处理电路以用所述辅助数据填充所述缓冲器，并且所述处理电路配置为用所述辅助数据填充所述缓冲器。

6.如权利要求3所述的设备，其中，所述处理电路配置为传送所述辅助数据到所述内部数据源。

7.如权利要求2所述的设备，其中，所述处理电路配置为通过在用所述用户数据填充所述缓冲器之前用所述辅助数据填充所述缓冲器，用所述辅助数据和所述用户数据填充所述缓冲器。

8.如权利要求1所述的设备，其中，所述处理电路配置为传送所述辅助数据到非易失性存储器。

9.一种方法，其包括：

响应于接收辅助数据被传送到缓冲器的指示，通过处理电路指示非易失性存储器用所述辅助数据填充所述缓冲器；以及

传送所述辅助数据到所述非易失性存储器的存储器单元阵列以存储所述辅助数据。

10.如权利要求9所述的方法，其进一步包括：

通过所述处理电路，接收用户数据被传送到所述非易失性存储器中的所述缓冲器的指示；以及

通过所述处理电路，传送所述用户数据到所述缓冲器以用所述用户数据选择性地填充所述缓冲器。

11.如权利要求9所述的方法，其还包括通过并行数据传送将所述辅助数据传送到所述缓冲器，其中用户数据通过串行数据传送被传送到所述缓冲器。

12.如权利要求9所述的方法，其还包括在传送用户数据以用所述用户数据选择性地填充所述缓冲器之前，将所述辅助数据传送到所述缓冲器。

13.如权利要求9所述的方法，其中，所述辅助数据是格式数据，并且其中指示所述非易失性存储器用辅助数据填充所述缓冲器包括用所述辅助数据格式化所述缓冲器。

14.如权利要求9所述的方法，其还包括接收指示所述缓冲器已被填充了所述辅助数据的输入，以及响应于所述输入，传送用户数据以选择性地填充所述缓冲器。

15.如权利要求9所述的方法，其中，所述辅助数据是从位于所述非易失性存储器中的内部数据源获取的，并且其中，指示所述非易失性存储器用所述辅助数据填充所述缓冲器包括提供指令到所述内部数据源以传送所述辅助数据到所述缓冲器。

16.一种系统，其包括：

非易失性存储器，该非易失性存储器包括：

存储器单元阵列，该存储器单元阵列配置为存储数据，

缓冲器，该缓冲器与所述存储器单元阵列耦合，并且配置为保持数据，

内部数据源，该内部数据源与所述缓冲器耦合，并且配置为提供辅助数据到所述缓冲器，以及

处理电路，该处理电路配置为在所述存储器单元阵列、所述缓冲器和所述内部数据源之间传送数据；

控制器，该控制器与所述非易失性存储器耦合，并且配置为提供指令以使所述处理电路用由所述内部数据源提供的辅助数据填充所述缓冲器；以及

接口，该接口与所述控制器和所述非易失性存储器耦合，所述控制器通过该接口提供指令到所述处理电路。

17.如权利要求16所述的系统，其中，所述控制器配置为提供指令以使所述处理电路用用户数据选择性地填充所述缓冲器，并且其中，所述控制器通过所述接口传送用户数据到所述缓冲器。

18.如权利要求17所述的系统，其中，所述控制器在用所述用户数据填充所述缓冲器之前，用所述辅助数据填充所述缓冲器，并且其中，所述控制器在用所述用户数据填充所述缓冲器之前，用所述辅助数据格式化所述缓冲器。

19.如权利要求16所述的系统，其中，所述控制器在确定所述用户数据从所述缓冲器被传送之后、并且在所述缓冲器接收新的用户数据之前，用所述辅助数据填充所述缓冲器。

20.如权利要求16所述的系统，其中，所述控制器在通过串行数据传送用用户数据填充所述缓冲器之后，通过并行数据传送用所述辅助数据填充所述缓冲器。

Images