CN101825909B - 电压稳压电路 - Google Patents

Abstract

本发明是有关于一种电压稳压电路，包括比较器、第一电压输出单元、第二电压输出单元、第三电压输出单元、第一开关以及第二开关。电压稳压电路接收工作电压与基准电压产生器所产生的参考电压，并输出相对应的的输出电压。本发明的电压稳压电路能够提供高运转模式、低消耗电力模式与待机模式，可针对各种状态进行切换以提供相对应的电流驱动能力。当处于高运转模式时，电压稳压电路可供应较大电流，当处于低消耗电力模式，电压稳压电路消耗较低电力，而当处于待机模式时，电压稳压电路仅消耗更少电力。

Description

电压稳压电路

技术领域

本发明涉及一种电压稳压电路，特别是涉及一种具有省电功能以及多种切换模式的电压稳压电路。 

背景技术

在现今消费性电子产品中，电源消耗为其设计的重要考量之一，例如在手持式产品当中，通常会规范产品里各个电路的电源使用限度，例如当各个电路需要运作时开启其电源，而当不需要运作时关闭其电源，因此在设计时需要电压稳压电路藉以完成电源开关功能。然而设计电压稳压电路时基于电路稳定需求，大部分的稳压电路只有一种模式，此外由于最大的负载电流与稳压电路的消耗电流成正比，因此在设计稳压电路时，往往稳压电路消耗电流是相当大的，这种稳压电路不管瞬时负载消耗多少电力，其本身消耗的电力是相同的，也就是当负载需要的电流大时，电压稳压电路消耗电流固定，但当负载电流变小时，电压稳压电路本身消耗电流仍然维持一定，相比较于负载消耗电流，比例就显得太大，因此将没办法达到省电的效果。 

由此可见，上述现有的电压稳压电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的电压稳压电路，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。 

发明内容

本发明的目的在于，克服现有的电压稳压电路存在的缺陷，而提供一种新型结构的电压稳压电路，所要解决的技术问题是使其技术功效针对高运转模式(operation mode)、低消耗电力模式(suspend mode)与待机模式(standby mode)，可针对各种状态进行切换以提供相对应的电流驱动能力，当处于高运转模式时，电压稳压电路可供应较大电流，当处于低消耗电力模式，电压稳压电路消耗较低电力，而当处于待机模式时，电压稳压电路仅消耗更少电力，非常适于实用。 

本发明的目的及解决其技术问题是采用以下技术方案来实现的。为达到上述目的，依据本发明的电压稳压电路，基于电路稳定需求而接收工作电压与基准电压产生器所产生的参考电压，并输出相对应的输出电压。此电压稳压电路包括比较器、第一电压输出单元、第二电压输出单元、第一开关以及第二开关，其中比较器具有第一输入端、第二输入端与输出端，第一输入端用以接收参考电压。第一电压输出单元包括第一P型晶体管、第一电阻以及第二电阻，其中第一P型晶体管的源极耦接于工作电压，第一P型晶体管的漏极耦接于第一电阻，第一P型晶体管的栅极耦接于比较器的输出端，第二电阻耦接于第一电阻的另一端与接地端之间，其中第一电阻与第二电阻的共用节点耦接比较器的第二输入端。

第二电压输出单元包括第二P型晶体管、电容以及电流缓冲器，其中第二P型晶体管的源极耦接于工作电压，第二P型晶体管的漏极耦接于电容，电容的另一端耦接于接地端。电流缓冲器耦接于第一P型晶体管的漏极与第二P型晶体管的漏极之间，且电流缓冲器的输出端耦接于第二P型晶体管的栅极，并根据第一P型晶体管的漏极电压与第二P型晶体管的漏极电压调整第二P型晶体管的栅极电压。第一开关耦接于第一P型晶体管的栅极与第二P型晶体管的栅极之间；第二开关，耦接于第一P型晶体管的漏极与第二P型晶体管的漏极之间。 

在本发明一实施例中，上述一种电压稳压电路更包括第三电压输出单元，第三电压输出单元包括第三电阻与第四电阻，其中第三电阻的一端耦接于第二工作电压；第四电阻耦接于第三电阻的另一端与接地端之间，其中第三电阻与第四电阻的共用接点耦接于第二P型晶体管的漏极。 

在本发明一实施例中，上述第三电压输出单元中的第三电阻为可变电阻，而第三电压输出单元更包括比较单元，其中比较单元耦接于可变电阻，用以比较第二工作电压与参考电压，并输出调整信号至可变电阻以调整可变电阻的电阻值。 

在本发明一实施例中，上述比较单元包括比较电路与储存元件，比较电路用以比较第二工作电压与参考电压，并输出调整值，储存元件用以储存调整值，并根据调整值输出调整信号至可变电阻以调整可变电阻的电阻值。 

在本发明一实施例中，当第一开关与第二开关皆不导通时，上述电压稳压电路处于一高运转模式。 

在本发明一实施例中，当第一开关与第二开关导通时，上述电压稳压电路处于一低消耗电力模式。 

在本发明一实施例中，当电压稳压电路处于低消耗电力模式时，电流缓冲器失能。 

在本发明一实施例中，当第一电压输出单元与第二电压输出单元失能 且第二开关不导通时，电压稳压电路处于一待机模式。 

在本发明一实施例中，上述电流缓冲器包括第三P型晶体管、第四P型晶体管、N型晶体管、第一电流源、第二电流源、第三电流源以及偏压，其中第三P型晶体管的源极耦接于第一P型晶体管的漏极，第三P型晶体管的漏极耦接于第三P型晶体管的栅极与第一电流源，第四P型晶体管的栅极耦接于第三P型晶体管的栅极，第四P型晶体管的源极耦接于第二P型晶体管的漏极，第四P型晶体管的漏极耦接于第二电流源，N型晶体管的栅极耦接于偏压，N型晶体管的漏极耦接于第三电流源与第二P型晶体管的栅极，N型晶体管的源极耦接于第四P型晶体管的漏极。 

在本发明一实施例中，上述电压稳压电路更包括基准电压产生器，耦接于比较器的第一输入端，用以产生参考电压。 

在本发明一实施例中，上述电压稳压电路其中工作电压与第二工作电压相等。 

在本发明一实施例中，上述比较器为一运算放大器，比较器的第一输入端为运算放大器的非反相输入端，比较器的第二输入端为运算放大器的反相输入端，比较器的输出端为运算放大器的输出端。 

本发明的目的及解决其技术问题还采用以下的技术方案来实现。为达到上述目的，依据本发明的电压稳压电路，基于电路稳定需求而接收工作电压与基准电压产生器所产生的参考电压，并输出相对应的输出电压。此电压稳压电路包括比较器、第一电压输出单元、第二电压输出单元、第三电压输出单元、第一开关以及第二开关，其中比较器具有第一输入端、第二输入端与输出端，第一输入端用以接收参考电压。 

在第一电压输出单元部分，第一电压输出单元包括第一P型晶体管、第一电阻以及第二电阻，其中第一P型晶体管的源极耦接于工作电压，第一P型晶体管的漏极耦接于第一电阻，而第一P型晶体管的栅极耦接于比较器的输出端。第二电阻耦接于第一电阻的另一端与接地端之间，且第一电阻与第二电阻的共用节点耦接比较器的第二输入端。 

在第二电压输出单元部分，第二电压输出单元包括第二P型晶体管、电容以及电流缓冲器，其中第二P型晶体管的源极耦接于工作电压，第二P型晶体管的漏极耦接于电容，且电容的另一端耦接于接地端。 

此外电流缓冲器包括第三P型晶体管、第四P型晶体管、N型晶体管、第一电流源、第二电流源、第三电流源以及偏压，第三P型晶体管的源极耦接于第一P型晶体管的漏极，而第三P型晶体管的漏极耦接于第三P型晶体管的栅极与第一电流源。第四P型晶体管的栅极耦接于第三P型晶体管的栅极，第四P型晶体管的源极耦接于第二P型晶体管的漏极，且第四P型晶体管的漏极耦接于第二电流源。N型晶体管的栅极耦接于偏压，N型晶体管的漏极耦接于第三电流源与第二P型晶体管的栅极，且N型晶体 管的源极耦接于第四P型晶体管的漏极。 

在第三电压输出单元部分，第三电压输出单元包括第三电阻与第四电阻，第三电阻的一端耦接于第二工作电压。第四电阻耦接于可变电阻的另一端与接地端之间，其中可变电阻与第四电阻的共用接点耦接于第二P型晶体管的漏极。 

第一开关耦接于第一P型晶体管的栅极与第二P型晶体管的栅极之间，而第二开关耦接于第一P型晶体管的漏极与第二P型晶体管的漏极之间。 

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明电压稳压电路至少具有下列优点及有益效果：本发明所提出的电压稳压电路能够提供高运转模式、低消耗电力模式与待机模式等三种操作模式，可针对各种状态进行切换以提供相对应的电流驱动能力。当处于高运转模式时，电压稳压电路可供应较大电流，当处于低消耗电力模式，电压稳压电路消耗较低电力，而当处于待机模式时，电压稳压电路仅消耗更少电力。 

综上所述，本发明是有关于一种电压稳压电路，包括比较器、第一电压输出单元、第二电压输出单元、第三电压输出单元、第一开关以及第二开关。电压稳压电路接收工作电压与基准电压产生器所产生的参考电压，并输出相对应的输出电压。本发明的电压稳压电路能够提供高运转模式、低消耗电力模式与待机模式，可针对各种状态进行切换以提供相对应的电流驱动能力。当处于高运转模式时，电压稳压电路可供应较大电流，当处于低消耗电力模式，电压稳压电路消耗较低电力，而当处于待机模式时，电压稳压电路仅消耗更少电力。 

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。 

附图说明

图1是依照本发明的一实施例的一种电压稳压电路的方框图。 

图2是图1在低消耗电力模式的等效电路图。 

图3是图1在待机模式的等效电路图。 

100：电压稳压电路                102：基准电压产生器 

104：第一电压输出单元            106：第二电压输出单元 

1062：电流缓冲器                 108：第三电压输出单元 

110：比较单元                    OP1：运算放大器 

SW1：第一开关                    SW2：第二开关 

Vin：工作电压                     Vss：接地端 

Vref：参考电压                    Vout：输出电压 

S1：调整信号                      C1：电容 

T：电流缓冲器的输出端             N1：N型晶体管 

Vbias1：偏压                      RA：调整值 

1102：比较电路                    1104：储存元件 

P1、P2、P3、P4：P型晶体管         R1、R2、R3、R4：电阻 

Ibias1、Ibias2、Ibias3：电流源    200：低消耗电力模式的等效电路 

300：待机模式的等效电路 

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电压稳压电路其具体实施方式、结构、特征及其功效，详细说明如后。 

有关本发明的前述及其他技术内容、特点及功效，在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。 

请参照图1，图1为依照本发明的一实施例的一种电压稳压电路的方框图，电压稳压电路100包括运算放大器OP1、第一电压输出单元104、第二电压输出单元106、第一开关SW1、第二开关SW2以及第三电压输出单元108，其中运算放大器OP1可为其他类型的比较器，比较器的第一输入端为运算放大器OP1的非反相输入端，比较器的第二输入端为运算放大器OP1的反相输入端。在本实施例中，运算放大器OP1的非反相输入端用以接收参考电压Vref。电压稳压电路100操作在工作电压Vin与接地端Vss之间。电压稳压电路100会根据参考电压Vref产生输出电压Vout，并且可依据负载大小调整电压稳压电路100的操作模式以改变其电流供应能力。 

第一电压输出单元104包含P型晶体管P1、电阻R1以及电阻R2，其中P型晶体管P1的源极耦接于工作电压Vin，其漏极耦接于电阻R1，其栅极耦接于运算放大器OP1的输出端。此外，电阻R2耦接于电阻R1的另一端与接地端Vss之间，且电阻R1与电阻R2的共用节点耦接运算放大器OP1的反相输入端，据此，运算放大器OP1与电压输出单元104形成负反馈(negative feedback)电路，利用电阻R1与电阻R2所形成的反馈电路，将电压反馈至运算放大器OP1的反相输入端。 

第二电压输出单元106，包括P型晶体管P2与电流缓冲器1062，其中P 型晶体管P2的源极耦接于工作电压Vin，P型晶体管P2的漏极耦接于电容C1，且电容C1的另一端耦接于接地端Vss。电流缓冲器1062耦接于P型晶体管P1的漏极与P型晶体管P2的漏极之间，且电流缓冲器1062的输出端T耦接于P型晶体管P2的栅极，并根据P型晶体管P1的漏极电压与P型晶体管P2的漏极电压调整P型晶体管P2的栅极电压。 

第一开关SW1耦接于P型晶体管P1的栅极与P型晶体管P2的栅极之间，而第二开关SW2耦接于P型晶体管P1的漏极与P型晶体管P2的漏极之间。 

第三电压输出单元108包括电阻R3、电阻R4以及比较单元110，其中电阻R3为一可变电阻，其一端耦接于工作电压Vin，电阻R4耦接于第三电阻R 3的另一端与接地端Vss之间，其中电阻R3与电阻R4的共用接点耦接于P型晶体管P2的漏极。同时，电阻R3与电阻R4的共用接点也是电压稳压电路100的输出端，用以产生输出电压Vout以驱动负载。 

比较单元110耦接于电阻R3，用以比较工作电压Vin与参考电压Vref，并输出调整信号S1至电阻R3以调整电阻值。其中，比较单元110包括比较电路1102与储存元件1104，比较电路1102用以比较工作电压Vin与参考电压Vref，并输出调整值RA，而储存元件1104用以储存调整值RA，并根据调整值输出调整信号S1至电阻R3以调整电阻值。 

电流缓冲器包括1062包含P型晶体管P3、P型晶体管P4、N型晶体管N1、电流源Ibias1、电流源Ibias2、电流源Ibias3以及偏压Vbias1，其中P型晶体管P3的源极耦接于P型晶体管P1的漏极，P型晶体管P3的漏极耦接于P型晶体管P3的栅极与电流源Ibias1，P型晶体管P4的栅极耦接于P型晶体管P3的栅极，P型晶体管P4的源极耦接于P型晶体管P2的漏极，P型晶体管P4的漏极耦接于电流源Ibias2。 

N型晶体管N1的栅极耦接于偏压Vbias1，N型晶体管N1的漏极耦接于电流源Ibias3与P型晶体管P2的栅极，N型晶体管N1的源极耦接于P型晶体管P4的漏极。其中，P型晶体管P3与P4的架构例如为电流镜(currentmirrors)结构，由于电流源Ibias1、Ibias2的电流固定，因此在第二开关SW2不导通的情况下，当P型晶体管P1或P型晶体管P2的漏极电压改变时，电流缓冲器包括1062的输出端T的电压也会随之改变，进而调整P型晶体管P2的栅极电压以调整输出电压Vout。 

在本实施例中，电压稳压电路100可针对各种状态进行切换以提供相对应的电流驱动能力，依照电路操作模式，电压稳压电路100可分成三种工作模式，分别为高运转模式、低消耗电力模式以及待机模式。当第一开关SW1与第二开关SW2皆不导通时，第一电压输出单元104、第二电压输出单元106以及第三电压输出单元108皆处于正常工作状态。此时，电压稳压 电路100处于高运转模式，可供应较大电流至负载端(电阻R3与R4共用接点)，例如100毫安培(mA)。电流缓冲器1062可视为一电流反馈电路，当耦接于输出电压Vout的负载所需的负载电流增加时，可藉由电流反馈来调整输出电压Vout的电压值，使其接近P型晶体管P1的漏极电压(即第一电压输出单元104的输出电压)。 

当第一开关SW1与第二开关SW2导通时，电压稳压电路100处于低消耗电力模式，此时，电压稳压电路100会让电流缓冲器1062失能(例如停止供应电源)，此时电流缓冲器1062不耗电。由于第一开关SW1与第二开关SW2导通，因此P型晶体管P1、P2的栅极电压与漏极电压相同。因此，在电路分析上，可将P型晶体管P1、P2视为一个尺寸较大的P型晶体管。当处于低消耗电力模式，电压稳压电路100消耗较低电力，可供应较小电流至负载端，例如1毫安培(mA)电力。同时，在低消耗电力模式下，也可以将基准电压产生器102与运算放大器OP1设计为低电流状态以降低电力消耗。 

在待机模式下，第一电压输出单元104与第二电压输出单元106失能，仅剩第三电压输出单元108处于正常工作状态。输出电压Vout由电阻R 3与R4的分压决定，其负载所需的负载电流也是由第三电压输出单元108所供应。由于电压稳压电路100中仅剩第三电压输出单元108需要消耗电流，因此其消耗电流可控制于5微安培(uA)以下。在待机模式下，第三电压输出单元108中的比较单元110会依照先前所储存的调整值来调整电阻R3(可变电阻)的电阻值，以维持输出电压Vout的电压值在一定的范围里。 

此外，值得注意的是，关于使第一电压输出单元104与第二电压输出单元106失能的方式则例如关闭其工作电压Vin。若采取此一方式，则可将第一电压输出单元104与第二电压输出单元106的电压源与第三电压输出单元108的电压源分开，如此便可分别控制，更进一步来说，为了要达成第一电压输出单元104与第二电压输出单元106失能，除了上述不同电压源设计方式外，亦可以用相同电流源的设计，并在第一电压输出单元104与第二电压输出单元106设计失能机制即可，例如设计关闭电路藉以使得第一电压输出单元104与第二电压输出单元106设计失能。 

根据本实施例的设计，电压稳压电路100可针对各种状态进行切换以提供相对应的电流驱动能力，当负载端需要较大电流时，电压稳压电路100可选择高运转模式，藉以提供较大电流至负载端，而当负载端不需要较大电流时，电压稳压电路100可选择低消耗电力模式，藉以降低电压稳压电路100消耗电力，而当负载端几乎不需要消耗电力时，电压稳压电路100可选择待机模式，除了仅消耗微量电流外，且维持输出电压Vout的电压值。 

接下来，进一步说明上述低消耗电力模式与待机模式的等效电路，请参 照图2，图2为本实施例中电压稳压电路100在低消耗电力模式下的等效电路图，其中低消耗电力模式的等效电路200为电压稳压电路100在低消耗电力模式的等效电路，此时第一开关SW1与第二开关SW2将会导通，P型晶体管P1的栅极连接至P型晶体管P2的栅极，而P型晶体管P1的漏极连接至P型晶体管P2的漏极，藉以提高低消耗电力模式的等效电路200的可供应负载电流能力。就电路分析而言，P型晶体管P1、P2可等效为一尺寸较大的P型晶体管。 

电压稳压电路100在低消耗电力模式时可将电流缓冲器1062失能，亦即将P型晶体管P3、P型晶体管P4、N型晶体管N1、电流源Ibias1、bias2、Ibias3以及偏压Vbias1失能以进一步降低电力消耗。 

参照图3，图3为本实施例中电压稳压电路100在待机模式的等效电路图，其中待机模式的等效电路300为电压稳压电路100在待机模式的等效电路，此时第一电压输出单元104与第二电压输出单元106失能且第二开关不导通SW2。因此电压稳压电路100可等效为单纯的电阻分压电路。 

此时待机模式的等效电路300将消耗更少电力，只需通过第三电压输出单元108维持输出电压Vout，换句话说，此时输出电压Vout的电压可为接近高运转模式与低消耗电力模式时的输出电压Vout的电压，但电压稳压电路100却可降至最低。 

综合上述，本发明所提出的电压稳压电路能够提供高运转模式、低消耗电力模式与待机模式等三种操作模式，可针对各种状态进行切换以提供相对应的工作电流。当处于高运转模式时，电压稳压电路可供应负载较大电流，例如100毫安培(mA)，当处于低消耗电力模式，电压稳压电路消耗较低电力，可供应负载较小电流，例如1毫安培(mA)电力，而当处于待机模式时，电压稳压电路仅消耗更少电力，例如于5微安培(uA)以下。 

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。 

Claims (20)

1.一种电压稳压电路，基于电路稳定需求而接收一工作电压与基准电压产生器所产生的一参考电压，并输出相对应的一输出电压，其特征在于包括：

一比较器，具有一第一输入端、一第二输入端与一输出端，该第一输入端用以接收该参考电压；

一第一电压输出单元，包括：

一第一P型晶体管，该第一P型晶体管的源极耦接于该工作电压，该第一P型晶体管的漏极耦接于一第一电阻，该第一P型晶体管的栅极耦接于该比较器的该输出端；及

一第二电阻，耦接于该第一电阻的另一端与一接地端之间，其中该第一电阻与该第二电阻的共用节点耦接该比较器的该第二输入端；

一第二电压输出单元，包括：

一第二P型晶体管，该第二P型晶体管的源极耦接于该工作电压，该第二P型晶体管的漏极耦接于一电容，该电容的另一端耦接于该接地端；及

一电流缓冲器，耦接于该第一P型晶体管的漏极与该第二P型晶体管的漏极之间，且该电流缓冲器的一输出端耦接于该第二P型晶体管的栅极，并根据该第一P型晶体管的漏极电压与该第二P型晶体管的漏极电压调整该第二P型晶体管的栅极电压；

一第一开关，耦接于该第一P型晶体管的栅极与该第二P型晶体管的栅极之间；以及

一第二开关，耦接于该第一P型晶体管的漏极与该第二P型晶体管的漏极之间。

2.根据权利要求1所述的电压稳压电路，其特征在于更包括：一第三电压输出单元，包括：

一第三电阻，该第三电阻的一端耦接于一第二工作电压；以及

一第四电阻，耦接于该第三电阻的另一端与该接地端之间，其中该第三电阻与该第四电阻的共用接点耦接于该第二P型晶体管的漏极。

3.根据权利要求2所述的电压稳压电路，其特征在于其中所述的第三电阻包括一可变电阻，该第三电压输出单元更包括：

一比较单元，耦接于该可变电阻，用以比较该第二工作电压与该参考电压，并输出一调整信号至该可变电阻以调整该可变电阻的电阻值。

4.根据权利要求3所述的电压稳压电路，其特征在于其中所述的比较单元包括：

一比较电路，用以比较该第二工作电压与该参考电压，并输出一调整值；以及

一储存元件，用以储存该调整值，并根据该调整值输出该调整信号至该可变电阻以调整该可变电阻的电阻值。

5.根据权利要求2所述的电压稳压电路，其特征在于其中当该第一开关与该第二开关皆不导通时，该电压稳压电路处于一高运转模式。

6.根据权利要求2所述的电压稳压电路，其特征在于其中当该第一开关与该第二开关导通时，该电压稳压电路处于一低消耗电力模式。

7.根据权利要求6所述的电压稳压电路，其特征在于其中当该电压稳压电路处于该低消耗电力模式时，该电流缓冲器失能。

8.根据权利要求2所述的电压稳压电路，其特征在于其中当该第一电压输出单元与该第二电压输出单元失能且该第二开关不导通时，该电压稳压电路处于一待机模式。

9.根据权利要求2所述的电压稳压电路，其特征在于其中所述的电流缓冲器包括：

一第三P型晶体管，该第三P型晶体管的源极耦接于该第一P型晶体管的漏极，该第三P型晶体管的漏极耦接于该第三P型晶体管的栅极与一第一电流源；

一第四P型晶体管，该第四P型晶体管的栅极耦接于该第三P型晶体管的栅极，该第四P型晶体管的源极耦接于该第二P型晶体管的漏极，该第四P型晶体管的漏极耦接于一第二电流源；以及

一N型晶体管，该N型晶体管的栅极耦接于一偏压，该N型晶体管的漏极耦接于一第三电流源与该第二P型晶体管的栅极，该N型晶体管的源极耦接于该第四P型晶体管的漏极。

10.根据权利要求2所述的电压稳压电路，其特征在于其中所述的工作电压与该第二工作电压相等。

11.根据权利要求1所述的电压稳压电路，其特征在于其中所述的比较器为一运算放大器，该比较器的该第一输入端为该运算放大器的一非反相输入端，该比较器的该第二输入端为该运算放大器的一反相输入端。

12.一种电压稳压电路，基于电路稳定需求而接收一工作电压与基准电压产生器所产生的一参考电压，并输出相对应的一输出电压，其特征在于包括：

一比较器，具有一第一输入端、一第二输入端与一输出端，该第一输入端用以接收该参考电压；

一第一电压输出单元，包括：

一第一P型晶体管，该第一P型晶体管的源极耦接于该工作电压，该第一P型晶体管的漏极耦接于一第一电阻，该第一P型晶体管的栅极耦接于该比较器的该输出端；及

一第二电阻，耦接于该第一电阻的另一端与一接地端之间，其中该第一电阻与该第二电阻的共用节点耦接该比较器的该第二输入端；

一第二电压输出单元，包括：

一第二P型晶体管，该第二P型晶体管的源极耦接于该工作电压，该第二P型晶体管的漏极耦接于一电容，该电容的另一端耦接于该接地端；及

一电流缓冲器，该电流缓冲器包括：

一第三P型晶体管，该第三P型晶体管的源极耦接于该第一P型晶体管的漏极，该第三P型晶体管的漏极耦接于该第三P型晶体管的栅极与一第一电流源；

一第四P型晶体管，该第四P型晶体管的栅极耦接于该第三P型晶体管的栅极，该第四P型晶体管的源极耦接于该第二P型晶体管的漏极，该第四P型晶体管的漏极耦接于一第二电流源；及

一N型晶体管，该N型晶体管的栅极耦接于一偏压，该N型晶体管的漏极耦接于一第三电流源与该第二P型晶体管的栅极，该N型晶体管的源极耦接于该第四P型晶体管的漏极；

一第三电压输出单元，包括：

一第三电阻，该第三电阻的一端耦接于一第二工作电压；及

一第四电阻，耦接于该第三电阻的另一端与该接地端之间，其中该第三电阻与该第四电阻的共用接点耦接于该第二P型晶体管的漏极；

一第一开关，耦接于该第一P型晶体管的栅极与该第二P型晶体管的栅极之间；以及

一第二开关，耦接于该第一P型晶体管的漏极与该第二P型晶体管的漏极之间。

13.根据权利要求12所述的电压稳压电路，其特征在于其中所述的第三电阻包括一可变电阻，该第三电压输出单元更包括：

一比较单元，耦接于该可变电阻，用以比较该第二工作电压与该参考电压，并输出一调整信号至该可变电阻以调整该可变电阻的电阻值。

14.根据权利要求13所述的电压稳压电路，其特征在于其中所述的比较单元包括：

一比较电路，用以比较该第二工作电压与该参考电压，并输出一调整值；以及

一储存元件，用以储存该调整值，并根据该调整值输出该调整信号至该可变电阻以调整该可变电阻的电阻值。

15.根据权利要求12所述的电压稳压电路，其特征在于其中当该第一开关与该第二开关皆不导通时，该电压稳压电路处于一高运转模式。

16.根据权利要求12所述的电压稳压电路，其特征在于其中当该第一开关与该第二开关导通时，该电压稳压电路处于一低消耗电力模式。

17.根据权利要求16所述的电压稳压电路，其特征在于其中当该电压稳压电路处于该低消耗电力模式时，该电流缓冲器失能。

18.根据权利要求12所述的电压稳压电路，其特征在于其中当该第一电压输出单元与该第二电压输出单元失能且该第二开关不导通时，该电压稳压电路处于一待机模式。

19.根据权利要求12所述的电压稳压电路，其特征在于其中所述的工作电压与该第二工作电压相等。

20.根据权利要求12所述的电压稳压电路，其特征在于其中所述的比较器为一运算放大器，该比较器的该第一输入端为该运算放大器的一非反相输入端，该比较器的该第二输入端为该运算放大器的一反相输入端。

Images