CN101777908A - 时序电路中泄漏电流的降低 - Google Patents

时序电路中泄漏电流的降低 Download PDF

Info

Publication number
CN101777908A
CN101777908A CN201010109303.9A CN201010109303A CN101777908A CN 101777908 A CN101777908 A CN 101777908A CN 201010109303 A CN201010109303 A CN 201010109303A CN 101777908 A CN101777908 A CN 101777908A
Authority
CN
China
Prior art keywords
flop
reset flip
reset
circuit
combinational logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010109303.9A
Other languages
English (en)
Inventor
斯连列法斯·斯利亚迪巴托拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN101777908A publication Critical patent/CN101777908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

公开了用于降低时序电路中泄漏电流的系统和设备。在一实施例中，一种用于降低时序电路中泄漏电流的系统包括一组合逻辑电路、一个或多个连接到组合逻辑电路上的复位触发器、和一个或多个连接到组合逻辑电路上的置位-复位触发器。该系统还包括一控制模块，其与复位触发器和置位触发器连接并被配置为当该时序电路的等待模式被触发时将复位触发器复位以及将置位-复位触发器置位。

Description

时序电路中泄漏电流的降低
技术领域
本发明实施例涉及电子领域。特别地，本发明的实施例涉及电子设备和系统的电源管理。
背景技术
泄漏电流可能是从一个设备在关闭状态下泄漏出的很小的电流，由该设备的半导体特性而导致。例如，深亚微米时段中的高泄漏电流对设备中的互补金属-氧化物半导体(CMOS)电路的电源损耗正在起到越来越大的作用，这是由于构成CMOS电路的晶体管的阈电压、信道长度和栅氧化层厚度因将设备成比例缩小的持续努力而持续地下降。
在设备中具有三种主要的泄漏源，即亚阈值泄漏、栅泄漏和反偏压接点泄漏。亚阈值泄漏是由从漏极流向在亚阈区工作的晶体管源极的电流引起的。栅泄漏是由因为隧穿栅氧和热电子注入效应而产生的从栅极穿过氧化层流向晶体管衬底的电流而引起的。反偏压接点泄漏是由从源极或漏极流向晶体管衬底穿过反偏压二极管的电流引起的。随着晶体管成比例缩小，每种泄漏源均相应地增大，从而导致总泄漏电流增大。
在电路中泄漏电流的大小基于施加到原始输入的输入向量。此外，电路逻辑门不同输入组合之间的泄漏电流比例可以高达10。输入向量的控制方法是一种用来降低泄漏电流的技术。例如，在设计具有与一个组合逻辑电路相连的多级触发器的时序电路过程中，组合逻辑电路用于降低泄漏电流或泄漏电源消耗量的最小化泄漏位(minimum leakage bits(MLBs))可以在时序电路的设计阶段计算得出并且在时序电路的制造阶段实施。MLBs可以在时序电路的等待模式下应用到组合逻辑电路中从而减低泄漏电流。
该实施方式通过向时序电路添加多路复用器(multiplexers)来实现，从而使到触发器的输入在时序电路激活模式下被反馈给组合逻辑电路。相反地，MLBs在时序电路等待模式下被反馈给使用了多路复用器的组合逻辑电路。虽然通过组合逻辑电路的泄漏电流可以基于该方法得到降低，但是多路复用器的添加会占用使用了时序电路的设备中显著的实际空间和/或导致相当大的时间消耗。又或者，可以施加存储器到设备中用来存储MLBs，从而使组合逻辑电路处在等待模式时获得MLBs。虽然该方法在降低空间消耗方面比使用多路复用器的方法更加有效，但是存储器会消耗相当高的电能来保持并移动MLBs到组合逻辑电路。
发明内容
一种用于降低时序电路中泄漏电流的系统被披露。基于本发明的一方面，该系统包括一组合逻辑电路、一个或多个连接到组合逻辑电路上的复位触发器、和一个或多个连接到组合逻辑电路上的置位-复位触发器。该系统还包括一控制模块，其与复位触发器和置位触发器连接并被配置为当该时序电路的等待模式被触发时将复位触发器复位以及将置位-复位触发器置位。
基于本发明的另一方面，一时序电路包括多个组合逻辑电路、一个或多个连接到每个组合逻辑电路上的复位触发器、和一个或多个连接到每个组合逻辑电路上的置位-复位触发器。该时序电路还包括一控制模块，其与复位触发器和置位-复位触发器连接并被配置为当时序电路的等待模式被触发时将复位触发器复位并将置位-复位触发器置位。
基于本发明的另一方面，一设备包括一时序电路，其包括多个组合逻辑电路、一个或多个连接到每个组合逻辑电路上的复位触发器、和一个或多个连接到每个组合逻辑电路上的置位-复位触发器。该时序电路还包括一控制模块，其与复位触发器和置位-复位触发器连接并被配置为当时序电路的等待模式被触发时将复位触发器复位并将置位-复位触发器置位。该设备还包括一电源管理单元，其与该控制模块连接以在时序电路的等待模式被触发时向其发送一休眠信号。
在这里披露的系统和设备可以在任何装置内采用来实现各种用途，并且其他特征可以从所附附图和后续的详细描述中清楚地了解。
附图说明
多个优选实施例参照如下附图进行描述：
图1示出了基于一实施例的具有用于降低泄漏电流的一系统的示例时序电路；
图2A示出了基于一实施例的图1中系统的示例电路；
图2B示出了基于一实施例的图2A中示出的电路运行的示例真值表；
图3A示出了基于一实施例的图1中系统的另一示例电路；
图3B示出了基于一实施例的图3A中示出的电路运行的示例真值表；
图4示出了基于一实施例的带有图1中的时序电路的示例设备；
这里描述的附图仅是为了解释说明，并不是对当前披露的范围作出任何限制。
具体实施方式
这里披露了用于降低时序电路中泄漏电流的系统和设备。在下面对本发明实施例的详细描述中，是参照作为本详细描述一部分的附图，附图中示出了可实施本发明的特定实施例。这些实施例充分地进行描述以使本领域技术人员可以实施本发明，并且可以理解的是其他实施例也可以实施，并可作出不脱离本发明的范围的改变。因此，下面的详细描述并不是用来进行限制理解，本发明的保护范围只能由所附权利要求来进行限定。
图1示出了基于一实施例的一具有用于降低泄漏电流的系统150的示例时序电路100。特别地，图1示出了时序电路的管线。时序电路100包括多个组合逻辑电路102A-N、多个复位触发器104A-N，108A-N和112A-N，和多个置位-复位触发器106A-N，110A-N和114A-N。该时序电路100还具有一控制模块116。
组合逻辑电路102A-N可以是由多个逻辑门(例如与、或、与非、或非等)构成的电路，并被配置成用于对从连接到组合逻辑电路上102A-N上的触发器接收到的输入120A-N和122A-N进行布尔运算。在一示例实现方式中，复位触发器104A-N，108A-N和112A-N和置位-复位触发器106A-N，110A-N和114A-N可以是D型触发器。另外，复位触发器104A-N，108A-N和112A-N和置位-复位触发器106A-N，110A-N和114A-N可以是异步的或同步的。
如图所示，复位触发器104A-N和置位-复位触发器106A-N连接到组合逻辑电路102A上。另外，复位触发器108A-N和置位-复位触发器110A-N连接到组合逻辑电路102A和组合逻辑电路102B上。需要注意的是，时序电路100中的两个相邻的组合逻辑电路是通过复位触发器和置位-复位触发器而相互连接的。另外，如图所示，组合逻辑电路102N连接到复位触发器112A-N和置位-复位触发器114A-N上。
控制模块116连接到复位触发器104A-N，108A-N和112A-N以及置位-复位触发器106A-N，110A-N和114A-N上。在一示例实施例中，控制模块116包括一个连接到复位触发器104A-N，108A-N和112A-N上的“或”门，和一个连接到置位-复位触发器106A-N，110A-N和114A-N的“与”门。从图1中可以看出，控制模块116、复位触发器104A-N、置位-复位触发器106A-N和组合逻辑电路102A构成了降低泄漏电流的系统150。可以理解到，时序电路100可以包括控制模块116和连接到组合逻辑电路上的多层输入触发器。
在时序电路100处于激活模式时，输入120A-N分别进入复位触发器104A-N。同样地，输入122A-N分别进入置位-复位触发器106A-N。使用输入120A-N和122A-N，复位触发器104A-N和置位-复位触发器106A-N驱动组合逻辑电路102A。组合逻辑电路102A的输出被存储或保持在复位触发器108A-N和置位-复位触发器110A-N中从而驱动组合逻辑电路102B。当通过多层触发器和组合逻辑电路组之后，生成了输出124A-N和126A-N。
当时序电路100的等待或休眠模式(例如，或者是具有时序电路100的一个设备)被触发时(例如，接收到一控制信号118)，控制模块116被配置成将复位触发器104A-N，108A-N和112A-N复位并将置位-复位触发器106A-N，110A-N和114A-N置位。控制信号118(例如，一个激活低电平休眠信号)当时序电路100的等待或休眠模式被触发时被控制模块116接收并处理。当时序电路100被重新激活时，控制模块116为透明并将复位和置位信号直接传递到触发器。
基于本发明的一实施例，当设计时序电路100时可以使用如下过程。为了设计时序电路100，将一个综合的、布图的并时间封闭的连线表作为一个来自逻辑综合工具的输入。对于全部组合逻辑电路102A-N，最小化泄漏位(MLBs)通过使用一种本领域技术人员所公知的输入向量控制方法而计算得出。之后，时序电路100中的复位触发器，其导致MLB的逻辑值为“1”，被置位-复位触发器(例如，置位-复位触发器106A-N，110A-N和114A-N)替换。为了用置位-复位触发器106A-N，110A-N和114A-N来替换复位触发器，假定复位触发器在集成过程之前就具有一激活复位低电平。
之后，带有逻辑值“0”的MLB的复位触发器(例如，复位触发器104A-N，108A-N和112A-N)的复位引脚逻辑连接一激活低电平休眠信号。需要注意的是，置位-复位触发器106A-N，110A-N和114A-N的复位引脚的连接保持不变。换句话说，置位-复位触发器106A-N，110A-N和114A-N的复位引脚与一复位信号相连。另外，置位-复位触发器106A-N，110A-N和114A-N的置位引脚连接在一起，以在时序电路100进入等待模式时一反向休眠信号可以进入该置位引脚。
之后，在改进的连线表上进行静态时序分析(STA)。需要注意的是，当插入置位-复位触发器106A-N，110A-N和114A-N导致任何混乱的情况时，置位-复位触发器106A-N，110A-N和114A-N应被等效的复位触发器替换。基于进行的STA，改进的连线表进入结构设计工具来完成时序电路100的设计。最终，得到如图1所示的时序电路100。
图2A示出了基于一实施例的图1中系统150的示例电路200。如图所示，电路200包括一组合逻辑电路202、异步复位触发器204A-N和异步置位-复位触发器206A-N。电路200还包括一个“或”门208和一个“与”门210。可以理解到，该“或”门208和“与”门210一同组成图1的控制模块116。
在图2A中，异步复位触发器204A-N和异步置位-复位触发器206A-N都连接到组合逻辑电路202上。“或”门208的输出连接到异步置位-复位触发器206A-N上。另外，“或”门208包括第一输入结点214和第二输入结点216，其中第一输入结点214被配置成接收一置位信号218，第二输入结点216被配置成接收一休眠信号220。“与”门210的输出连接到异步复位触发器204A-N上。另外，“与”门210包括第一输入端222和第二输入端224，其中第一输入端222被配置成接收该休眠信号220，第二输入端224被配置成接收一复位信号226。
如图所示，异步复位触发器204A-N和异步置位-复位触发器206A-N被配置成接收输入228。在激活模式时，异步复位触发器204A-N和异步复位-置位触发器206A-N将输入228引入组合逻辑电路202上来生成输出230。之后输出230作为输入进入时序电路100的后续层。在操作的等待模式时，异步复位触发器204A-N和异步置位-复位触发器206A-N向组合逻辑电路202提供最小化泄漏位212(例如，0或1)。可以理解的，最小化泄漏位212是通过使用一种输入向量控制方法而获得的。还可以理解的，最小化泄漏位212被用于提供处在等待模式下通过组合逻辑电路202的最小化泄漏电流。
图2B示出了基于一实施例的图2A中示出的电路200运行的示例真值表250。该真值表250示出了三种信号252和两种运行模式254。如真值表250所示，当电路200被触发进入等待模式256时，“或”门208被配置成将激活低电平休眠信号(例如，逻辑值为0)通过第二输入结点216翻转处理。因此，“或”门208将异步置位-复位触发器206A-N置位。结果，异步置位-复位触发器206A-N向组合逻辑电路202提供最小化泄漏位212(例如，1)，从而使通过组合逻辑电路202的泄漏电流最小化。
另外，“与”门210被配置成通过第一输入端222处理激活低电平休眠信号220(例如，逻辑值为0)来复位异步复位触发器204A-N。这样导致异步复位触发器204A-N向组合逻辑电路202提供最小化泄漏为212(例如，值为0)，从而使通过组合逻辑电路202的泄漏电流最小化。
当激活模式258被触发时，“或”门208被配置成通过第一输入结点214处理置位信号218并通过第二输入结点216处理高电平休眠信号220(例如，逻辑值为1)。因此，“或”门208将置位信号218传递到异步置位-复位触发器206A-N上。另外，“与”门210被配置成通过第一输入端222处理高电平休眠信号220(例如，逻辑值为1)并通过第二输入端224处理复位信号226。因此，“与”门210将复位信号226传递到异步复位触发器204A-N上。也就是说，控制模块，其包括“或”门208和“与”门210，在激活模式258下变为透明的，直接向触发器传递置位信号218和复位信号226。因此，当电路200的激活模式258被触发，而置位信号218和复位信号226不存在，异步复位触发器204A-N和异步置位-复位触发器206A-N将输入228引入组合逻辑电路202中。结果，组合逻辑电路202产生输出230提供给时序电路100的后续层(或多层)。
图3A示出了基于一实施例的图1中系统150的另一示例电路300。如图所示，电路300包括一组合逻辑电路302、同步复位触发器304A-N和同步复位-置位触发器306A-N。该电路300还包括一“或”门308和一“与”门310。可以理解的，“或”门和“与”门310一同组成图1的控制模块116。
在图3A中，同步复位触发器304A-N和同步复位-置位触发器306A-N均与组合逻辑电路302连接。“或”门308的输出连接到同步复位-置位触发器306A-N上。另外，“或”门308包括一第一输入结点314和一第二输入结点316，其中第一输入结点314被配置成接收一置位信号318，第二输入结点316被配置成接收一休眠信号320。“与”门310的输出连接到同步复位触发器304A-N上。另外，“与”门310包括第一输入端322和第二输入端324，其中第一输入端322被配置成接收该休眠信号320，第二输入端324被配置成接收一复位信号326。
如图所示，同步复位触发器304A-N和同步置位-复位触发器306A-N被配置成接收输入328。在激活模式时，同步复位触发器304A-N和同步置位-复位触发器306A-N将输入328引入组合逻辑电路302上来生成输出330。之后输出330作为输入进入时序电路100的后续层。在等待模式被触发时，同步复位触发器304A-N和同步置位-复位触发器306A-N向组合逻辑电路302提供最小化泄漏位312(例如，0或1)。可以理解的，最小化泄漏位312是通过使用一种输入向量控制方法而获得的。还可以理解的，最小化泄漏位312被用于提供通过处在等待模式下的组合逻辑电路302的最小化泄漏电流。
图3B示出了基于一实施例的图3A中示出的电路300运行的示例真值表350。该真值表350示出了三种信号352和两种运行模式354。如真值表350所示的电路300的运行处于电路300的等待模式356和激活模式358时与真值表250示出的电路200的运行相同，因此不再在这里进行描述。
图4示出了基于一实施例的带有图1中的时序电路100的示例设备400。图4中示出的设备400可以是任意一种使用时序电路100的电子设备，例如膝上型电脑、移动设备、工作站、服务器、台式机等。如图所示，设备400包括一带有控制模块116(例，如图1所示)的时序电路100和电源管理单元402。电源管理单元402连接到控制模块116上。在一示例实施方式中，当设备400的等待模式被触发时，电源管理单元402产生一休眠信号404(例如，一激活低电平休眠信号)。另外，电源管理单元402将该休眠信号404发送到控制模块116。如上所述，控制模块116基于接收到的休眠信号404将复位触发器104A-N，108A-N和112A-N复位并将置位-复位触发器106A-N，110A-N和114A-N置位，从而将通过组合逻辑电路102A-N的泄漏电流最小化。
在多种实施例中，图1-4中描述的系统和设备可以通过采用复位和置位-复位触发器以MLBs为基础帮助降低时序电路中的泄漏电流，而无需在时序电路中采用相当多的附加组件(例如多路复用器，逻辑门等)。同样地，系统和设备可以省去在存储器中存储MLBs的需求。此外，系统和设备可以实现当时序电路进入等待模式之后立即切断时钟，从而节省大量的动态电能。
虽然当前实施例是参照特定示例实施例来进行描述的，但是显然可以对这些实施例进行各种改进和变形，而不会脱离各实施例的宽阔精神和范围。例如，在这里描述的各种设备、模块、分析器件、发生器件等均可以通过使用硬件电路(例如，互补金属-氧化物半导体(CMOS)基础逻辑电路)、固件、软件和/或硬件、固件和/或软件的任意组合(例如，体现在机读介质中)来实现和运行。例如，各种电子结构和方法通过使用晶体管、逻辑门和电子电路来体现(例如，专用集成电路(ASIC))。

Claims (20)

1.一种用于降低时序电路中泄漏电流的系统，其包括：
一组合逻辑电路；
至少一连接到组合逻辑电路上的复位触发器；
至少一连接到组合逻辑电路上的置位-复位触发器；和
一控制模块，其与该至少一复位触发器和该至少一置位触发器连接并被配置为当该时序电路的等待模式被触发时将该至少一复位触发器复位并将该至少一置位-复位触发器置位。
2.如权利要求1所述的系统，其中该至少一复位触发器包括至少一异步复位触发器，并且其中该至少一置位-复位触发器包括至少一异步置位-复位触发器。
3.如权利要求1所述的系统，其中该至少一复位触发器包括至少一同步复位触发器，并且其中该至少一置位-复位触发器包括至少一同步置位-复位触发器。
4.如权利要求1所述的系统，其中该至少一复位触发器和至少一置位-复位触发器被配置为向处在等待模式下的组合逻辑电路提供最小化泄漏位。
5.如权利要求4所述的系统，其中该最小化泄漏位被用于提供通过该组合逻辑电路的最小化泄漏电流。
6.如权利要求4所述的系统，其中该最小化泄漏位通过使用一种输入向量控制方法来获得。
7.如权利要求1所述的系统，其中该控制模块包括：
一连接到该至少一置位-复位触发器上的“或”门；和
一连接到该至少一复位触发器上的“与”门。
8.如权利要求7所述的系统，其中该“或”门被配置为当该时序电路的等待模式被触发时基于一接收到的激活低电平休眠信号将至少一置位-复位触发器置位。
9.如权利要求8所述的系统，其中该“或”门包括第一输入结点和第二输入结点，其中该“或”门被配置为通过该第二输入结点将该激活低电平休眠信号翻转处理。
10.如权利要求9所述的系统，其中该“或”门被配置为当时序电路的激活模式被触发时通过第二输入结点将高电平休眠信号翻转处理。
11.如权利要求7所述的系统，其中该“与”门被配置为当时序电路的等待模式被触发时基于接收到的一激活低电休眠信号将至少一复位触发器复位。
12.如权利要求11所述的系统，其中该“与”门包括第一输入端和第二输入端，其中该“与”门被配置为通过该第一端处理该激活低电平休眠信号。
13.如权利要求12所述的系统，其中该“与”门被配置为当时序电路的激活模式被触发时通过该第一输入端处理一高电平休眠信号。
14.一种时序电路，其包括：
多个组合逻辑电路；
至少一个连接到每个组合逻辑电路上的复位触发器；
至少一个连接到每个组合逻辑电路上的置位-复位触发器；和
一控制模块，其与至少一复位触发器和至少一置位-复位触发器连接并被配置为当时序电路的等待模式被触发时将至少一复位触发器复位并将至少一置位-复位触发器置位。
15.如权利要求14所述的时序电路，其中至少一复位触发器和至少一置位-复位触发器中的每一个都是基于D型触发器。
16.如权利要求14所述的时序电路，其中至少一复位触发器包括至少一异步复位触发器，并且其中至少一置位-复位触发器包括至少一异步置位-复位触发器。
17.如权利要求14所述的时序电路，其中至少一复位触发器包括至少一同步复位触发器，并且其中至少一置位-复位触发器包括至少一同步置位-复位触发器。
18.如权利要求14所述的时序电路，其中该控制模块包括：
一连接到该至少一置位-复位触发器上的“或”门；和
一连接到该至少一复位触发器上的“与”门。
19.一种设备，包括：
一时序电路，包括：
多个组合逻辑电路；
至少一个连接到每个组合逻辑电路上的复位触发器；
至少一个连接到每个组合逻辑电路上的置位-复位触发器；和
一控制模块，其与至少一复位触发器和至少一置位-复位触发器连接并被配置为当时序电路的等待模式被触发时将至少一复位触发器复位并将至少一置位-复位触发器置位。
20.如权利要求19所述的设备，还包括一电源管理单元，与该控制模块连接并在时序电路的等待模式被触发时向其发送一休眠信号。
CN201010109303.9A 2009-12-17 2010-02-11 时序电路中泄漏电流的降低 Pending CN101777908A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/640,004 US8736332B2 (en) 2009-12-17 2009-12-17 Leakage current reduction in a sequential circuit
US12/640,004 2009-12-17

Publications (1)

Publication Number Publication Date
CN101777908A true CN101777908A (zh) 2010-07-14

Family

ID=42514259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010109303.9A Pending CN101777908A (zh) 2009-12-17 2010-02-11 时序电路中泄漏电流的降低

Country Status (6)

Country Link
US (1) US8736332B2 (zh)
EP (1) EP2339752B1 (zh)
JP (1) JP5462703B2 (zh)
KR (1) KR20110069664A (zh)
CN (1) CN101777908A (zh)
TW (1) TW201123731A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720966A (zh) * 2014-12-18 2016-06-29 马维尔国际贸易有限公司 具有备用电路单元的集成电路
CN108988837A (zh) * 2013-09-12 2018-12-11 美光科技公司 用于集成电路中的泄漏电流减少的设备及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307226B1 (en) * 2011-12-20 2012-11-06 Intel Corporation Method, apparatus, and system for reducing leakage power consumption
US9496851B2 (en) * 2014-09-10 2016-11-15 Qualcomm Incorporated Systems and methods for setting logic to a desired leakage state
KR101971472B1 (ko) * 2014-12-26 2019-08-13 전자부품연구원 저전력 구현을 위한 순차회로 설계방법
US9503086B1 (en) * 2015-09-16 2016-11-22 Apple Inc. Lockup latch for subthreshold operation
CN105515565B (zh) * 2015-12-14 2018-07-13 天津光电通信技术有限公司 一种硬件逻辑资源复用模块及复用实现的方法
US10423203B2 (en) * 2016-12-28 2019-09-24 Intel Corporation Flip-flop circuit with low-leakage transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040194037A1 (en) * 2003-03-31 2004-09-30 Intel Corporation Leakage control in integrated circuits
JP2008028897A (ja) * 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 半導体集積回路およびその関連技術
CN101277107A (zh) * 2007-03-28 2008-10-01 Arm有限公司 减小低功率模式中的泄漏功率

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392307B (en) * 1998-01-13 2000-06-01 Mitsubishi Electric Corp A method of the manufacture and the setup of the semiconductor apparatus
JPH11340812A (ja) 1998-05-22 1999-12-10 Mitsubishi Electric Corp 半導体装置
US6191606B1 (en) 1998-09-10 2001-02-20 Intel Corporation Method and apparatus for reducing standby leakage current using input vector activation
US6169419B1 (en) 1998-09-10 2001-01-02 Intel Corporation Method and apparatus for reducing standby leakage current using a transistor stack effect
US7096374B2 (en) 2003-05-21 2006-08-22 Agilent Technologies, Inc. Method and apparatus for defining an input state vector that achieves low power consumption in digital circuit in an idle state
KR100574967B1 (ko) 2004-01-29 2006-04-28 삼성전자주식회사 Ｍｔｃｍｏｓ용 제어회로
US7305335B2 (en) * 2004-11-23 2007-12-04 Schweitzer Engineering Laboratories, Inc. Permanent three-pole independent pole operation recloser simulator feature in a single-pole trip capable recloser control
US20070168792A1 (en) 2005-12-09 2007-07-19 International Business Machines Corporation Method to Reduce Leakage Within a Sequential Network and Latch Circuit
US7949971B2 (en) 2007-03-27 2011-05-24 International Business Machines Corporation Method and apparatus for on-the-fly minimum power state transition
US7735045B1 (en) * 2008-03-12 2010-06-08 Xilinx, Inc. Method and apparatus for mapping flip-flop logic onto shift register logic

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040194037A1 (en) * 2003-03-31 2004-09-30 Intel Corporation Leakage control in integrated circuits
JP2008028897A (ja) * 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 半導体集積回路およびその関連技術
CN101277107A (zh) * 2007-03-28 2008-10-01 Arm有限公司 减小低功率模式中的泄漏功率

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108988837A (zh) * 2013-09-12 2018-12-11 美光科技公司 用于集成电路中的泄漏电流减少的设备及方法
CN108988837B (zh) * 2013-09-12 2022-07-12 美光科技公司 用于集成电路中的泄漏电流减少的设备及方法
CN105720966A (zh) * 2014-12-18 2016-06-29 马维尔国际贸易有限公司 具有备用电路单元的集成电路
CN105720966B (zh) * 2014-12-18 2020-12-11 马维尔亚洲私人有限公司 具有备用电路单元的集成电路

Also Published As

Publication number Publication date
TW201123731A (en) 2011-07-01
JP2011130405A (ja) 2011-06-30
US8736332B2 (en) 2014-05-27
EP2339752A1 (en) 2011-06-29
US20110148496A1 (en) 2011-06-23
KR20110069664A (ko) 2011-06-23
EP2339752B1 (en) 2014-05-21
JP5462703B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
CN101777908A (zh) 时序电路中泄漏电流的降低
CN101442307B (zh) 电平转换器
CN101351965A (zh) 具有子阈值模拟电路的本地异步、模块级同步的可配置逻辑模块
TW201507358A (zh) 電壓準位轉換電路
CN105720970A (zh) 一种基于 FinFET 器件的异或/同或门电路
Frustaci et al. Designing high-speed adders in power-constrained environments
CN110928356A (zh) 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备
Sandiri et al. Design of noise immune subthreshold circuits using dynamic threshold Schmitt trigger logic
CN104901681A (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN104617916B (zh) 一种基于FinFET器件的主从触发器
Balaji et al. Rapid low power Synchronous circuits using transmission gates
Katreepalli et al. Energy-efficient synchronous counter design with minimum hardware overhead
Varma et al. A novel 1-bit full adder design using DCVSL XOR/XNOR gate and pass transistor multiplexers
Dhande et al. VLSI implementation of ternary gates using Tanner Tool
Islam et al. A high performance dynamic logic with nmos based resistive keeper circuit
CN104639104B (zh) 功能模块级多阈值低功耗控制装置及方法
Raut et al. Design and implementation of single electron transistor N-BIT multiplier
Gupta et al. Low Power Design of SRFlipFlop Using 45nm Technology
CN105356867A (zh) 一种带防串扰结构的多通道输入信号切换电路
Moradi et al. 1-bit sub threshold full adders in 65nm CMOS technology
Sinha et al. Design of a Low Power Four-Bit Binary Counter Using Enhancement Type Mosfet
Borude et al. Low Power 16-T CMOS Full Adder Design
CN102355254A (zh) 无时钟状态回归骨牌逻辑门及相关的集成电路与估算方法
Agrawal Low Power and high speed 2: 1 MUXVarious CMOS logic using SVL Technique
Umale Design and Analysis of Low Power Dual Edge Triggered Mechanism Flip-Flop Employing Power Gating Methodology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100714