CN101777299A - 数据接收装置及方法 - Google Patents

数据接收装置及方法 Download PDF

Info

Publication number
CN101777299A
CN101777299A CN200910266062A CN200910266062A CN101777299A CN 101777299 A CN101777299 A CN 101777299A CN 200910266062 A CN200910266062 A CN 200910266062A CN 200910266062 A CN200910266062 A CN 200910266062A CN 101777299 A CN101777299 A CN 101777299A
Authority
CN
China
Prior art keywords
voltage
data
clock signal
current
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910266062A
Other languages
English (en)
Inventor
崔宇济
禹相镐
金美然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101777299A publication Critical patent/CN101777299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/08Details of image data interface between the display device controller and the data line driver circuit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明披露了一种数据接收装置。该数据接收装置包括:电流-电压转换模块,接收电流型发射信号,然后将接收信号转换为至少一个第一电压和至少一个第二电压,该电流型发射信号包括数据和时钟信号,时钟信号以不同于数据的电平插入至数据中,第二电压具有不同于第一电压的电平;以及比较模块,进行第一和第二电压之间的比较,以及然后根据比较结果输出接收信号作为数据的一个和时钟信号。由于该数据接收装置在时序控制器的发射状态对工艺偏差产生的参考电压中的变化和电流中的变化不敏感,因此该数据接收装置可以轻松恢复时钟信号,同时在时钟信号恢复的过程中表现出更好的性能。

Description

数据接收装置及方法
相关申请交叉参考
本申请要求于2008年12月30日提交的第10-2008-0136908号韩国专利申请的优先权,其全部内容结合于此作为参考。
技术领域
本发明涉及数据信号处理,更具体地,涉及一种数据接收装置及方法,用于接收包含时钟信号和数据的发射信号并且恢复时钟信号和数据。
背景技术
将参照附图描述一般的数据发射/接收装置。
图1是示出了一种具有一般的数据发射/接收装置的显示器的示意图。
参照图1,时序控制器2可以是数据发射器,以及源驱动器(或者列驱动器)4可以是数据接收器。
通常,低摆幅差分信号(RSDS,reduced swing differentialsignaling)系统或者低压差分信号(mini-LVDS,mini-low voltagedifferential signaling)系统广泛地用于时序控制器和源驱动器之间的接口。然而,RSDS系统或者mini-LVDS系统的特点,即,在数据接收器的一侧使用末端电阻将电流转换为电压的特点以及以多点(multi-drop)方式从数据发射器发射信号到数据接收器的特点,在LCD装置中产生了很多问题,LCD装置包括显示高分辨率而具有大面积的面板。这是因为数据传输速率提高以及数据线数量的增大的发生,使系统变得复杂。在多点模式下,由于源驱动器在所有的数据线中共享,因此保证期望的信号传输质量是困难的。此外,使用高频时钟信号导致高电磁干扰(EMI)。为了克服上述问题,已经提出了一种改进的内部面板接口(AiPi,advanced intra panelinterface)。AiPi接口的基本概念是采用在点对点模式下驱动,取代在多点模式下驱动。该系统的特点是引入了在数据线中嵌入时钟线的概念,从而在消除数据和信号线的变形的同时降低了信号线的数量。
图2是说明在数据中嵌入时钟信号的概念的发射信号的波形图。
如图2所示,数据线在多个电平之间摆动,以在数据和时钟信号之间相互区分。为了区分包含于发射信号中的数据和时钟信号,接收图2中所示的发射信号的数据接收器使用参考电压Vrefh和Vrefl。根据该系统,降低信号的数量以及使用低工作频率是可能的。因此,在成本方面有优势。此外,与RSDS或mini-LVDS系统相比,该系统在EMI或信号质量方面表现出优良的特性。然而,AiPi接口有信号恢复的问题。即,在源驱动器中生成用于在数据和时钟信号之间相互区分的参考电压Vrefh和Vrefl。并且,使用末端电阻执行电流到电压的转换。出于这个原因,在当参考电压Vrefh和Vrefl发生的改变与数据发射器(即,时序控制器)中的电流中的改变的方向相反时存在问题,这使得在数据和时钟信号之间相互区分是不可能的,因此恢复期望的信号也是不可能的。因此,使用参考电压区分数据和时钟信号的该系统存在对电流和电压的变化十分敏感的问题。
图3是示意性地示出了时序控制器10和源驱动器20的示图。参照图3,从时钟驱动器12输出的时钟信号以及从数据驱动器14输出的数据在合成器16中被合成。合成的信号从时序控制器10发射到源驱动器20。源驱动器20使用末端电阻R1将合成的信号转换为电压,与参考电压比较,并根据比较结果从电压信号中分离时钟信号和数据。
如图3所示,在使用末端电阻R1将电流转换为电压的情况下,当时序控制器10和源驱动器20之间的信号线的电阻增大时,由于跨过信号线的电阻形成的电阻RL1和RL2发生的压降,导致难以实现信号恢复。具体地,如图2所示,由于在AiPi接口系统中,为了生成时钟信号,时序控制器10的发射状态的电流高于数据,导致AiPi接口系统存在信号恢复更加困难的问题。
在具有12.1英尺或更小的尺寸的面板(诸如笔记本电脑)中,为了实现更强的价格竞争力,使用玻璃覆晶基板(COG,chip-on-glass)结构取代使用传统的覆晶薄膜(COF,chip-on film)或者传统的带载封装(TCP,tape carrier package)的焊接结构。在COG结构中,芯片焊接到玻璃,无需使用带。在这种情况下,柔性印制电路板(FPC,flexible printed circuit board)被用于在控制板和驱动器之间连接电源和控制信号。为了降低FPC的面积,以及从而实现更强的价格竞争力,电源和信号线也图样在玻璃上。然而,与形成在印制电路板(PCB,printed circuit board)的信号线相比,形成在玻璃上的信号线呈现出更高的电阻。出于这个原因,难以在当前使用的接口系统(例如RSDS、mini-LVDS和AiPi系统)中使用COG结构来驱动LCD面板。
发明内容
因此,本发明针对一种数据接收装置和方法,从而基本上避免了由于背景技术的局限和缺点导致的一个或多个问题。
本发明的一个目的是提供一种数据接收装置和方法,能够在时钟信号以不同于数据的电平插入数据时恢复时钟信号,从而实现低功耗驱动。
在下面的描述中将部分地阐述本公开的其它优点、目的以及特性,并且根据分析下述内容或者可以从本发明的实施中得到教导,本发明的一部分对本领域的技术人员来说将变得显而易见。本发明的目的和其他优点可以由在其所写的说明书和权利要求以及附图中所具体指出的结构来实现和获得。
为了实现这些目的和其他优点并且根据本发明的目的,正如本文中所实施并广泛描述的,一种用于接收数据的装置包括:电流-电压转换模块,用于接收电流型发射信号,以及然后将接收信号转换为至少一个第一电压和至少一个第二电压,该电流型发射信号包括数据和时钟信号,时钟信号以不同于数据的电平插入数据,第二电压具有不同于第一电压的电平;以及比较模块,进行第一和第二电压之间的比较,以及然后根据比较结果输出接收信号作为数据的一个和时钟信号。
在本发明的另一方面中,用于接收数据的方法包括:接收电流型发射信号,该电流型发射信号包括数据和时钟信号,时钟信号以不同于数据的电平插入数据;将接收信号转换为至少一个第一电压以及将接收信号转换为至少一个第二电压,第二电压具有不同于第一电压的电平;以及比较第一电压和第二电压,以及根据比较结果输出作为信号的一个的接收信号和时钟信号。
应当理解,本发明的前文的一般描述以及下文的详细描述都是示例性的和解释性的,并且旨在提供对本发明的权利要求的进一步解释。
附图说明
附图示出了本公开的实施例,并且与说明书一起用于解释本公开的原理,所包括的这些附图用于提供本公开的进一步理解,并且结合在本申请中并构成该申请的一部分。在附图中:
图1是示出了具有一般的数据发射/接收装置的显示器的示意图;
图2是说明在数据中嵌入时钟信号的概念的发射信号的波形图;
图3是示出了时序控制器和源驱动器的示意图;
图4是根据本发明的一个示例性实施例的数据接收装置的框图;
图5是图4中所示的数据接收装置接收的发射信号的电流波形图;
图6是示出了图4中所示的电流-电压转换模块输出的电压的波形的波形图;
图7是说明根据本发明的一个示例性实施例的数据接收方法的流程图。
具体实施方式
在下文中,将参照附图描述根据本发明的一个示例性实施例的数据接收装置。
图4是根据本发明的一个示例性实施例的数据接收装置的框图。数据接收装置包括:电流-电压转换模块40、比较模块50、电源单元60以及延迟锁定环路(DLL,delay-locked loop)70。
图5是图4中所示的数据接收装置接收的发射信号的电流波形图。在图5中,“I”表示电流。
图4中所示的电流-电压转换模块40接收电流型发射信号,其中,时钟信号CLK以不同于数据中包含的数据信号D0,...,D<n-2>以及D<n-1>的电平插入到数据中,如图5所示。例如,用于发射发射信号的数据接收装置可以对应于显示器中的时序控制器(未示出)。在这种情况下,用于接收从时序控制器发射的发射信号的图4的数据接收装置可以对应于显示器的源驱动器。时序控制器将数据发射到源驱动器,从而使源驱动器驱动显示器面板(未示出)。
参照图5,可见数据和时钟信号都具有差分类型。每单位比特发射信号具有彼此成对的DP和DN。DP表示差分数据的正数据,而DN表示差分数据的负数据。根据数据的DP和DN中的一个的电流值是否高于或者低于DP和DN中的另一个来确定数据是否具有高电平或者低电平。
电流-电压转换模块40将接收的发射信号转换为至少一个第一电压。电流-电压转换模块40也将接收的发射信号转换为至少一个第二电压,第二电压具有与第一电压不同的电平。电流-电压转换模块40将转换结果输出到比较模块50。
根据本发明的一个示例性实施例,电流-电压转换模块40可以包括:第一和第二电流-电压转换器41和43。
第一电流-电压转换器41输出对应于接收的发射信号的电平的多个第一电压,例如,两个第一电压V11和V12。第二电流-电压转换器43输出对应于接收的发射信号的电平的多个第二电压,而第二电压具有与第一电压不同的电平,例如,两个第二电压V21和V22。
例如,第一电流-电压转换器41包括:第一跨阻放大器(TIA,trans-impedance amplifier)42以及两个第一电阻器R1。第一TIA 42将电流型发射信号转换为电压。同时,从电流转换的电压通过TIA的特性而放大。两个第一电阻器R1的每一个均被连接在第一TIA 42的输出端和第一电压V11和V12中相关联的一个的点之间。第一电阻器R1具有“R”的电阻。第一TIA 42放大的电压在被第一电阻器R1降压之后输出到比较模块50。
第二电流-电压转换器43包括:第二TIA 44、第二电阻器R2以及第三电阻器R3。与第一TIA 42相似,第二TIA 44将电流型发射信号转换为电压,并且放大该电压。第二电阻器R2连接到第二TIA 44的输出,并且具有比第一电阻器R1低的电阻。例如,第二电阻器R2可以具有“R/2”的阻值。第三电阻器R3连接到第二TIA44的输出,并且可以具有“2R”的阻值。
比较模块50将第一电压V11和/或第一电压V12与第二电压V21和/或第二电压V22进行比较,并且输出比较结果作为数据DOUT或者时钟信号CLKOUT。例如,当第一电压V11和/或第一电压V12高于第二电压V21和/或第二电压V22时,比较模块50输出接收的发射信号作为数据DOUT。另一方面,当第一电压V11和/或第一电压V12低于第二电压V21和/或第二电压V22时,比较模块50输出接收的发射信号作为时钟信号CLKOUT。比较模块50执行将低电平信号转换为CMOS电压的功能。
例如,比较模块50可以包括第一和第二比较器52和54。在这种情况下,第一比较器52对第一电压V11和/或第一电压V12与第二电压V21和/或第二电压V22进行比较,而第二比较器54对第二电压V21和/或第二电压V22与第一电压V11和/或第一电压V12进行比较。
根据本发明的一个示例性实施例,恢复的数据DOUT可以从第一比较器52输出,而恢复的时钟信号CLKOUT可以从第二比较器54输出。
根据本发明的另一示例性实施例,恢复的数据DOUT可以从第一和第二比较器52和54输出,以及第一和第二比较器52和54中获得的比较结果可以在逻辑组合器(logical combiner)中被逻辑组合,之后,输出逻辑组合的结果作为时钟信号CLKOUT。
同时,根据本发明的所述实施例的数据接收装置可以进一步包括DLL 70。DLL 70将从比较模块50接收的时钟信号CLKOUT延迟不同的时间,以分别生成多个恢复的时钟信号。然后,DLL 70将恢复的时钟信号以多个比特的间隔插入数据DOUT,以实现信号恢复。恢复的信号通过输出端OUT从DLL 70输出。
根据本发明的所述实施例的数据接收装置可以进一步包括电源单元60。电源单元60调节通过输入端IN输入的外部电源电压的的电平,并输出经电平调节的内部电源电压作为电流-电压转换模块40、比较模块50和DLL 70的电源电压VDD。
对于这个功能,电源单元60包括:带隙参考电压发生器(BGR,bandgap reference voltage generator)62,以及至少一个调压器。在所述的情况下,电源单元60包括两个调压器64和66。BGR 62接收通过输入端IN输入的外部电源电压,并根据接收的外部电源电压生成参考电压。该参考电压是具有恒定电平的电压,不会受到外部环境(例如电源电压、温度、工艺参数等等)的影响。
调压器64和66中的每一个调节从BGR 62接收的参考电压的电平,并且将调节结果作为内部电源电压输出到单元40、50和70。虽然在图4中所示的情况下有两个调压器64和66,然而可以使用更多或更少数量的调压器。同时,调压器64和66中的每一个可以是低压差(LDO)调压器。
在下文中,将描述根据本发明的所述的实施例的具有上述配置的数据接收装置。
图6是示出了图4中所示的电流-电压转换模块40输出的电压的波形的波形图。
参照图5,可见对应于数据的输入电流的“高”和“低”电平分别是4I和2I。发射信号的正和负分量(即,DP和DN)连接到第一和第二TIA 42和44的每一个。因此,发射信号的正分量DP的电流量的一半被输入到第一和第二TIA 42和44的每一个,以及发射信号的负分量DN的电流量的一半被输入到第一和第二TIA 42和44的每一个。从而,输入到第一和第二TIA 42和44的每一个的电流量分别是DP/2和DN/2。在例如图5的情况下,当接收的发射信号是数据时,由于发射信号的DP和DN是4I和2I,因此电流2I和I分别被输入到第一和第二TIA 42和44的每一个。另一方面,当接收的发射信号是时钟信号CLK时,由于发射信号的DP和DN是8I和I,因此电流4I和I/2分别被输入到第一和第二TIA 42和44的每一个。
首先,将描述当接收的发射信号是数据时从第一和第二TIA 42和44输出的第一和第二电压。
输入至第一TIA 42的电流I被转换为具有“VDD-IR”的电平的第一电压V11,而输入至第一TIA 42的电流2I被转换为具有“VDD-2IR”的电平的第一电压V12。在通过接收的发射信号输入数据时生成的第一电压V11和V12具有如图6所示的波形81。
另一方面,输入至第二TIA 44的电流I被转换为具有“VDD-IR/2”的电平的第二电压V21,而输入至第二TIA 44的电流I被转换为具有“VDD-2IR”的电平的第二电压V22。在通过接收的发射信号输入数据时生成的第二电压V21和V22具有如图6所示的波形80。
然后,将描述当接收的发射信号是时钟信号CLK时从第一和第二TIA 42和44输出的第一和第二电压。
输入至第一TIA 42的电流4I被转换为具有“VDD-4IR”的电平的第一电压V11,而输入至第一TIA 42的电流I/2被转换为具有“VDD-IR/2”的电平的第一电压V12。在通过接收的发射信号输入时钟信号时生成的第一电压V11和V12具有如图6所示的波形83。
另一方面,输入至第二TIA 44的电流4I被转换为具有“VDD-2IR”的电平的第二电压V21,而输入至第二TIA 44的电流I/2被转换为具有“VDD-IR”的电平的第二电压V22。当通过接收的发射信号输入时钟信号时生成的第二电压V21和V22具有如图6所示的波形82。
因此,当通过接收的发射信号输入数据时,无论数据的电平是否是“高”电平还是“低”电平,从第一TIA 42输出的第一电压高于从第二TIA 44输出的第二电压。另一方面,当通过接收的发射信号输入时钟信号时,从第一TIA 42输出的第一电压总是低于从第二TIA 44输出的第二电压。
从以上描述显而易见的是,根据本发明的所述实施例的数据接收装置可以通过对从第一TIA 42输出的第一电压和从第二TIA 44输出的第二电压进行比较来区分接收的发射信号是否是数据或者时钟信号,无需使用参考电压。
在下文中,将参照附图描述根据本发明的一个示例性实施例的数据接收方法。
图7是说明根据本发明的一个示例性实施例的数据接收方法的流程图。
参照图7,接收电流型发射信号,其中时钟信号CLK以不同于数据中包含的数据信号的电平插入至数据中(如图5所示)(100)。然后,接收的发射信号被转换为至少一个第一电压。接收的发射信号也被转换为至少一个第二电压,第二电压具有与第一电压不同的电平(100)。
执行步骤100之后,确定第一电压是否高于第二电压(102)。
如果第一电压高于第二电压,则接收的发射信号被确定为数据DOUT(104)。然而,如果第一电压低于第二电压,则接收的发射信号被确定为时钟信号CLKOUT(104)。
为了在接收发射信号之后将电流型发射信号转换为电压,根据本发明的数据接收装置使用两个TIA,TIA与相关的接口系统不同,其使用末端电阻器。因此,即使当从发射侧发射的电流的电平低时,轻松恢复具有低电流电平的发射信号仍是可能的,这是因为当电流被转换为电压时其被放大。即,即使当发射信号的电流量很小时,仍可以实现期望的信号恢复,这与相关的数据接收装置不同。虽然RSDS或mini-LVDS系统中使用的驱动电流通常具有2mA的电平,但是根据本发明的数据接收装置中使用的驱动电流可以具有100至200μA的电平。此外,在根据本发明的数据接收装置中,由信号线的电阻RL1和RL2产生的压降(IR一降)不会导致有信号失真。如果发射信号从时序控制器发射,以及根据本发明的数据接收装置是源驱动器,则数据接收装置对时序控制器与源驱动器之间的信号线的特性敏感。
并且,为了实现图4中所示的数据接收装置的稳定操作,第一和第二调压器64和66(即,第一和第二LDO)使用内部电源电压取代外部电源电压向每个单元提供电源。因此,这使得通过第一和第二LDO 64和66进一步提高数据接收装置的性能成为可能。
由于时钟信号的摆幅(swing level)等于数据的摆幅,这使得解决由于摆幅电平差异产生的倾斜问题成为可能。即,这使得消除由于数据和时钟信号之间的倾斜导致难以实现信号恢复的现象成为可能。对于要恢复的在时钟信号前或后的数据,可以使用虚拟(dummy)数据取代实际数据。
由于可以根据第一和第二电压之间的比较结果来恢复时钟信号和数据,则不必使用独立的参考电压来对时钟信号和数据进行彼此区分。从而,在时序控制器的发射阶段没有对参考电压中的变化以及电流中的变化敏感的特性。并且,可以更加简单地实现信号恢复。
因此,根据本发明的数据接收装置适用于具有大尺寸的高分辨率面板。并且,该数据接收装置可用于使用COG结构的笔记本电脑面板,不会有问题。从而,数据接收装置可以用于大多数LCD面板。
根据以上描述显而易见的是,根据本发明的数据接收装置和方法可以简单地恢复时钟信号,同时在时钟信号的恢复的过程中表现出更好的性能,这是因为其在时序控制器的发射状态对于工艺变化产生的参考电压中的变化以及电流中的变化不敏感,在该数据接收装置中不使用参考电压来恢复时钟信号。这也使得消除由于数据和时钟信号之间的倾斜导致难以实现信号恢复的现象成为可能。并且,由于使用TIA将电流型发射信号转换为电压,因此可以实现低功率驱动。即,虽然从发射侧发射的电流具有低电流值,但是在其转换为电压的过程中被放大。因此,这使得轻松恢复具有低电流值的发射信号成为可能。由于数据接收装置也对信号线的电阻不敏感,并且使用内部电源电压取代外部电源电压,这使得进一步提高数据接收装置的性能成为可能。
对本领域的技术人员是显而易见的是,在没有背离本发明的精神和范围的前提下,在本发明中可以进行各种修改和变化。因此,本发明的修改和变化都在所附的权利要求及其等价物的范围之中,本发明旨在包含这些改变和变化。

Claims (10)

1.一种数据接收装置,所述装置包括:电流-电压转换模块,用于接收电流型发射信号,然后将所接收的信号转换为至少一个第一电压和至少一个第二电压,所述电流型发射信号包括数据和时钟信号,所述时钟信号以不同于所述数据的电平插入至所述数据中,所述第二电压的电平不同于所述第一电压的电平;以及比较模块,用于在所述第一电压和所述第二电压之间进行比较,然后根据所述比较的结果输出所接收的信号作为所述数据和所述时钟信号中的一个。
2.根据权利要求1所述的装置,进一步包括:电源单元,用于调节外部电源电压的电平,然后输出对应于已进行电平调节的外部电源电压的内部电源电压,作为所述电流-电压转换模块和所述比较模块的电源电压。
3.根据权利要求2所述的装置,其中,所述电源单元包括:带隙参考电压发生器,用于接收所述外部电源电压,然后输出参考电压;以及
至少一个调压器,用于调节所述参考电压的电平,然后输出已进行电平调节的参考电压作为所述内部电压。
4.根据权利要求1所述的装置,其中,所述电流-电压转换模块包括:
第一电流-电压转换器,用于输出对应于所接收的发射信号的电平的多个第一电压;以及
第二电流-电压转换器,用于输出对应于所接收的发射信号的电平的多个第二电压,所述第二电压的每一个具有与所述第一电压不同的电平。
5.根据权利要求4所述的装置,其中,所述第一电流-电压转换器包括:
第一跨阻放大器,用于放大所接收的信号;以及
第一电阻器,所述第一电阻器的每一个均并联连接在所述第一跨阻放大器的输出节点与用于输出所述第一电压中相关
联的一个的节点之间。
6.根据权利要求5所述的装置,其中,所述第二电流-电压转换器包括:
第二跨阻放大器,用于放大所接收的信号;
第二电阻器,连接至所述第二跨阻放大器的输出节点,并具有比所述第一电阻器低的电阻;以及
第三电阻器,连接至所述第二跨阻放大器的所述输出节点,并具有比所述第一电阻器高的电阻。
7.根据权利要求1所述的装置,其中,所述比较模块包括:
第一比较器,用于对所述第一电压与所述第二电压进行比较,以确定所述第一电压是否高于所述第二电压;以及
第二比较器,用于对所述第一电压与所述第二电压进行比较,以确定所述第二电压是否高于所述第一电压。
8.根据权利要求1所述的装置,进一步包括:延迟锁定环路,用于将从所述比较模块接收的时钟信号延迟不同的时间,以分别生成多个恢复的时钟信号,将所恢复的时钟信号插入至从所述比较模块接收的数据中,并输出所生成的信号。
9.一种数据接收方法,所述方法包括:接收电流型发射信号,所述电流型发射信号包括数据和时钟信号,所述时钟信号以不同于所述数据的电平插入至所述数据中;
将所接收的信号转换为至少一个第一电压,并将所接收的信号转换为至少一个第二电压,所述第二电压具有不同于所述第一电压的电平;
比较所述第一电压和所述第二电压,并根据所述比较的结果输出所接收的信号,作为所述信号和所述时钟信号中的一个。
10.根据权利要求9所述的方法,其中,所述数据和所述时钟信号的一个的输出包括:
当所述第一电压高于所述第二电压时,输出所接收的发射信号作为所述数据;以及
当所述第一电压低于所述第二电压时,输出所接收的发射信号作为所述时钟信号。
CN200910266062A 2008-12-30 2009-12-30 数据接收装置及方法 Pending CN101777299A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0136908 2008-12-30
KR1020080136908A KR101514963B1 (ko) 2008-12-30 2008-12-30 데이터 수신 장치 및 방법

Publications (1)

Publication Number Publication Date
CN101777299A true CN101777299A (zh) 2010-07-14

Family

ID=42284965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910266062A Pending CN101777299A (zh) 2008-12-30 2009-12-30 数据接收装置及方法

Country Status (4)

Country Link
US (1) US8295424B2 (zh)
KR (1) KR101514963B1 (zh)
CN (1) CN101777299A (zh)
TW (1) TW201112697A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105043426A (zh) * 2015-08-14 2015-11-11 昂纳信息技术(深圳)有限公司 在线监测及调节光纤传感器性能的方法
CN105264814A (zh) * 2014-04-22 2016-01-20 京微雅格(北京)科技有限公司 Lvds数据恢复方法及电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350598B2 (en) * 2011-04-20 2013-01-08 Nanya Technology Corp. Multi-stage receiver
US9264001B2 (en) * 2013-09-25 2016-02-16 Inphi Corporation Self biased dual mode differential CMOS TIA for 400G fiber optic links
US9246666B2 (en) 2014-03-27 2016-01-26 Intel Corporation Skew tolerant clock recovery architecture
KR102519397B1 (ko) * 2016-05-25 2023-04-12 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 이를 수행하는 표시 장치
WO2018042288A1 (en) * 2016-08-30 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Receiver for receiving differential signal, ic including receiver, and display device
CN112425071A (zh) 2018-07-20 2021-02-26 株式会社半导体能源研究所 接收电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483496B2 (en) * 1998-07-09 2002-11-19 Sanyo Electric Co., Ltd. Drive circuit for display apparatus
US20060245508A1 (en) * 2005-05-02 2006-11-02 Seiko Epson Corporation Receiver circuit, differential signal receiver circuit, interface circuit, and electronic instrument
CN1940647A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其驱动方法
US20070182690A1 (en) * 2006-02-07 2007-08-09 Che-Li Lin Receiver for an lcd source driver
US7382343B2 (en) * 1998-10-27 2008-06-03 Sharp Kabushiki Kaisha Display panel driving method, display panel driver circuit, and liquid crystal display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392446B1 (en) * 2001-06-01 2002-05-21 Hewlett-Packard Company Device and method for reducing a time constant of a data bus during a voltage transition
JP4145583B2 (ja) * 2002-07-02 2008-09-03 シャープ株式会社 信号伝送方法、信号伝送システム、論理回路、及び液晶駆動装置
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
KR100562860B1 (ko) * 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
JP4979344B2 (ja) * 2006-10-30 2012-07-18 ルネサスエレクトロニクス株式会社 信号検知回路
KR100804643B1 (ko) * 2006-11-30 2008-02-20 삼성전자주식회사 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법
KR20100078605A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483496B2 (en) * 1998-07-09 2002-11-19 Sanyo Electric Co., Ltd. Drive circuit for display apparatus
US7382343B2 (en) * 1998-10-27 2008-06-03 Sharp Kabushiki Kaisha Display panel driving method, display panel driver circuit, and liquid crystal display device
US20060245508A1 (en) * 2005-05-02 2006-11-02 Seiko Epson Corporation Receiver circuit, differential signal receiver circuit, interface circuit, and electronic instrument
CN1940647A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其驱动方法
US20070182690A1 (en) * 2006-02-07 2007-08-09 Che-Li Lin Receiver for an lcd source driver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264814A (zh) * 2014-04-22 2016-01-20 京微雅格(北京)科技有限公司 Lvds数据恢复方法及电路
CN105264814B (zh) * 2014-04-22 2019-03-15 京微雅格(北京)科技有限公司 Lvds数据恢复方法及电路
CN105043426A (zh) * 2015-08-14 2015-11-11 昂纳信息技术(深圳)有限公司 在线监测及调节光纤传感器性能的方法

Also Published As

Publication number Publication date
US8295424B2 (en) 2012-10-23
KR20100078606A (ko) 2010-07-08
KR101514963B1 (ko) 2015-05-11
US20100166117A1 (en) 2010-07-01
TW201112697A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
CN101777299A (zh) 数据接收装置及方法
CN1913507B (zh) 预加重装置、包含其的低压差分信令发射器和预加重方法
US20170098401A1 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
CN101383790B (zh) 高速串行接口电路及电子设备
US6910146B2 (en) Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings
US8923442B2 (en) Reference voltage generation in a single-ended receiver
JP5101842B2 (ja) 低電圧差動信号受信器及びそれの終端抵抗値の設定方法
JP2011233216A (ja) 半導体システムのデータ送受信装置および方法
KR20220012603A (ko) 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치
KR102577236B1 (ko) 디스플레이 장치 및 그것의 인터페이스 동작
US9313016B2 (en) Receiver circuit, communication system, electronic device, and method for controlling receiver circuit
US8324936B2 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
US8400194B2 (en) Interface system for a cog application
US7741880B2 (en) Data receiver and data receiving method
JP2013034200A (ja) ジッタを低減する方法および装置
US8253715B2 (en) Source driver and liquid crystal display device having the same
CN111586325A (zh) 基于交替变换脉冲的cmos图像数据的改进训练方法
US8004548B2 (en) Thermal head and image forming apparatus using the same
US7016070B2 (en) Multiple-level printhead using embedded high speed serial data and control link with on-board exposure clock generation
KR100377283B1 (ko) 스큐 억제 조정 기능을 갖는 입력 버퍼
US20060176919A1 (en) Method for driving laser element, driving circuit for laser element, optical communications apparatus, electronic device
US20130322888A1 (en) Optical transmission circuit device, optical reception circuit device, optical transmission/reception circuit device and optical transmission method
US20230155586A1 (en) Driving device and driving method
KR102223496B1 (ko) 표시장치
JP5807048B2 (ja) キャリブレーション装置,キャリブレーション機能付き画像表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100714