CN101770160A - 一种保护掩膜板的方法 - Google Patents

一种保护掩膜板的方法 Download PDF

Info

Publication number
CN101770160A
CN101770160A CN200910247753A CN200910247753A CN101770160A CN 101770160 A CN101770160 A CN 101770160A CN 200910247753 A CN200910247753 A CN 200910247753A CN 200910247753 A CN200910247753 A CN 200910247753A CN 101770160 A CN101770160 A CN 101770160A
Authority
CN
China
Prior art keywords
mask plate
protecting
protecting mask
chromium layer
plate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910247753A
Other languages
English (en)
Inventor
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN200910247753A priority Critical patent/CN101770160A/zh
Publication of CN101770160A publication Critical patent/CN101770160A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种保护掩膜板的方法,所述掩膜板包括:衬底;铬层,位于所述衬底上;所述方法包括以下步骤:对所述铬层进行等离子氧化处理;在所述铬层和所述衬底上淀积保护膜;使用硬掩膜将所述铬层密封。本发明提供的方法可以充分保护掩膜板,提高掩膜板的质量和使用寿命。

Description

一种保护掩膜板的方法
技术领域
本发明涉及集成电路制造工艺技术领域,特别涉及一种保护掩膜板的方法。
背景技术
光刻技术伴随集成电路制造工艺的不断进步,线宽的不断缩小,半导体器件的面积正变得越来越小,半导体的布局已经从普通的单一功能分离器件,演变成整合高密度多功能的集成电路;由最初的IC(集成电路)随后到LSI(大规模集成电路),VLSI(超大规模集成电路),直至今天的ULSI(特大规模集成电路),器件的面积进一步缩小,功能更为全面强大。考虑到工艺研发的复杂性,长期性和高昂的成本等等不利因素的制约,如何在现有技术水平的基础上进一步提高器件的集成密度,缩小芯片的面积,在同一枚硅片上尽可能多的得到有效的芯片数,从而提高整体利益,将越来越受到芯片设计者,制造商的重视。其中光刻工艺就担负着关键的作用,对于光刻技术而言光刻设备、工艺及掩模板技术即是其中的重中之重。
对于掩模板而言,在完成的掩模板出货前需要额外覆盖一层保护膜,这层保护膜的功能是防止外来的颗粒污染掩模板并进而导致芯片产品质量下降。这层保护膜需要尽可能的避免对光路的影响,以往业界经常使用高分子有机薄膜实现上述功能,这种物质已经能够广泛满足从436纳米至193纳米之间的各个光学波段的需求。
但是当波长迈入157纳米乃至EUV时代,以往的高分子薄膜由于其无法满足光刻要求的透光率而不再适用。因此,迫切需要一种新的掩模板保护技术满足技术发展的需求。
另外,随着技术的进步,线宽越小,对掩模板缺陷的要求也不断提高,为保证掩模板清洁,需要在出厂前后以及生产过程中进行清洁处理,但是过多的处理会降低掩模板品质,从而也降低产品质量及合格率表现。
发明内容
为了解决现有技术中存在的因掩膜板尺寸减小导致掩膜板保护不利的问题,本发明提供一种能很好的保护掩膜板的方法。
为了实现上述目的,本发明提出一种保护掩膜板的方法,所述掩膜板包括:衬底;铬层,位于所述衬底上;所述方法包括以下步骤:对所述铬层进行等离子氧化处理;在所述铬层和所述衬底上淀积保护膜;使用硬掩膜将所述铬层密封。
可选的,所述硬掩膜在充满惰性气体的环境中将所述铬层密封。
可选的,所述惰性气体为氦气、氖气、氩气、氪气或氙气。
可选的,所述等离子氧化的时间为50秒至500秒,气压为5托至50托,功率为100w至500w,温度为150摄氏度至400摄氏度。
可选的,所述等离子氧化的时间为100秒,气压为10托,功率100w,温度为200摄氏度。
可选的,所述保护膜的材料为石英、熔硅玻璃或硼磷玻璃。
可选的,所述保护膜的厚度范围为10埃至500微米。
可选的,所述保护膜的厚度为1微米。
可选的,所述硬掩膜的材料为石英、熔硅玻璃或硼磷玻璃。
可选的,所述硬掩膜的厚度范围为10埃至500微米。
可选的,所述硬掩膜的厚度为1微米。
本发明一种保护掩膜板的方法的有益技术效果为:本发明对掩膜板中的铬层进行等离子氧化处理,在铬的表面形成氧化铬,保护了铬层;在惰性气体的环境内,用硬掩膜将铬层封闭起来,对整个掩膜板的空间结构和铬层自身的性质都起到了很好的保护作用,提高了产品的性能和使用寿命。
附图说明
图1至图4为本发明一种保护掩膜板的方法的第一实施例;
图5为本发明一种保护掩膜板的方法的第二实施例。
具体实施方式
下面,结合附图对本发明做进一步的说明。
首先,请参考图1至图4,图1至图4为本发明一种保护掩膜板的方法的第一实施例。
图1为一个制作好的掩膜板,其中铬层11位于衬底10上,掩膜板的制作作为现有技术在此不再赘言;
图2是对所述铬层11进行等离子氧化处理,等离子氧化所使用到的原料为是氦气、氖气、氩气、氪气、氙类稀有气体或者一氧化碳、二氧化碳、二氧化硫、硅烷、甲烷、或氮气,所述等离子氧化的时间为50秒至500秒,气压为5托至50托,功率为100w至500w,温度为150摄氏度至400摄氏度,优选的,所述等离子氧化的时间为100秒,气压为10托,功率100w,温度为200摄氏度,通过等离子氧化处理后,铬的表层被氧化成氧化铬,形成对铬的保护;
图3为在所述铬层11和所述衬底10上淀积保护膜13,保护膜13的材料为石英、熔硅玻璃或硼磷玻璃,本实施例中采用石英,所述保护膜的厚度范围为10埃至500微米,优选的,保护膜的厚度为1微米,保护膜的作用为对铬层和衬底形成保护;
图4为使用硬掩膜将所述铬层密封,硬掩膜是预先制作好的,所述硬掩膜的材料为石英、熔硅玻璃或硼磷玻璃,本实施例使用石英,所述硬掩膜的厚度范围为10埃至500微米,所述硬掩膜的厚度为1微米。如图4所示,硬掩膜的形状整体为长方体,将铬层密封,优选的情况,所述硬掩膜在充满惰性气体的环境中将所述铬层密封,所述惰性气体为氦气、氖气、氩气、氪气或氙气,这样做的好处是密封效果更加,确保掩膜板的化学性质稳定。
接着请参考图5,图5为本发明一种保护掩膜板的方法的第二实施例,图5是使用硬掩膜双面密封掩膜板,而图4中只是单面密封,双面密封掩膜板的好处是保证了掩膜板衬底的化学性质的稳定以及掩膜板整体结构的稳定,提高了掩膜板的稳定性,从而增加其使用寿命。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所述技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种保护掩膜板的方法,所述掩膜板包括:
衬底;
铬层,位于所述衬底上;
其特征在于所述方法包括以下步骤:
对所述铬层进行等离子氧化处理;
在所述铬层和所述衬底上淀积保护膜;
使用硬掩膜将所述铬层密封。
2.根据权利要求1所述的一种保护掩膜板的方法,其特征在于所述硬掩膜在充满惰性气体的环境中将所述铬层密封。
3.根据权利要求2所述的一种保护掩膜板的方法,其特征在于所述惰性气体为氦气、氖气、氩气、氪气或氙气。
4.根据权利要求1所述的一种保护掩膜板的方法,其特征在于所述等离子氧化的时间为50秒至500秒,气压为5托至50托,功率为100w至500w,温度为150摄氏度至400摄氏度。
5.根据权利要求4所述的一种保护掩膜板的方法,其特征在于所述等离子氧化的时间为100秒,气压为10托,功率100w,温度为200摄氏度。
6.根据权利要求1所述的一种保护掩膜板的方法,其特征在于所述保护膜的材料为石英、熔硅玻璃或硼磷玻璃。
7.根据权利要求1或6所述的一种保护掩膜板的方法,其特征在于所述保护膜的厚度范围为10埃至500微米。
8.根据权利要求7所述的一种保护掩膜板的方法,其特征在于所述保护膜的厚度为1微米。
9.根据权利要求1所述的一种保护掩膜板的方法,其特征在于所述硬掩膜的材料为石英、熔硅玻璃或硼磷玻璃。
10.根据权利要求1或9所述的一种保护掩膜板的方法,其特征在于所述硬掩膜的厚度范围为10埃至500微米。
11.根据权利要求10所述的一种保护掩膜板的方法,其特征在于所述硬掩膜的厚度为1微米。
CN200910247753A 2009-12-30 2009-12-30 一种保护掩膜板的方法 Pending CN101770160A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910247753A CN101770160A (zh) 2009-12-30 2009-12-30 一种保护掩膜板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910247753A CN101770160A (zh) 2009-12-30 2009-12-30 一种保护掩膜板的方法

Publications (1)

Publication Number Publication Date
CN101770160A true CN101770160A (zh) 2010-07-07

Family

ID=42503094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910247753A Pending CN101770160A (zh) 2009-12-30 2009-12-30 一种保护掩膜板的方法

Country Status (1)

Country Link
CN (1) CN101770160A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102426411A (zh) * 2011-07-01 2012-04-25 上海华力微电子有限公司 一种保护掩模板的方法
CN104157559A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 控制栅及浮栅的制作方法
CN108517485A (zh) * 2018-04-13 2018-09-11 清华大学 一种利用水等离子体氧化制备氧化铬涂层的方法
WO2023142858A1 (zh) * 2022-01-26 2023-08-03 上海传芯半导体有限公司 一种光掩模保护罩、具有保护结构的光掩模及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102426411A (zh) * 2011-07-01 2012-04-25 上海华力微电子有限公司 一种保护掩模板的方法
CN104157559A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 控制栅及浮栅的制作方法
CN108517485A (zh) * 2018-04-13 2018-09-11 清华大学 一种利用水等离子体氧化制备氧化铬涂层的方法
WO2023142858A1 (zh) * 2022-01-26 2023-08-03 上海传芯半导体有限公司 一种光掩模保护罩、具有保护结构的光掩模及其制备方法

Similar Documents

Publication Publication Date Title
JP7009380B2 (ja) Euvリソグラフィ用のメンブレン
KR101672833B1 (ko) 세정 방법, 처리 장치 및 기억 매체
CN106463392B (zh) 用于等离子体划切期间的划切带热管理的冷却轴架
TW200603275A (en) Semiconductor device and fabrication method thereof
KR101955829B1 (ko) 부착물의 제거 방법 및 드라이 에칭 방법
US9864270B2 (en) Pellicle and method for manufacturing the same
EP3264175B1 (en) Method for producing a pellicle
EP3185074B1 (en) A pellicle for euv exposure
TW200731410A (en) Manufacturing method of semiconductor apparatus and surface processing method of SiN and SiO2 film
CN101770160A (zh) 一种保护掩膜板的方法
US20140335215A1 (en) Blank for nanoimprint mold, nanoimprint mold, and methods for producing said blank and said nanoimprint mold
KR20130131348A (ko) 통합형 기판 세정 시스템 및 방법
KR102482649B1 (ko) 극자외선 리소그라피용 펠리클의 제조방법
JP2012004273A5 (zh)
JP2020160345A (ja) ペリクル自立膜の製造方法、ペリクルの製造方法、および半導体装置の製造方法
CN107316797A (zh) 一种干法清洗工艺腔的方法
JP2012212706A (ja) 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法
JP4396354B2 (ja) フォトマスク
US8888086B2 (en) Apparatus with surface protector to inhibit contamination
JP2003347279A5 (zh)
JP2021103710A5 (zh)
JPWO2006006318A1 (ja) マスクブランクス及びその製造方法並びに転写プレートの製造方法
JP5797156B2 (ja) 大気圧プラズマ処理装置および薄膜形成方法
JP6002411B2 (ja) Euvマスク製造方法およびeuvマスク製造装置
CN215416266U (zh) 一种硬掩模

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100707