CN101752235B - 处理高k栅介质层的方法及形成晶体管的方法 - Google Patents
处理高k栅介质层的方法及形成晶体管的方法 Download PDFInfo
- Publication number
- CN101752235B CN101752235B CN2008102041814A CN200810204181A CN101752235B CN 101752235 B CN101752235 B CN 101752235B CN 2008102041814 A CN2008102041814 A CN 2008102041814A CN 200810204181 A CN200810204181 A CN 200810204181A CN 101752235 B CN101752235 B CN 101752235B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- semiconductor substrate
- laser
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种形成、处理高K栅介质层的方法及形成晶体管的方法，其中形成高K栅介质层的方法，包括：提供半导体衬底；对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；在缓冲层上形成高K栅介质层。本发明提高了后续缓冲层及栅介质层的质量，使半导体器件的性能提高；同时，降低了半导体器件的热预算，改善了高K栅介质层中局部晶化的情况，进而减小了漏电流的产生。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及形成、处理高K栅介质层的方法及形成晶体管的方法。
背景技术
20世纪80年代以来，CMOS集成电路的快速发展促进了硅基微电子工业的发展，而CMOS集成电路的快速发展又是得益于其电路基本单元——场效应管尺寸的缩小。场效应管尺寸缩小的关键因素就是作为栅介质层的二氧化硅(SiO2)膜厚的减小。二氧化硅的作用是隔离栅极和半导体衬底硅通道，作为栅介质层，二氧化硅热和电学稳定性好、电隔离性能好等。但是随着器件尺寸的不断缩小，二氧化硅的厚度被要求减到2nm以下，随之产生了很多问题，如：(1)漏电流的增加；(2)杂质扩散，栅极、二氧化硅和半导体衬底之间存在杂质的浓度梯度，所以杂质会从栅极中扩散到半导体衬底中或者固定在二氧化硅中，影响器件的阈值电压，从而影响器件的性能。
因此，业界不断寻求一种新的栅介质层来替代二氧化硅。为了保持栅介质层的电容不变，新的栅介质层的介电常数必须比二氧化硅大，而且栅介质层的介电常数越大，膜层厚度就可以越大，从而可以更好地减小漏电流和杂质扩散。经过实验研究发现用高介电常数(高K)材料作为栅介质层，具有非常好的热稳定性和机械强度，能获得更小的漏电流。
形成包含高K栅介质层的晶体管具体工艺如图1至图4所示。参考图1，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离结构101之间的区域为有源区102；在有源区102的半导体衬底100中掺杂离子，形成掺杂阱103；在有源区102的半导体衬底100上依次形成缓冲层107和高 K栅介质层104，其中，缓冲层107的材料为二氧化硅，其作用为使高K栅介质层104与半导体衬底100更好的粘附结合，所述高K栅介质层104的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等；然后，对半导体衬底100进行快速热处理(RTA)，以修复高K栅介质层104中的缺陷，所述快速热处理时间为几十秒。
如图2所示，在高K栅介质层104上形成阻挡层109，所述阻挡层109的材料为氮化钛，用于防止高K材料扩散至后续形成的栅极中；在阻挡层109上形成金属层；刻蚀金属层、阻挡层109、高K栅介质层104和缓冲层107至露出半导体衬底100，形成栅极105，所述刻蚀后的缓冲层107、高K栅介质层104、阻挡层109与栅极105构成栅极结构106。
如图3所示，继续以栅极结构106为掩模，进行离子注入，在半导体衬底100内形成源/漏极延伸区110。
如图4所示，在栅极结构106两侧形成侧墙112；以侧墙112及栅极结构106为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极114。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。
在中国专利申请200510029146还可以发现更多与上述技术方案相关的信息。
现有形成高K栅介质层后，需要对其进行热处理，以修复其中的缺陷，由于快速热处理的时间较长，使半导体器件的热预算提高，并且会使高K栅介质层内产生局部晶化，导致漏电流的产生。
另外，在形成缓冲层之前，由于半导体衬底暴露于空气中，表面很容易被氧化，形成一层3埃～5埃的原生氧化层，这层原生氧化层由于是自然氧化的，因此其均匀性和致密性不好，从而会影响后续形成的缓冲层及高K栅介质层的质量，进而影响半导体器件的性能。
发明内容
本发明解决的问题是提供一种形成、处理高K栅介质层的方法及形成晶体管的方法，防止高热预算及漏电流。
为解决上述问题，本发明提供一种形成高K栅介质层的方法，包括：提供半导体衬底；对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；在缓冲层上形成高K栅介质层。
可选的，所述激光为脉冲激光。所述脉冲激光的脉冲周期为1微秒～1毫秒。单次脉冲激光处理半导体衬底所用时间为1纳秒～1微秒。激光射至半导体衬底上使半导体衬底的温度达到1000℃～1400℃。所述激光功率为1×104W/cm2～1×107W/cm2。
可选的，所述缓冲层材料为二氧化硅或氮氧化硅。所述缓冲层的厚度为5埃～10埃。
可选的，形成高K栅介质层的方法为单原子层沉积法或化学气相沉积法。所述高K栅介质层的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
本发明提供一种处理高K栅介质层的方法，包括：提供半导体衬底；对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；在缓冲层上形成高K栅介质层后，对高K栅介质层进行激光热处理。
可选的，所述激光为脉冲激光。所述脉冲激光的脉冲周期为1微秒～1毫秒。单次脉冲激光处理半导体衬底所用时间为1纳秒～1微秒。激光射至半导体衬底上使半导体衬底的温度达到1000℃～1400℃。所述激光功率为1×104W/cm2～1×107W/cm2。
可选的，形成高K栅介质层的方法为单原子层沉积法或化学气相沉积法。所述高K栅介质层的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化 锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
可选的，在对高K栅介质层进行激光热处理之前或之后，还包括，在高K栅介质层上形成阻挡层。所述阻挡层的材料为氮化钛。形成阻挡层的方法为单原子层沉积法或化学气相沉积法。
本发明提供一种形成晶体管的方法，包括：提供半导体衬底；对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；在缓冲层上形成高K栅介质层后，对高K栅介质层进行激光热处理；在高K栅介质层上形成金属层；刻蚀金属层、高K栅介质层和缓冲层，形成栅极结构；在栅极结构两侧的半导体衬底内形成源极和漏极。
可选的，所述激光为脉冲激光。所述脉冲激光的脉冲周期为1微秒～1毫秒。单次脉冲激光处理半导体衬底所用时间为1纳秒～1微秒。激光射至半导体衬底上使半导体衬底的温度达到1000℃～1400℃。所述激光功率为1×104W/cm2～1×107W/cm2。
可选的，所述缓冲层材料为二氧化硅或氮氧化硅。所述缓冲层的厚度为5埃～10埃。
可选的，形成高K栅介质层的方法为单原子层沉积法或化学气相沉积法。所述高K栅介质层的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
可选的，在对高K栅介质层进行激光热处理之前或之后，还包括，在高K栅介质层上形成阻挡层。所述阻挡层的材料为氮化钛。形成阻挡层的方法为单原子层沉积法或化学气相沉积法。
与现有技术相比，本发明具有以下优点：用激光对半导体衬底进行热处理，由于激光照射时间短及强度高的特性，能使半导体衬底上自然氧化的原 生氧化层晶格结构调整，致密性及均匀性提高，进而提高了后续缓冲层及栅介质层的质量，使半导体器件的性能提高。
用激光热处理高K栅介质层，不但能修复高K栅介质层的缺陷，而且由于激光热处理所需时间短，降低了半导体器件的热预算，改善了高K栅介质层中局部晶化的情况，进而减小了漏电流的产生。
附图说明
图1至图4是现有形成包含高K栅介质层晶体管的示意图；
图5是本发明形成高K介质层的具体实施方式流程图；
图6至图7是本发明形成高K介质层的实施例示意图；
图8是本发明处理高K介质层的具体实施方式流程图；
图9至图10是本发明处理高K介质层的第一实施例示意图；
图11至图12是本发明处理高K介质层的第二实施例示意图；
图13是本发明形成晶体管的具体实施方式流程图；
图14至图18是本发明形成晶体管的第一实施例示意图；
图19至图22是本发明形成晶体管的第二实施例示意图；
图23是本发明所使用的脉冲激光示意图。
具体实施方式
本发明用激光对半导体衬底进行热处理，由于激光照射时间短及强度高的特性，能使半导体衬底上自然氧化的原生氧化层晶格结构调整，致密性及均匀性提高，进而提高了后续缓冲层及栅介质层的质量，提高了半导体器件的性能。另外，用激光热处理高K栅介质层，不但能修复高K栅介质层的缺陷，而且由于激光热处理所需时间短，降低了半导体器件的热预算，改善了 高K栅介质层中局部晶化的情况，进而减小了漏电流的产生。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图5是本发明形成高K介质层的具体实施方式流程图。如图5所示，执行步骤S201，提供半导体衬底；执行步骤S202，对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；执行步骤S203，在缓冲层上形成高K栅介质层。
图6至图7是本发明形成高K介质层的实施例示意图。如图6所示，提供半导体衬底200，所述半导体衬底200较好的是半导体硅，还可能是绝缘体上硅、硅锗等半导体材料。此半导体衬底200上包含隔离结构201，以隔离出有源区202；接着，于半导体衬底200内注入掺杂离子，形成掺杂区203。
通常情况下，半导体衬底200的表面会吸附有油脂或金属等杂质，因此，在半导体衬底200上形成膜层之前，需要对半导体衬底200进行清洗。清洗工艺可以采用现有技术的任何常规工艺，本实施例给出一种可供选择的清洗半导体衬底的实施工艺：先用碱性溶液，例如NH4OH、H2O2和H2O混合溶液清洗半导体衬底200的时间300秒，去除有机物和微粒等杂质；然后，再用酸性溶液，如HCl、H2O2和H2O混合溶液清洗半导体衬底200的时间300秒，以去除金属和氢氧化物等杂质。
由于半导体衬底200暴露于空气中，表面很容易被氧化，形成一层3埃～5埃的原生氧化层，这层原生氧化层由于是自然氧化的，因此其均匀性和致密性不好。
因此，在清洗以后，为使半导体衬底200表面形成的原生氧化层的厚度尽可能小，应将半导体衬底200放入真空反应室中，然后，向半导体衬底照射激光205，并且在照射的过程中，同时通入氧气，在半导体衬底200表面形 成厚度为5埃～10埃的缓冲层204，所述缓冲层204的材料为二氧化硅。
本实施例中，通入氧气时反应室的压力为0.5托～5托(1托＝133.32帕斯卡)。其它实施例中，同时通入氮气和氧气的混合气体，形成缓冲层204，所述缓冲层204的材料为氮氧化硅。
本实施例中，如图23所示，所述激光205是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光205功率为1×104W/cm2～1×107W/cm2。单次脉冲激光205处理半导体衬底200所用时间T1为1纳秒～1微秒。激光205射至半导体衬底200上使半导体衬底200的温度达到1000℃～1400℃。激光205处理半导体衬底200的总时间T3为1毫秒～100毫秒。
由于激光照射时间短及强度高，能使半导体衬底200上自然氧化的原生氧化层晶格结构调整，致密性及均匀性提高，进而提高了后续缓冲层及栅介质层的质量，提高了半导体器件的质量。
单次脉冲激光热处理半导体衬底200所需时间小于等于1微秒，并在热处理半导体衬底200的同时通入氧气氧化半导体衬底200，那么氧化半导体衬底200的时间也小于等于1微秒。由于氧化时间短，激光功率高，温度接近硅的融点，晶格结构快速调整位置，避免缺陷成长；因此，形成高密度与高质量的缓冲层204，降低了形成缓冲层204的氧化速率。使缓冲层204的形成速率比较容易控制，从而使缓冲层204的厚度比较容易控制，以形成厚度在20埃以下的高品质缓冲层204。
一种具体的实施工艺：当激光205的脉冲周期T2为100微秒～400微秒，采用激光强度为1×105W/cm2～1×106W/cm2、单次脉冲激光照射半导体衬底200的时间为10纳秒～100纳秒时，脉冲激光205处理半导体衬底200的总时间T3为1毫秒～10毫秒，此时半导体衬底200的温度可达到1200℃～1300℃；这时将反应室压力设定为2托～4托时，形成的缓冲层204的厚度为5埃～8埃。
而另一具体的实施工艺：当激光205的脉冲周期T2为200微秒～500微秒，采用激光强度为1×105W/cm2～1×106W/cm2、照射半导体衬底200的时间为6纳秒～50纳秒时，脉冲激光205处理半导体衬底200的总时间T3为10毫秒～100毫秒，此时半导体衬底200的温度可达到1100℃～1200℃；这时将反应室压力设定为1托～3托时，形成的缓冲层204的厚度为7埃～10埃。
如图7所示，用单原子层沉积法或化学气相沉积法在缓冲层204上形成厚度为10埃～30埃的高K栅介质层206，所述高K栅介质层206的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。高K栅介质层206具有非常好的热稳定性和机械强度，能获得更小的漏电流以及减小杂质扩散。
图8是本发明处理高K介质层的具体实施方式流程图。如图8所示，执行步骤S301，提供半导体衬底；执行步骤S302，对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；执行步骤S303，在缓冲层上形成高K栅介质层后，对高K栅介质层进行激光热处理。
图9至图10是本发明处理高K介质层的第一实施例示意图。如图9所示，提供半导体衬底300，此半导体衬底300上包含隔离结构301，以隔离出有源区302；接着，于半导体衬底300内注入掺杂离子，形成掺杂区303。
先用碱性溶液，例如NH4OH、H2O2和H2O混合溶液清洗半导体衬底300的时间300秒，去除有机物和微粒等杂质；然后，再用酸性溶液，如HCl、H2O2和H2O混合溶液清洗半导体衬底300的时间300秒，以去除金属和氢氧化物等杂质。
由于半导体衬底300暴露于空气中，表面很容易被氧化，形成一层3埃～5埃的原生氧化层，这层原生氧化层由于是自然氧化的，因此其均匀性和致密性不好。为改善原生氧化层的质量，将半导体衬底300放入真空反应室中， 然后，向半导体衬底300照射激光305，并且在照射的过程中，同时通入氧气，在半导体衬底300表面形成厚度为5埃～10埃的缓冲层304，所述缓冲层304的材料为二氧化硅。由于原生氧化层的致密性和均匀性得到了改善，使缓冲层304的均匀性和致密性也得到了提高。
本实施例中，通入氧气时反应室的压力为0.5托～5托(1托＝133.32帕斯卡)。其它实施例中，同时通入氮气和氧气混合气体，形成缓冲层304，所述缓冲层304的材料为氮氧化硅。
本实施例中，如图23所示，所述激光305是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光305功率为1×104W/cm2～1×107W/cm2。单次脉冲激光305处理半导体衬底300所用时间T1为1纳秒～1微秒。激光305射至半导体衬底300上使半导体衬底300的温度达到1000℃～1400℃。激光305处理半导体衬底300的总时间T3为1毫秒～100毫秒。
一种具体的实施工艺：当激光305的脉冲周期T2为100微秒～400微秒，采用激光强度为1×105W/cm2～1×106W/cm2、单次脉冲激光照射半导体衬底300的时间为10纳秒～100纳秒时，脉冲激光305处理半导体衬底300的总时间T3为1毫秒～10毫秒，此时半导体衬底300的温度可达到1200℃～1300℃；这时将反应室压力设定为2托～4托时，形成的缓冲层304的厚度为5埃～8埃。
而另一具体的实施工艺：当激光305的脉冲周期T2为200微秒～500微秒，采用激光强度为1×105W/cm2～1×106W/cm2、照射半导体衬底300的时间为6纳秒～50纳秒时，脉冲激光305处理半导体衬底300的总时间T3为10毫秒～100毫秒，此时半导体衬底300的温度可达到1100℃～1200℃；这时将反应室压力设定为1托～3托时，形成的缓冲层304的厚度为7埃～10埃。
如图10所示，用单原子层沉积法或化学气相沉积法在缓冲层304上形成厚度为10埃～30埃的高K栅介质层306，高K栅介质层306具有非常好的热 稳定性和机械强度，能获得更小的漏电流以及减小杂质扩散。
由于在形成高K栅介质层306时，其内部会产生各种缺陷，因此，将形成有高K栅介质层306的半导体衬底300放入真空腔室内，对高K栅介质层306表面进行激光307照射，以修复其中的缺陷。
在对高K栅介质层306激光热处理完以后，在高K栅介质层306上形成以氮化钛作为材料的阻挡层，以防止高K栅介质层306扩散至后续形成的栅极中。
本实施例中，高K栅介质层306的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
本实施例中，如图23所示，所述激光307是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光307功率为1×104W/cm2～1×107W/cm2。单次脉冲激光307处理高K栅介质层306所用时间T1为1纳秒～1微秒。激光307射至高K栅介质层306上使高K栅介质层306的温度达到1000℃～1400℃。激光307处理高K栅介质层306的总时间T3为1毫秒～100毫秒。
一种具体的实施工艺：当激光307的脉冲周期T2为100微秒～400微秒，采用激光强度为1×105W/cm2～1×106W/cm2、单次脉冲激光照射高K栅介质层306的时间为10纳秒～100纳秒时，脉冲激光307处理高K栅介质层306的总时间T3为1毫秒～10毫秒，此时高K栅介质层306的温度可达到1200℃～1300℃。
而另一具体的实施工艺：当激光307的脉冲周期T2为200微秒～500微秒，采用激光强度为1×105W/cm2～1×106W/cm2、照射高K栅介质层306的时间为6纳秒～50纳秒时，脉冲激光307处理高K栅介质层306的总时间T3为10毫秒～100毫秒，此时高K栅介质层306的温度可达到1100℃～1200℃。
由于激光307热处理所需时间短，降低了半导体器件的热预算，改善了高K栅介质层306中局部晶化的情况，进而减小了漏电流的产生。
图11至图12是本发明处理高K介质层的第二实施例示意图。如图11所示，提供半导体衬底300，此半导体衬底300上包含隔离结构301，以隔离出有源区302；接着，于半导体衬底300内注入掺杂离子，形成掺杂区303。
然后，先用碱性溶液去除半导体衬底300表面的有机物和微粒等杂质；再用酸性溶液去除半导体衬底300表面的金属和氢氧化物等杂质。
由于半导体衬底300表面形成有一层原生氧化层，这层原生氧化层由于是自然氧化的，因此其均匀性和致密性不好。为改善原生氧化层的质量，将半导体衬底300放入真空反应室中，然后，向半导体衬底300照射激光305，并且在照射的过程中，同时通入氧气，在半导体衬底300表面形成厚度为5埃20埃的缓冲层304，所述缓冲层304的材料为二氧化硅。由于原生氧化层的致密性和均匀性得到了改善，使缓冲层304的均匀性和致密性也得到了提高。
本实施例中，如图23所示，所述激光305是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光305功率为1×104W/cm2～1×107W/cm2。单次脉冲激光305处理半导体衬底300所用时间T1为1纳秒～1微秒。激光305射至半导体衬底300上使半导体衬底300的温度达到1000℃～1400℃。激光305处理半导体衬底300的总时间T3为1毫秒～100毫秒。
本实施例中，通入氧气时反应室的压力为0.5托～5托(1托＝133.32帕斯卡)。其它实施例中，同时通入氮气和氧气混合气体，形成缓冲层304，所述缓冲层304的材料为氮氧化硅。
如图12所示，用单原子层沉积法或化学气相沉积法在缓冲层304上形成厚度为10埃～30埃的高K栅介质层306，高K栅介质层306具有非常好的热 稳定性和机械强度，能获得更小的漏电流以及减小杂质扩散。然后，用单原子层沉积法或化学气相沉积法在高K栅介质层306上形成厚度为10埃～20埃的阻挡层308，所述阻挡层308的材料为氮化钛等。
由于在形成高K栅介质层306时，其内部会产生各种缺陷。因此，在形成阻挡层308后，将半导体衬底300放入真空腔室内，用激光309通过阻挡层308照射至高K栅介质层306，以修复其中的缺陷。
本实施例中，高K栅介质层306的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
本实施例中，所述激光309是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光309功率为1×104W/cm2～1×107W/cm2。单次脉冲激光309处理高K栅介质层306所用时间T1为1纳秒～1微秒。激光309射至高K栅介质层306上使高K栅介质层306的温度达到1000℃～1400℃。激光309处理高K栅介质层306的总时间T3为1毫秒～100毫秒。
由于激光309热处理所需时间短，降低了半导体器件的热预算，改善了高K栅介质层306中局部晶化的情况，进而减小了漏电流的产生。
图13是本发明形成晶体管的具体实施方式流程图。如图13所示，执行步骤S401，提供半导体衬底；执行步骤S402，对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；执行步骤S403，在缓冲层上形成高K栅介质层后，对高K栅介质层进行激光热处理；执行步骤S404，在高K栅介质层上形成金属层；执行步骤S405，刻蚀金属层、高K栅介质层和缓冲层，形成栅极结构；执行步骤S406，在栅极结构两侧的半导体衬底内形成源极和漏极。
图14至图18是本发明形成晶体管的第一实施例示意图。如图14所示， 提供半导体衬底400，所述半导体衬底400较好的是半导体硅，还可能是绝缘体上硅、硅锗等半导体材料。此半导体衬底400上包含隔离结构401，以隔离出有源区402；接着，于半导体衬底400内注入掺杂离子，形成掺杂区403。
通常情况下，半导体衬底400的表面会吸附有油脂或金属等杂质，因此，在半导体衬底400上形成膜层之前，需要对半导体衬底400进行清洗。清洗工艺可以采用现有技术的任何常规工艺，本实施例给出一种可供选择的清洗半导体衬底的实施工艺：先用碱性溶液，例如NH4OH、H2O2和H2O混合溶液清洗半导体衬底400的时间300秒，去除有机物和微粒等杂质；然后，再用酸性溶液，如HCl、H2O2和H2O混合溶液清洗半导体衬底400的时间300秒，以去除金属和氢氧化物等杂质。
由于半导体衬底400暴露于空气中，表面很容易被氧化，形成一层3埃～5埃的原生氧化层，这层原生氧化层由于是自然氧化的，因此其均匀性和致密性不好。为改善原生氧化层的质量，将半导体衬底400放入真空反应室中，然后，向半导体衬底400照射激光405，并且在照射的过程中，同时通入氧气，在半导体衬底400表面形成厚度为5埃～20埃的缓冲层404，所述缓冲层404的材料为二氧化硅。由于原生氧化层的致密性和均匀性得到了改善，使缓冲层404的均匀性和致密性也得到了提高。
本实施例中，通入氧气时反应室的压力为0.5托～5托(1托＝133.32帕斯卡)。其它实施例中，还可同时通入氮气和氧气混合气体，形成材料为氮氧化硅的缓冲层404。
本实施例中，如图23所示，所述激光405是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光405功率为1×104W/cm2～1×107W/cm2。单次脉冲激光405处理半导体衬底400所用时间T1为1纳秒～1微秒。激光405射至半导体衬底400上使半导体衬底400的温度达到1000℃ ～1400℃。激光405处理半导体衬底400的总时间T3为1毫秒～100毫秒。
如图15所示，用单原子层沉积法或化学气相沉积法在缓冲层404上形成厚度为10埃～30埃的高K栅介质层406，高K栅介质层406具有非常好的热稳定性和机械强度，能获得更小的漏电流以及减小杂质扩散。
由于在形成高K栅介质层406时，其内部会产生各种缺陷，因此，将形成有高K栅介质层406的半导体衬底400放入真空腔室内，对高K栅介质层406表面进行激光407照射，以修复其中的缺陷。
本实施例中，高K栅介质层406的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
本实施例中，如图23所示，所述激光407是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光407功率为1×104W/cm2～1×107W/cm2。单次脉冲激光407处理高K栅介质层406所用时间T1为1纳秒～1微秒。激光407射至高K栅介质层406上使高K栅介质层406的温度达到1000℃～1400℃。激光407处理高K栅介质层406的总时间T3为1毫秒～100毫秒。
由于激光407热处理所需时间短，降低了半导体器件的热预算，改善了高K栅介质层406中局部晶化的情况，进而减小了漏电流的产生。
如图16所示，对高K栅介质层406激光热处理完以后，在高K栅介质层406上形成厚度为10埃～20埃的阻挡层408，所述阻挡层408的材料为氮化钛，以防止高K栅介质层406扩散至后续形成的栅极中。
如图17所示，在阻挡层408上形成金属层，形成金属层的工艺例如采用化学气相沉积法。然后，在金属层上形成光刻胶层(未图示)，定义栅极图案；以光刻胶层为掩膜，刻蚀金属层、阻挡层408、高K栅介质层406及缓冲层 404至露出半导体衬底400，形成栅极410，栅极410与刻蚀后的阻挡层408、高K栅介质层406及缓冲层404构成栅极结构412。
以栅极结构412为掩膜，在栅极结构412两侧的半导体衬底400内进行离子注入，形成源/漏极延伸区414；然后，对半导体衬底400进行退火，使注入的离子扩散均匀。
如图18所示，在栅极结构412两侧形成侧墙416，所述侧墙416的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙为氧化硅-氮化硅-氧化硅共同组成，具体工艺为：在半导体衬底400上以及栅极结构412上用化学气相沉积法或物理气相沉积法依次形成第一氧化硅层、氮化硅层以及第二氧化硅层；然后，采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至露出半导体衬底400及栅极410表面，形成侧墙416。
以栅极结构412及侧墙416为掩模，在栅极结构412两侧的半导体衬底400中进行离子注入，形成源/漏极418。最后，对半导体衬底400进行退火处理，使注入的离子扩散均匀。
图19至图22是本发明形成晶体管的第二实施例示意图。如图19所示，提供半导体衬底400，此半导体衬底400上包含隔离结构401，以隔离出有源区402；接着，于半导体衬底400内注入掺杂离子，形成掺杂区403。
然后，先用酸性溶液去除半导体衬底400表面吸附的金属杂质；再用碱性溶液去除半导体衬底400表面的油脂等杂质。
由于半导体衬底400表面的有一层原生氧化层，这层原生氧化层由于是自然氧化的，因此其均匀性和致密性不好。为改善原生氧化层的质量，将半导体衬底400放入真空反应室中，然后，向半导体衬底400照射激光405，并且在照射的过程中，同时通入氧气，在半导体衬底400表面形成厚度为5埃 ～20埃的缓冲层404，所述缓冲层404的材料为二氧化硅。由于原生氧化层的致密性和均匀性得到了改善，使缓冲层404的均匀性和致密性也得到了提高。
本实施例中，如图23所示，所述激光405是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光405功率为1×104W/cm2～1×107W/cm2。单次脉冲激光405处理半导体衬底400所用时间T1为1纳秒～1微秒。激光405射至半导体衬底400上使半导体衬底400的温度达到1000℃～1400℃。激光405处理半导体衬底400的总时间T3为1毫秒～100毫秒。
本实施例中，通入氧气时反应室的压力为0.5托～5托(1托＝133.32帕斯卡)。其它实施例中，还可同时通入氮气和氧气混合气体，形成材料为氮氧化硅的缓冲层404。
如图20所示，用单原子层沉积法或化学气相沉积法在缓冲层404上形成厚度为10埃～30埃的高K栅介质层406，高K栅介质层406具有非常好的热稳定性和机械强度，能获得更小的漏电流以及减小杂质扩散。然后，用单原子层沉积法或化学气相沉积法在高K栅介质层406上形成厚度为10埃～20埃的阻挡层408，所述阻挡层408的材料为氮化钛等。
由于在形成高K栅介质层406时，其内部会产生各种缺陷。因此，在形成阻挡层408后，将半导体衬底400放入真空腔室内，用激光409通过阻挡层408照射至高K栅介质层406，以修复其中的缺陷。
本实施例中，高K栅介质层406的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
本实施例中，所述激光409是脉冲激光，所述脉冲激光的脉冲周期T2为1微秒～1毫秒。所述激光409功率为1×104W/cm2～1×107W/cm2。单次脉冲激光409处理高K栅介质层406所用时间T1为1纳秒～1微秒。激光409射 至高K栅介质层406上使高K栅介质层406的温度达到1000℃～1400℃。激光409处理高K栅介质层406的总时间T3为1毫秒～100毫秒。
由于激光409热处理所需时间短，降低了半导体器件的热预算，改善了高K栅介质层406中局部晶化的情况，进而减小了漏电流的产生。
如图21所示，在阻挡层408上形成金属层，形成金属层的工艺例如采用化学气相沉积法。然后，在金属层上形成光刻胶层(未图示)，定义栅极图案；以光刻胶层为掩膜，刻蚀金属层、阻挡层408、高K栅介质层406及缓冲层404至露出半导体衬底400，形成栅极410，栅极410与刻蚀后的阻挡层408、高K栅介质层406及缓冲层404构成栅极结构412。
以栅极结构412为掩膜，在栅极结构412两侧的半导体衬底400内进行离子注入，形成源/漏极延伸区414；然后，对半导体衬底400进行退火，使注入的离子扩散均匀。
如图22所示，在栅极结构412两侧形成侧墙416，所述侧墙416的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙为氧化硅-氮化硅-氧化硅共同组成，具体工艺为：在半导体衬底400上以及栅极结构412上用化学气相沉积法或物理气相沉积法依次形成第一氧化硅层、氮化硅层以及第二氧化硅层；然后，采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至露出半导体衬底400及栅极410表面，形成侧墙416。
以栅极结构412及侧墙416为掩模，在栅极结构412两侧的半导体衬底400中进行离子注入，形成源/漏极418。最后，对半导体衬底400进行退火处理，使注入的离子扩散均匀。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (24)
1.一种处理高K栅介质层的方法，其特征在于，包括：
提供半导体衬底；
对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；
在缓冲层上形成高K栅介质层后，对高K栅介质层进行激光热处理。
2.根据权利要求1所述处理高K栅介质层的方法，其特征在于，所述激光为脉冲激光。
3.根据权利要求2所述处理高K栅介质层的方法，其特征在于，所述脉冲激光的脉冲周期为1微秒～1毫秒。
4.根据权利要求3所述处理高K栅介质层的方法，其特征在于，单次脉冲激光处理半导体衬底所用时间为1纳秒～1微秒。
5.根据权利要求4所述处理高K栅介质层的方法，其特征在于，激光射至半导体衬底上使半导体衬底的温度达到1000℃～1400℃。
6.根据权利要求1至5任一项所述处理高K栅介质层的方法，其特征在于，所述激光功率为1×104W/cm2～1×107W/cm2。
7.根据权利要求1所述处理高K栅介质层的方法，其特征在于，形成高K栅介质层的方法为单原子层沉积法或化学气相沉积法。
8.根据权利要求7所述处理高K栅介质层的方法，其特征在于，所述高K栅介质层的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
9.根据权利要求1所述处理高K栅介质层的方法，其特征在于，在对高K栅介质层进行激光热处理之前或之后，还包括，在高K栅介质层上形成阻挡层。
10.根据权利要求9所述处理高K栅介质层的方法，其特征在于，所述阻挡层的材料为氮化钛。
11.根据权利要求10所述处理高K栅介质层的方法，其特征在于，形成阻挡层的方法为单原子层沉积法或化学气相沉积法。
12.一种形成晶体管的方法，其特征在于，包括：
提供半导体衬底；
对半导体衬底进行激光热处理并通入氧气或氧气和氮气混合气体，形成缓冲层；
在缓冲层上形成高K栅介质层后，对高K栅介质层进行激光热处理；
在高K栅介质层上形成金属层；
刻蚀金属层、高K栅介质层和缓冲层，形成栅极结构；
在栅极结构两侧的半导体衬底内形成源极和漏极。
13.根据权利要求12所述形成晶体管的方法，其特征在于，所述激光为脉冲激光。
14.根据权利要求13所述形成晶体管的方法，其特征在于，所述脉冲激光的脉冲周期为1微秒～1毫秒。
15.根据权利要求14所述形成晶体管的方法，其特征在于，单次脉冲激光处理半导体衬底所用时间为1纳秒～1微秒。
16.根据权利要求15所述形成晶体管的方法，其特征在于，激光射至半导体衬底上使半导体衬底的温度达到1000℃～1400℃。
17.根据权利要求12至16任一项所述形成晶体管的方法，其特征在于，所述激光功率为1×104W/cm2～1×107W/cm2。
18.根据权利要求12所述形成晶体管的方法，其特征在于，所述缓冲层材料为二氧化硅或氮氧化硅。
19.根据权利要求18所述形成晶体管的方法，其特征在于，所述缓冲层的厚度为5埃～10埃。
20.根据权利要求12所述形成晶体管的方法，其特征在于，形成高K栅介质层的方法为单原子层沉积法或化学气相沉积法。
21.根据权利要求20所述形成晶体管的方法，其特征在于，所述高K栅介质层的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
22.根据权利要求12所述形成晶体管的方法，其特征在于，在对高K栅介质层进行激光热处理之前或之后，还包括，在高K栅介质层上形成阻挡层。
23.根据权利要求22所述形成晶体管的方法，其特征在于，所述阻挡层的材料为氮化钛。
24.根据权利要求23所述形成晶体管的方法，其特征在于，形成阻挡层的方法为单原子层沉积法或化学气相沉积法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102041814A CN101752235B (zh) | 2008-12-08 | 2008-12-08 | 处理高k栅介质层的方法及形成晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102041814A CN101752235B (zh) | 2008-12-08 | 2008-12-08 | 处理高k栅介质层的方法及形成晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752235A CN101752235A (zh) | 2010-06-23 |
| CN101752235B true CN101752235B (zh) | 2012-01-25 |
Family
ID=42478989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102041814A Expired - Fee Related CN101752235B (zh) | 2008-12-08 | 2008-12-08 | 处理高k栅介质层的方法及形成晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752235B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013080159A (ja) * | 2011-10-05 | 2013-05-02 | Japan Display East Co Ltd | 液晶表示装置およびその製造方法 |
| CN104681435A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105244264A (zh) * | 2015-10-28 | 2016-01-13 | 株洲南车时代电气股份有限公司 | 一种复合栅结构电容及其制造方法 |
| CN108359394A (zh) * | 2017-12-30 | 2018-08-03 | 凤阳力拓新型材料有限公司 | 一种用于覆铜箔板纳米硅微粉的加工方法 |
| CN111769043B (zh) * | 2019-04-02 | 2023-02-17 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6780789B1 (en) * | 2002-08-29 | 2004-08-24 | Advanced Micro Devices, Inc. | Laser thermal oxidation to form ultra-thin gate oxide |
| KR20050061077A (ko) * | 2003-12-18 | 2005-06-22 | 삼성전자주식회사 | 반도체 장치에서 유전막 형성 방법 |
-
2008
- 2008-12-08 CN CN2008102041814A patent/CN101752235B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6780789B1 (en) * | 2002-08-29 | 2004-08-24 | Advanced Micro Devices, Inc. | Laser thermal oxidation to form ultra-thin gate oxide |
| KR20050061077A (ko) * | 2003-12-18 | 2005-06-22 | 삼성전자주식회사 | 반도체 장치에서 유전막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752235A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2433565C (en) | Semiconductor device and fabrication method therof | |
| US7439121B2 (en) | Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device | |
| JP3187109B2 (ja) | 半導体部材およびその製造方法 | |
| KR940009597B1 (ko) | 반도체장치의 게이트산화막 형성법 | |
| CN101752235B (zh) | 处理高k栅介质层的方法及形成晶体管的方法 | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| CN1505114A (zh) | 半导体器件的制造方法 | |
| CN101271840A (zh) | 栅氧化层的制作方法及半导体器件的制作方法 | |
| TW200301939A (en) | Method of treating substrate and method of manufacturing semiconductor device | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP2003249497A (ja) | 半導体装置の製造方法 | |
| CN100416763C (zh) | 于晶体管工艺中整合高k栅极电介质的方法 | |
| CN101728258A (zh) | 栅氧化层及半导体器件的制作方法 | |
| JPWO2009034699A1 (ja) | 半導体装置の製造方法 | |
| JP3647850B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002359192A (ja) | 半導体装置の作製方法 | |
| JP2945032B2 (ja) | 薄膜トランジスタの製法 | |
| CN102468152A (zh) | 栅介质层和晶体管的制作方法 | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP2009176808A (ja) | 半導体装置の製造方法 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| JP2006019615A (ja) | 半導体装置及びその製造方法 | |
| CN101740391B (zh) | Nmos晶体管的制作方法 | |
| US20040023512A1 (en) | Method of forming multiple oxide layers with different thicknesses in a linear nitrogen doping process | |
| US6566271B1 (en) | Method of producing a semiconductor surface covered with fluorine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120125 Termination date: 20181208 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |