CN101751981B - 闪存存储装置中保护数据安全的方法 - Google Patents

闪存存储装置中保护数据安全的方法 Download PDF

Info

Publication number
CN101751981B
CN101751981B CN200810243698.4A CN200810243698A CN101751981B CN 101751981 B CN101751981 B CN 101751981B CN 200810243698 A CN200810243698 A CN 200810243698A CN 101751981 B CN101751981 B CN 101751981B
Authority
CN
China
Prior art keywords
flash
data
chip
flash memory
management table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810243698.4A
Other languages
English (en)
Other versions
CN101751981A (zh
Inventor
庄志青
黄明
罗寒英
张志青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canxin semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Suzhou Liangzhi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Liangzhi Technology Co Ltd filed Critical Suzhou Liangzhi Technology Co Ltd
Priority to CN200810243698.4A priority Critical patent/CN101751981B/zh
Publication of CN101751981A publication Critical patent/CN101751981A/zh
Application granted granted Critical
Publication of CN101751981B publication Critical patent/CN101751981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种闪存存储装置中保护存储数据安全的方法,所述方法包括:闪存控制器的控制总线和数据命令总线同时和0芯片及1芯片连接,其16位数据总线中8位连接0芯片,其余8位连接同一存储单元的1芯片,闪存控制器当中有一个数据重复单元。当写入数据管理表格时,0芯片和1芯片同时收到命令,数据重复逻辑单元启动,数据管理表格会同时写入0芯片和1芯片。当读出数据管理表格时,如果读取失败,则从同一存储单元中另一芯片读取。本发明降低数据管理表格损坏几率,保护了存储数据的安全,可以提高闪存控制器可靠性。

Description

闪存存储装置中保护数据安全的方法
技术领域
本发明涉及半导体存储领域,更具体的来讲,是一种闪存存储装置中保护数据安全的方法,它能使基于闪存的固态盘的可靠性得到显著的提高。
背景技术
闪存因为其具有高密度、大容量、较低的读写操作耗时,非易失性等特点而越来越广泛地被应用于各种领域;和机械磁盘相比,闪存固态盘优点在于它本身的优越的抗震动性,更快的随机存取速度(每秒10兆字节),更低的耗电量,更大的工作温度范围。但是,闪存芯片自身存在的一些缺陷限制了这类存储器的应用。其一,由于闪存芯片单片密度(通常只有几千个兆字节)还是远远小于机械磁盘(通常几十万个兆字节),所以大容量的闪存盘必须由很多闪存芯片(闪存阵列)组成,才可以用来作为主要数据存储器,以替代机械磁盘。
尽管现有闪存盘的存取速度已经比机械磁盘快了很多,但单片闪存芯片或单个闪存总线的读写速度大约受限于每秒25兆字节,同存储媒体的接口技术(光纤接口每秒200至400兆字节,串行ATA接口每秒150至300兆字节,串行SCSI接口每秒300至600兆字节)相比,还相差甚远。另外,在写闪存芯片之前,闪存芯片必须被擦除并确认其成功的擦除,写闪存芯片相对比较慢,这也会显著的降低系统的性能。
闪存芯片由多个块存储单元组成,而每个块存储单元由多个页存储单元组成。闪存芯片的擦除以闪存块为单元,而读写则以闪存页为单元。每个闪存块单元只有有限的擦除和写入的次数,这次数基本上决定了闪存盘的寿命。所以,一个闪存系统通常采用一种均衡算法,致使闪存芯片内的所有闪存块具有大约一致的擦除和写入次数,以避免过分擦除和写入部分闪存块,从而达到延长闪存盘寿命的目的。
闪存芯片的某些块单元可能在闪存厂家出厂时已受到损坏,不能用来存储数据,在闪存芯片的使用过程中,也可能受到损坏,所以,一个闪存系统通常需要管理受到损坏的闪存块单元。总上,一个闪存系统需要有效的管理闪存阵列,以提高闪存盘的性能和容量,并同时提高可靠性和寿命。
本专利的申请者正在申请的美国专利(60,875,328)提供了一种有效的闪存阵列管理办法。该专利系统主要包括一个微处理器、闪存阵列控制器、内部高速缓存和闪存芯片阵列。不同的闪存控制器用来控制不同的闪存列,而每一闪存控制器用一个共享的闪存总线,通过芯片片选来控制这列之内的所有行闪存芯片。
该管理系统采用了诸多的闪存数据管理表格,这包括以下表格:
1、逻辑地址到物理地址之影射表
2、物理地址表,用于管理闪存块单元的均衡算法
3、闪存块擦除队列,用于存储将需要擦除的闪存块单元
4、闪存块就绪队列,用于存储可以写入新数据的闪存块单元
5、冗余闪存块清单,用于替换损坏的闪存块单元
6、损坏的闪存块单元清单,用于管理已损坏的闪存块单元
由于主机用逻辑地址对数据进行块操作,闪存管理系统对主机的文件系统没有任何知识,所以,闪存数据管理表格任何损坏,可能损坏诸多的系统或用户文件。所以在一个闪存管理系统中,一个很重要的任务就是维护好闪存数据管理表格,使之不受到损坏,或是如果受到损坏,闪存管理系统应该提供一种办法可以恢复受到损坏的表格。维护好闪存数据管理表格,对提高闪存盘的可靠性起着决定性的作用。
中国专利200710072980.6等提供的闪存管理办法,可以保证闪存数据管理表格被正确的写入闪存,但如果闪存数据管理表格在写入之后受到损坏,而不能正确的读出,这些专利未能提供办法来避免闪存数据损坏。
对于U盘一类的闪存盘,维护好闪存数据管理表格并没有很重要的意义,因为U盘是可移动盘,人们并不依赖于它来存储重要的系统和用户数据。然而,为了能够替代机械磁盘,其可靠性的设计必须超过或达到机械磁盘的标准。
众所周知,存储冗余的数据管理表格是提高闪存盘的可靠性简单而有效的办法,如果单个闪存芯片的出错率是1/10000,那么,采用在另一闪存芯片上存储冗余数据管理表格的办法,会将出错率降至1/10000000。
现有的技术中,主要由嵌入式软件来管理闪存数据管理表格,因此,如果由软件来管理冗余的数据管理表格,将会增加嵌入式软件的复杂度,并降低系统的性能。
与本申请一同申请的中国专利“闪存存储装置中闪存控制器与闪存芯片之间的连接方法”显示了一种闪存阵列的管理结构,其每行每列上的基本存储单元由二片闪存独立的芯片组成。本专利将这一结构做了进一步的改进,致使这二片芯片可用于自动复制生成冗余的数据管理表格。
发明内容
本发明所解决的技术问题在于,提出一种闪存存储装置中保护数据安全的方法,能大大提高闪存存储数据的安全性。
为达到上述目的,本发明通过以下技术方案来实现:
本发明提出的方法用于以下闪存存储装置:
所述闪存存储装置(100)包括通过内部总线(130)连接的至少一个微处理器(110)、至少一个主机接口(160)和主机接口控制器(161)、至少一个内部缓存(120)、16位数据总线的闪存控制器组成的阵列(140)、8位数据总线的闪存芯片构成的闪存存储单元阵列(150),所述的闪存存储单元阵列被分成数个列模块,每个列模块包括数个行模块,每个行模块为一个闪存存储单元。每个闪存控制器对应一个列模块,所有闪存控制器阵列共享一个内部总线,所述的闪存控制器含有一个数据重复单元。利用本发明的硬件功能,当数据管理表格被写入闪存芯片时,闪存控制器可以自动的在另外一片闪存芯片上存储一套冗余的数据管理表格。
本发明的功能是这样实现的:
闪存存储装置通过主机接口接收到主机应用程序发来的操作命令,然后接口把命令传给接口控制器,由接口控制器中的嵌入式软件以及微处理器把主机命令解析成底层的操作命令,然后发给闪存控制器,最后闪存控制器把命令解析成闪存控制信号,来控制闪存阵列的操作。本专利中所提的16位闪存控制器,它可以对闪存数据管理表格和闪存存储数据进行不同的操作处理。
本专利中所提的16位的闪存控制器,它具有一个特殊的模式,当闪存数据管理表格以8位的方式写入同一存储单元的一片芯片时,闪存数据管理表格同时被复制到另一闪存芯片。
将闪存数据管理表格写入闪存的软件流程有以下主要特征:
软件将闪存数据管理表格只写入一片闪存,闪存芯片0或闪存芯片1;
软件必须确定写入闪存芯片0和闪存芯片1的数据都没有错误,这包括没有闪存芯片状态错误和不可纠正的ECC错误;
如果在数据管理表格写入的过程中有任何错误,软件必须找到一个新的闪存块单元,重新将数据管理表格写入。
本专利所提的16位的闪存控制器,它具有一个特殊的模式,闪存数据管理表格可以从闪存芯片0或从闪存芯片1,以8位的方式被读取。如果读取失败,它可以从连接在同一16位闪存控制器上的另一闪存芯片读取同样的闪存数据管理表格。
本专利中所提的闪存控制器的读取闪存数据管理表格的软件流程,有以下主要特征:
软件可以先从闪存芯片0或闪存芯片1读取闪存数据管理表格;
如果软件从闪存芯片0或闪存芯片1读取的闪存数据管理表格没有错误,这包括没有闪存芯片状态错误,但可有或可无不可纠正的ECC错误,软件可以继续其操作;
如果软件从闪存芯片0或闪存芯片1读取的闪存数据管理表格有错误,这包括有闪存芯片状态错误,或不纠正的ECC错误,软件应该从另外一个连接在同一16位闪存控制器上的另一闪存芯片,去读取数据管理表格;
本方法最显著的特点是,冗余的数据管理表格由闪存控制器硬件自动复制生成,不增加软件的复杂度,不为冗余数据管理表格占用宝贵的系统资源,也不降低系统性能,但可显著的提高系统的可靠性。
附图说明
图1、本发明中的闪存存储装置结构图;
图2、本发明中16位闪存控制器是如何连接两个8位闪存存储器的;
图3、一个闪存数据管理表格的例子;
图4、本发明中的闪存数据管理表格写入的硬件数据流程;
图5、本发明中的闪存数据管理表格写入的软件流程;
图6、本发明中的闪存数据管理表格读取的硬件数据流程;
图7、本发明中的闪存数据管理表格读取的软件流程;
具体实施方式
本发明提供了种闪存存储装置中保护数据安全的方法,利用本发明的硬件功能,当数据管理表格被写入闪存芯片时,闪存控制器可以自动的在另外一片闪存芯片上存储一套冗余的数据管理表格。
图1是现有的闪存存储装置的组成结构,本发明就是在本结构的基础上,改进了存储控制器的硬件结构,通过增加一个简单的数据重复电路,并且引进了新颖的控制器与闪存芯片的连接方式,如图2所示,配合嵌入式软件,达到自动复制数据管理表格的功能。图1所展示的闪存存储装置包括一个嵌入式微处理器110,一个主机接口160和一个主机接口控制器161,一个缓冲存储器120,一个内部总线130,闪存列控制器阵列140,和一个闪存芯片阵列150。闪存列控制器的数量和在每个列模块中闪存芯片的数量是依赖于系统而配置的。
嵌入式微处理器110实现存储器100的计算和控制功能。特别是,微处理器110接收从主机接口160发来的存储信号,解码并执行命令。为了完成主机的命令,微处理器110需根据最佳系统性能的要求,(1)去控制何时和如何将数据用闪存控制器阵列140a到140h里的闪存控制器传送于闪存存储器阵列150和缓冲存储器120之间;(2)控制何时和如何将数据用主机接口控制器160传送于缓冲存储器120和主机接口160之间。
闪存控制器阵列140包括一系列列模块闪存控制器140a到140h。每一个列模块控制器通过闪存芯片共享的闪存总线,控制着一个闪存列(150a or 150b or...or 150h),每个列模块包括一系列闪存行单元。在现有的闪存存储器中,每个闪存行都是一个独立的物理存储器芯片。列模块控制器通过芯片片信号把数据传输到每个闪存器件上。当某个闪存行的数据传输已结束,并且该行的数据还在忙于写入时,闪存芯片允许其片选信号被取消掉。因而,所有需要传输至每一个闪存列的数据能被流水线式的排列于列模块控制数据总线上。
图2显示了怎样将16位的闪存控制器201和两个8位存储芯片202与203连接到一起的。闪存控制器的控制总线201,用来运送指令和寻址信息到闪存芯片0 202的控制总线211,同时也到闪存芯片1 203的控制总线212。因此,闪存芯片202和203接收到同样的指令和寻访地址,两个器件同时会执行从控制器201来的指令。
16位的数据总线被分成上8位220和下8位221,而下8位被连接到闪存芯片0,同时,上8位被连接到闪存芯片1。当从闪存控制器211发出的指令是写,从16位闪存数据总线来的偶字节将会通过总线220存储在闪存芯片0;奇字节则通过总线221存储在闪存芯片1。当发出的指令是读时,偶字节将会从闪存芯片0通过总线220读出,而奇字节将会从闪存芯片1通过总线221读出。
尽管如此,即便是同样的指令同时发到闪存芯片0和1,闪存芯片0和1也未必同时结束执行指令。它们可以在同时应答出不同的状态。闪存芯片的状态信息能通过8位数据总线220和221运传送到闪存芯片控制器,也可以是通过就绪信号送到闪存控制器。
而在该申请中,闪存控制器201被设计成用数据总线220的低8位来读取存芯片0状态,而存芯片1的状态则用数据总线221的上8位来读取。闪存控制器同样也可以从两个闪存芯片的就绪信号来确定闪存芯片的状态。只有当两个闪存芯片都已完成指令时,闪存控制器才能完成执行指令。
图2的闪存控制器硬件结构中包括一个数据重复逻辑单元,它可以对闪存数据管理表格和闪存存储数据进行不同的操作处理。
图4显示了本发明中的闪存数据管理表格写入的硬件数据流程,其写入硬件数据流程如下:嵌入式软件设置管理表格模式,并设置DMA控制器412,将闪存存储数据411用等效于8位的数据线只写入到外部闪存芯片0 415或只写入到闪存芯片1 416,硬件ECC电路413也操作在这等效的8位数据线上。尽管软件将管理表格只写入到一个闪存芯片,但由于软件设置的管理表格模式,控制器硬件在将管理表格写入到该闪存芯片的同时,会将管理表格复制到另一个闪存芯片,这包括闪存数据管理表格本身以及所产生的纠错校验位。
图5显示闪存控制器的写入闪存数据管理表格的软件流程,软件从501开始准备写入闪存管理表格,首先,在502软件开启数据重复逻辑单元,开始写入闪存芯片0,然后,等到写入闪存芯片0结束后,软件读取闪存芯片0的写入状态,如果写入状态没有错误,软件需等到写入闪存芯片1结束后,读取闪存芯片1的写入状态,如果写入状态也没有错误,软件可以结束闪存管理表格写操作;如果写入闪存芯片0或闪存芯片1有错,包括闪存写入状态错误和不可纠正的ECC错误,就如508和509,软件需要寻找新的闪存块单元,重新开始写入闪存数据管理表格的软件流程。
图6显示了本发明中的闪存数据管理表格读取的硬件数据流程,读取硬件数据流程如下:嵌入式软件设置管理表格模式,选择从闪存芯片0615或从闪存芯片1616读取管理表格,并设置DMA控制器612,用等效于8位的数据线,从闪存芯片0 615或从闪存芯片1 616读取管理表格,硬件ECC电路613也操作在这等效的8位数据线上,从闪存芯片0 615或从闪存芯片1 616读取管理表格的校验位。
图7显示闪存控制器读取闪存数据管理表格的软件流程,软件从701开始准备读取闪存管理表格,首先,在702软件开启数据复用逻辑单元,开始读取闪存芯片0,然后,等到读取闪存芯片0结束。如果软件从闪存芯片0读取的闪存数据管理表格没有错误,这包括没有闪存芯片状态错误,但可有或可无不可纠正的ECC错误,软件可以结束读取管理表格,继续其操作,如709所示;如果软件从闪存芯片0读取管理表格时有错误,这包括有闪存芯片状态错误,或不纠正的ECC错误,软件应该从闪存芯片1去读取数据管理表格;如果软件从闪存芯片1读取的闪存数据管理表格没有错误,这包括没有闪存芯片状态错误,但可有或可无不可纠正的ECC错误,软件可以结束读取管理表格,继续其操作;如果软件从闪存芯片0和1读取的闪存数据管理表格都有错误,这包括有闪存芯片状态错误,或不纠正的ECC错误,软件应该利用从闪存芯片0和闪存芯片1读取的原始数据,来修复已损坏的数据管理表格,如708所示。

Claims (6)

1.一种闪存存储装置中保护数据安全的方法,所述闪存存储装置(100)包括通过内部总线(130)连接的至少一个微处理器(110)、至少一个主机接口(160)、至少一个主机接口控制器(161)、至少一个内部缓存(120),其特征在于,所述闪存存储装置还包括16位数据总线的闪存控制器组成的阵列(140)和8位数据总线的闪存芯片构成的闪存存储单元阵列(150),所述的闪存存储单元阵列被分成数个列模块,每个列模块包括数个行模块,每个行模块为一个闪存存储单元,每个闪存控制器对应一个列模块,所有闪存控制器共享一个内部总线,所述的闪存控制器含有一个数据重复逻辑单元,两个8位数据总线的闪存芯片0(202)、闪存芯片1(203)组成一个闪存存储单元;16位数据总线的闪存控制器的控制总线同时连接同一存储单元的两片闪存芯片;16位数据总线的闪存控制器的上8位数据线连接同一列上所有闪存芯片0共享的数据总线,下8位数据线连接同一列上所有闪存芯片1共享的数据总线;闪存控制器具有一种数据管理表格模式,这种模式由嵌入式软件控制,在这种模式状态下,数据重复逻辑单元被启动,所述方法包括以下步骤:
a、当闪存控制器接收写入闪存数据管理表格命令时,嵌入式软件将数据管理表格模式启动,开启数据重复逻辑单元;
b、闪存芯片接收到写命令后,闪存数据管理表格经过DMA控制器、ECC,进入数据重复逻辑单元,数据重复逻辑单元将该闪存数据管理表格复制并写入同一存储单元的闪存芯片0和闪存芯片1;
c、当闪存控制器接收到读取闪存管理表格命令时,嵌入式软件将数据管理表格模式启动,开启数据重复逻辑单元,闪存数据管理表格从闪存芯片0或闪存芯片1读出,闪存数据管理表格经过数据重复逻辑单元、ECC、DMA控制器被读出,若读取出现错误,闪存数据管理表格将会被从同一存储单元的另一闪存芯片中读取。
2.根据权利要求1所述的闪存存储装置中保护数据安全的方法,其特征在于,对闪存数据管理表格和闪存存储数据进行不同的操作处理。
3.根据权利要求2所述的闪存存储装置中保护数据安全的方法,其特征在于,16位数据总线的闪存控制器中还可包括一数据传输逻辑单元,当写入为闪存存储数据时,8位被写入闪存芯片0或闪存芯片1,其余8位同时被写入同一存储单元的另一闪存芯片。
4.根据权利要求3所述的闪存存储装置中保护数据安全的方法,其特征在于,8位为16位数据中的奇数位,其余的8位为16位数据中的偶数位。
5.根据权利要求1至4任一所述的闪存存储装置中保护数据安全的方法,其特征在于,嵌入式软件将闪存数据管理表格只写入一片闪存,闪存芯片0或闪存芯片1,嵌入式软件必须确定写入闪存芯片0和闪存芯片1的数据都没有错误,这包括没有闪存芯片状态错误和不可纠正的ECC错误;如果在闪存数据管理表格写入的过程中有任何错误,嵌入式软件必须找到一个新的闪存存储单元,重新将闪存数据管理表格写入。
6.根据权利要求5所述的闪存存储装置中保护数据安全的方法,其特征在于,如果嵌入软件从闪存芯片0和闪存芯片1读取的闪存数据管理表格都有错误,这包括有闪存芯片状态错误,或不可纠正的ECC错误,嵌入软件应该利用从闪存芯片0和闪存芯片1读取的原始数据,来修复已损坏的闪存数据管理表格。
CN200810243698.4A 2008-12-12 2008-12-12 闪存存储装置中保护数据安全的方法 Active CN101751981B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810243698.4A CN101751981B (zh) 2008-12-12 2008-12-12 闪存存储装置中保护数据安全的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810243698.4A CN101751981B (zh) 2008-12-12 2008-12-12 闪存存储装置中保护数据安全的方法

Publications (2)

Publication Number Publication Date
CN101751981A CN101751981A (zh) 2010-06-23
CN101751981B true CN101751981B (zh) 2014-04-30

Family

ID=42478815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810243698.4A Active CN101751981B (zh) 2008-12-12 2008-12-12 闪存存储装置中保护数据安全的方法

Country Status (1)

Country Link
CN (1) CN101751981B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102455979B (zh) * 2010-10-18 2014-08-20 英业达股份有限公司 受损存储单元的资料保护方法
CN103971750B (zh) * 2013-01-29 2017-02-08 中国航空工业集团公司西安飞机设计研究所 一种ram的9相邻单元敏感故障检测方法
US9880744B1 (en) * 2015-12-22 2018-01-30 Veritas Technologies Llc Method for flash-friendly caching for CDM workloads
CN107015918B (zh) * 2017-03-31 2019-11-05 建荣半导体(深圳)有限公司 一种闪存管理系统、方法及闪存芯片
CN107203441A (zh) * 2017-08-01 2017-09-26 常州昊云工控科技有限公司 双备份数据存储装置及其工作方法、机器人
CN110333967B (zh) * 2019-05-09 2022-04-19 深圳市德明利技术股份有限公司 一种防止u盘数据丢失和系统损坏的方法和装置以及设备
CN112329076B (zh) * 2020-12-01 2023-07-14 深圳安捷丽新技术有限公司 一种基于数据温度的存储区域保护方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030167A (zh) * 2007-01-17 2007-09-05 忆正存储技术(深圳)有限公司 闪存的区块管理方法
CN101131871A (zh) * 2006-08-24 2008-02-27 意法半导体股份有限公司 非易失性的电可编程存储器
CN101320592A (zh) * 2008-07-08 2008-12-10 北京时代民芯科技有限公司 一种大容量flash固存控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131871A (zh) * 2006-08-24 2008-02-27 意法半导体股份有限公司 非易失性的电可编程存储器
CN101030167A (zh) * 2007-01-17 2007-09-05 忆正存储技术(深圳)有限公司 闪存的区块管理方法
CN101320592A (zh) * 2008-07-08 2008-12-10 北京时代民芯科技有限公司 一种大容量flash固存控制器

Also Published As

Publication number Publication date
CN101751981A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
CN101751981B (zh) 闪存存储装置中保护数据安全的方法
US8606988B2 (en) Flash memory control circuit for interleavingly transmitting data into flash memories, flash memory storage system thereof, and data transfer method thereof
CN101246738B (zh) 具有备份电路的存储系统及编程方法
US8386699B2 (en) Method for giving program commands to flash memory for writing data according to a sequence, and controller and storage system using the same
US8949511B2 (en) Nonvolatile semiconductor storage system
JP4930555B2 (ja) 制御装置、制御方法およびストレージシステム
US9081662B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US20180074708A1 (en) Trim management in solid state drives
US9971515B2 (en) Incremental background media scan
KR20220045548A (ko) 호스트 메모리 버퍼를 사용하는 커맨드 배출
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
US11837277B2 (en) Dual slc/qlc programming and resource releasing
US8230276B2 (en) Writing to memory using adaptive write techniques
KR20190076296A (ko) 메모리 시스템 및 그것의 동작 방법
KR20230034054A (ko) 누설 감지 회로, 누설 감지 회로를 포함하는 비휘발성 메모리 장치, 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11281379B2 (en) Storage device and operating method thereof for storing replicated data based on access frequency
CN201527800U (zh) 可靠性闪存存储装置
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
CN101751982B (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
CN201374192Y (zh) 闪存存储装置
US8386739B2 (en) Writing to memory using shared address buses
CN109933282B (zh) 存储器系统及其操作方法
US20190179749A1 (en) Memory system, operating method thereof and nonvolatile memory device
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법
CN103064803A (zh) 一种NAND Flash存储设备的数据读写方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170302

Address after: Pudong New Area Zhangjiang hi tech road 201203 Shanghai City No. 1158 Zhang No. 2 Building 7 floor

Patentee after: Brite Semiconductor (Shanghai) Corporation

Address before: Suzhou City, Jiangsu province 215021 international science and Technology Park No. 1355 Jinji Lake Avenue Suzhou industrial park two D102-2

Patentee before: Suzhou Liangzhi Technology Co., Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Method for protecting the safety of storing data in flash memory storing device

Effective date of registration: 20180420

Granted publication date: 20140430

Pledgee: Wick International Holding Co., Ltd.

Pledgor: Brite Semiconductor (Shanghai) Corporation

Registration number: 2018310000019

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20190416

Granted publication date: 20140430

Pledgee: Wick International Holding Co., Ltd.

Pledgor: Brite Semiconductor (Shanghai) Corporation

Registration number: 2018310000019

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 201200 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai

Patentee after: Canxin semiconductor (Shanghai) Co.,Ltd.

Address before: 201203 7th floor, building 2, 1158 Zhangdong Road, Zhangjiang hi tech, Pudong New Area, Shanghai

Patentee before: BRITE SEMICONDUCTOR (SHANGHAI) Corp.