CN101741324A - 积化和差d类功率放大器及其方法 - Google Patents

Abstract

一种积化和差D类功率放大器，其包括回路滤波单元、量化单元以及输出级模块。量化单元耦接回路滤波单元，并依据第一与第二参考信号的电平量化误差信号，产生对应的第一与第二平均信号，其中第一与第二平均信号的不同逻辑电平组合分别对应于三种量化状态其中的一种。输出级模块耦接量化单元，并依据不同的量化状态产生对应的输出信号以驱动负载，其中输出信号的驱动电流为三种驱动状态其中的一种，且至少包括等电位状态。

Description

积化和差D类功率放大器及其方法

技术领域

本发明是有关于一种功率放大器，且特别是有关于一种可提供无电流的稳态的积化和差D类功率放大器。

背景技术

功率放大器(power amplifier)在集成电路设计中扮演着相当重要的角色，其广泛地应用在无线电通讯、电视广播的发送机及接收机、高传真的立体音响设备(high-fIoutelity stereo equipment)、微电脑及其它电子设备。功率放大器的功用为增加信号能量，以驱动负载或者下一级电路。因此，功率放大器的优劣可从其功率增益来探讨，其中功率增益为输出功率与输入功率的比值。一般而言，功率增益越大，表示此功率放大器的放大能力越好，而当输入信号较小时，一般的功率放大器其功率增益曲线都具有不错的线性度。

功率放大器视其应用而有多种分类，主要有A类、B类、AB类、C类以及D类等。举例来说，在手持式以及移动式装置中的音频信号处理，D类功率放大器因具有高功率转换效率(大于90％)的优点而广泛地被使用。而且，某些D类功率放大器会使用脉冲宽度调制器来产生连续脉冲，这些脉冲宽度随音频信号幅度而变化，以控制D类功率放大器内切换电路的运作。然而，对于信号失真度要求较高的产品上，D类功率放大器的表现却不如AB类功率放大器那么地好。因此，为了改善传统D类放大器输出信号非线性失真的问题，便发展出一种积化和差(sigma-delta)D类功率放大器，其信号失真度能较AB类功率放大器低，且亦保留D类功率放大器高功率转换效率的特点，使得积化和差D类功率放大器在市场上有很大的竞争优势。

然而，已知的积化和差D类功率放大器由于其取样频率受限于超取样比(Over Sampling Ratio，OSR)，因此通常其频率都比传统D类放大器高出四至五倍，使其动态损失(Switching Loss)比传统D类放大器要大许多，造成在比较小功率输出时，已知的积化和差D类功率放大器的功率转换效率会比已知D类功率放大器小很多。此外，已知的积化和差D类功率放大器输出的驱动电流方向只有正向与反向两种状态，没有额外提供一种无电流的稳态。

发明内容

根据本发明的范例提供一种积化和差D类功率放大器，其包括回路滤波单元、量化单元及输出级模块。回路滤波单元计算输入信号与输出信号间的差值，并累加差值，以产生误差信号。量化单元耦接回路滤波单元，且依据第一参考信号与第二参考信号的电平量化误差信号，并产生对应的第一平均信号与第二平均信号。输出级模块耦接量化单元，并依据第一平均信号与第二平均信号对应地产生输出信号以驱动负载。其中，输出信号的驱动电流至少为第一驱动状态、第二驱动状态、无电流状态三者其中之一。

根据本发明的范例提出一种积化和差D类功率放大器的方法，其步骤如下：首先，接收输入信号，且计算输入信号与输出信号间的差值，并累加差值，以产生误差信号。接着，依据第一参考信号与第二参考信号的电平量化误差信号，并产生对应的第一平均信号与第二平均信号。之后，依据第一平均信号与第二平均信号对应地产生输出信号以驱动负载。其中输出信号的驱动电流至少为第一驱动状态、第二驱动状态、无电流状态三者其中之一。

本发明的积化和差D类功率放大器因采用上述量化单元，其可量化误差信号为第一及第二平均信号，其中不同的第一及第二平均信号的逻辑电平组合对应于至少三种量化状态的等效电平的其中一种。如此一来，通过量化单元输出的第一及第二平均信号控制输出级模块产生对应的驱动电流，以驱动负载。其中，驱动电流具有无电流的稳态(等电位状态)，因此可减少功率放大器的功率损失。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为本发明的一实施例的积化和差D类功率放大器的方块图。

图2为本发明的一实施例的回路滤波单元的电路图。

图3为本发明的一实施例的量化单元的示意图。

图4为本实施例的平均信号M1、M2的不同逻辑电平组合与对应的量化状态的电平示意图。

图5为本发明的一实施例的量化单元的电路图。

图6为本发明的一实施例的驱动电流的输出状态与其对应的信号电平示意图。

图7为本发明的一实施例的驱动电流Io的输出状态与其对应的输出信号Vo的波形图。

图8为本发明的另一实施例的功率放大器的方块图。

图9A～9C为本发明的多个实施例的三角波与参考信号的电平关系图。

图10为本发明的一实施例的降低积化和差D类功率放大器的功率损失的方法流程图。

[主要元件标号说明]

100、200：功率放大器

120、220：回路滤波单元

122：连续时间积分器

124：加法器

130：负载

140、240：量化单元

142、144：比较器

146：逻辑电路

160、260：输出级模块

162、164：逻辑单元

180、280：电平产生器

250：波形产生器

Vi：输入信号

Vip、Vin：差动模式输入信号

Vo、Vswo1、Vswo2：输出信号

Vop、Von：差动模式输出信号

Vf：三角波

Vfmax：三角波电平的最大值

Vfmin：三角波电平的最大值

Ve：误差信号

Vep、Ven：差动模式误差信号

Vrefp、Vrefn：参考信号

L1、L2：逻辑信号

A、B：节点

D2、D4：漏极

Io：驱动电流

ID3：电流

N1～N5、P1、Q1～Q4：晶体管

M1、M2：平均信号

VDD：系统电位

GND：接地电位

S1～S4：信号

S301～S304：步骤

具体实施方式

图1为本发明的一实施例的积化和差D类功率放大器的方块图。请参照图1，积化和差D类功率放大器100包括回路滤波单元120、量化单元140、输出级模块160以及电平产生器180。

详言之，回路滤波单元120计算输入信号Vi与输出信号Vo间的差值，并累加差值产生误差信号Ve。量化单元140耦接回路滤波单元120，以接收误差信号Ve。量化单元140依据电平产生器180提供的第一与第二参考信号Vrefp与Vrefn的电平，来量化误差信号Ve，并产生第一与第二平均信号M1、M2。特别是，平均信号M1、M2的不同逻辑电平组合分别对应于三种量化状态其中的一种，其中量化状态例如是“1”、“0”、“-1”，如图4所示。

此外，输出级模块160耦接量化单元140，以接收平均信号M1、M2。输出级模块160依据平均信号M1、M2的不同逻辑电平组合，产生对应的输出信号Vo，以驱动负载130。值得注意的是，输出信号Vo用以驱动负载130的驱动电流Io(未绘示于图1)对应于不同的量化状态亦具有不同的驱动状态，而驱动状态例如是第一驱动状态、第二驱动状态、等电位状态三者其中之一。

图2为本发明的一实施例的回路滤波单元的电路图。于本实施例中，输入信号Vi以差动模式输入信号Vip、Vin为例，输出信号Vo以差动模式输出信号Vop、Von为例，误差信号Ve以差动模式误差信号Vep、Ven为例，但并不用来局限本发明。请同时参照图1与图2，回路滤波单元120由连续时间积分器122以及加法器124所组成。回路滤波单元120提供功率放大器100一回路响应，其累加输入信号Vip与输出信号Vop间的差值，以及累加输入信号Vin与输出信号Von间的差值，经滤波处理后产生差动模式误差信号Vep、Ven。

图3为本发明一实施例的量化单元的电路图。请同时参照图1及图3，当频率信号CLK为逻辑低电平时，平均信号M1与M2均为逻辑低电平「0」。当频率信号CLK为逻辑高电平时，若误差信号Vep大于参考信号Vrefp，晶体管N1、N3为开启(turn on)，则电流ID3经由晶体管N3、N1及N5流至接地端GND，故节点A为逻辑低电平。如此一来，逻辑低电平的节点A开启晶体管P1，使得平均信号M1为逻辑高电平「1」。同时，由于节点A为逻辑低电平，以致于节点B为逻辑高电平。而逻辑高电平的节点B开启晶体管N1及N4，使得平均信号M2为逻辑低电平「0」。也就是说，当输入量化单元140的误差信号Ve大于参考信号Vrefp与Vrefn时，量化单元140输出的平均信号M1、M2的逻辑电平组合为(1，0)，也就是量化状态为“1”。同理可知，当输入量化单元140的误差信号Ve小于参考信号Vrefp与Vrefn时，量化单元140输出的平均信号M1、M2的逻辑电平组合为(0，1)，也就是量化状态为“-1”。值得注意的是，当误差信号Vep小于参考信号Vrefp，而误差信号Ven大于参考信号Vrefn时，使得节点A、B为逻辑高电平。因此，量化单元140输出的平均信号M1、M2的逻辑电平组合为(0，0)，也就是量化状态为“0”。

图4为本实施例的平均信号M1、M2的不同逻辑电平组合与对应的量化状态的电平示意图。请同时参照图3及图4，由上述差动模式误差信号Vep、Ven(即误差信号Ve)及参考信号Vrefp、Vrefn之间的相对大小关系可知，当差动模式误差信号Vep、Ven(即误差信号Ve)小于参考信号Vrefp、Vrefn时，量化单元140输出的平均信号M1、M2的逻辑电平组合例如是(0，1)。其中，平均信号M1、M2的逻辑电平组合(0，1)所对应的量化状态例如是“-1”，如图4所示。

类似地，当输入量化单元140的差动模式误差信号Vep、Ven(即误差信号Ve)介于参考信号Vrefp与Vrefn之间时，量化单元140输出的平均信号M1、M2的逻辑电平组合例如是(0，0)。而其所对应的量化状态例如是“0”。同理，当输入量化单元140的差动模式误差信号Vep、Ven(即误差信号Ve)大于参考信号Vrefp、Vrefn时，量化单元140输出的平均信号M1、M2的逻辑电平组合例如是(1，0)。此时，平均信号M1、M2的逻辑电平组合(1，0)所对应的量化状态例如是“1”。

图5为本发明的另一实施例的量化单元的示意图。请同时参照图1及图5，此例中将假设回路滤波单元120所输出的误差信号Ve为单端信号。量化单元140包括比较器142、144以及逻辑电路146。比较器142、144接收来自回路滤波单元120所输出的误差信号Ve以及来自电平产生器180的参考信号Vrefp、Vrefn。当误差信号Ve大于参考信号Vrefp、Vrefn时，比较器142输出的逻辑信号L1为逻辑低电平「0」，而比较器144输出的逻辑信号L2为逻辑高电平「1」。接着，逻辑信号L1、L2经逻辑电路146处理后，逻辑电路146产生逻辑电平组合(1，0)的平均信号M1、M2。

当误差信号Ve小于参考信号Vrefp、Vrefn时，比较器142、144分别输出逻辑高电平「1」的逻辑信号L1以及逻辑低电平「0」的逻辑信号L2。逻辑电路146接收逻辑信号L1、L2，并经逻辑处理后产生逻辑电平组合(0，1)的平均信号M1、M2。

值得注意的是，当误差信号Ve介于参考信号Vrefp与参考信号Vrefn之间时，比较器142、144输出的逻辑信号L1、L2皆为逻辑高电平「1」。因此，逻辑电路146输出逻辑电平组合(0，0)的平均信号M1、M2。

如此一来，量化单元1 40便能通过比较误差信号Ve及参考信号Vrefp、Vrefn之间的相对大小关系，再经由逻辑电路146处理后，输出平均信号M1、M2。而平均信号M1、M2的逻辑电平组合对应于三种不同的量化状态(例如是“-1”、“0”、“1”)。

图6为本发明的一实施例的输出级模块160及其驱动负载130的示意图。图中以Vswo1与Vswo2表示输出级模块160的输出信号Vo。请参照图6，本实施例的输出级模块160为全桥式(full-bridge)的输出级模块，不仅包括了功率晶体管Q1～Q4，还包括逻辑单元162、164，而负载130例如是喇叭。输出级模块160耦接量化单元140，且逻辑单元162、164分别接收平均信号M1、M2，并依据平均信号M1、M2的逻辑电平产生对应的输出信号Vo(即图6中的Vswo1、Vswo2)以驱动负载130。其中，输出信号Vo的驱动电流Io为第一驱动状态、第二驱动状态、等电位状态三者其中之一。

详言之，当逻辑单元162接收平均信号M1的逻辑电平为逻辑高电平「1」时，逻辑单元162对应地产生信号S1、S2为(0，0)。皆为逻辑低电平「0」的信号S1、S2会分别使晶体管Q1为开启，而晶体管Q2为关闭。此时，输出信号Vswo1为逻辑高电平「1」。相反地，当逻辑单元162接收平均信号M1的逻辑电平为逻辑低电平「0」时，逻辑单元162对应地产生信号S1、S2为(1，1)，使得输出信号Vswo1为逻辑低电平「0」。

类似地，逻辑单元1 64依据平均信号M2的逻辑电平，以输出信号S3、S4。如此一来，逻辑单元164便可通过信号S3、S4控制开关晶体管Q3、Q4，进一步决定输出信号Vswo2的逻辑电平。当平均信号M2为逻辑高电平「1」时，逻辑单元164对应地产生信号S3、S4为(0，0)，使得输出信号Vswo2为逻辑高电平「1」。当平均信号M2为逻辑低电平「0」时，逻辑单元164对应地产生信号S3、S4为(1，1)，使得输出信号Vswo2为逻辑低电平「0」。

图7为本发明的一实施例的驱动电流Io的输出状态与其对应的输出信号Vo(即Vswo1与Vswo2)的波形图。请参照图6及图7，基于上述逻辑单元162、164及晶体管Q1～Q4的运作原理，当输出级模块160接收平均信号M1、M2的逻辑电平组合为(1，0)时(也就是量化单元140的量化状态为「1」)，输出级模块160的输出信号Vswo1、Vswo2的逻辑电平为(1，0)，亦即是Vswo1为高信号电平，而Vswo2为低信号电平。如此一来，驱动电流Io由Vswo1端流向Vswo2端。在本实施例中，如图6所示，驱动电流Io由晶体管Q1的漏极(即图6所标示的D2点)流向晶体管Q4的漏极(即图6所标示的D4)，以驱动负载130。此时，驱动电流Io的状态定义为第一驱动状态(或正向电流驱动状态)。

类似地，当输出级模块160接收平均信号M1、M2的逻辑电平组合为(0，1)时(也就是量化单元140的量化状态为「-1」)，输出级模块160的输出信号Vswo1、Vswo2的逻辑电平为(0，1)。因此，驱动电流Io由晶体管Q3的漏极(即图6所标示的D4点)流向晶体管Q2的漏极(即图6所标示的D2点)，以驱动负载130。而此时驱动电流Io的状态定义为第二驱动状态(或负向电流驱动状态)。

值得注意的是，当输出级模块160接收平均信号M1、M2的逻辑电平组合为(0，0)时(也就是量化单元140的量化状态为「0」)，输出级模块160的输出信号Vswo1、Vswo2的逻辑电平为(0，0)。也就是说，当输出信号Vswo1与Vswo2的电平相等时(在此例中输出信号Vswo1与Vswo2同时为接地电平)，无驱动电流Io流过负载130，亦即驱动电流Io的状态定义为等电位状态(或无电流驱动状态)，而此时负载130并无消耗功率。本领域技术人员亦可以参考上述教示，视其需求而以其它方式实现等电位状态。例如，使输出信号Vswo1与Vswo2同时为逻辑高电平。在其它实施例中，可能会将晶体管Q1-Q4全部关闭(turn off)而使输出信号Vswo1、Vswo2为浮接(floating)状态，藉此实现等电位状态。

本实施例的功率放大器100利用量化单元140产生1.5位的平均信号M1、M2。其中，平均信号M1、M2的逻辑电平组合对应于三种不同的量化状态(即-1、0、1)。不同的量化状态对应于输出级模块160输出的驱动电流Io的驱动状态(即第二驱动状态、等电位状态、第一驱动状态)。其中，等电位状态是无驱动电流Io流过负载130。因此，本实施例的功率放大器100可额外提供一种无电流的稳态(等电位状态)，降低功率放大器的功率损失。

图8为本发明的另一实施例的功率放大器的方块图。请参照图8，本实施例的功率放大器200与上述实施例的功率放大器100相似，惟二者主要差异之处在于：功率放大器200还包括波形产生器250。波形产生器250依据电平产生器280的参考信号Vrefp与Vrefn产生三角波(例如为锯齿波)，提供回路滤波单元220参考频率。值得注意的是，本实施例中量化单元220所使用的参考信号Vrefp与Vrefn的电平与三角波电平的最大值及最小值相关。

图9A为本发明的一实施例的三角波与参考信号的电平关系图。请同时参照图8与图9A，本实施例的波形产生器250产生的三角波Vf，提供回路滤波单元220参考频率，其中三角波Vf电平的最大值Vfmax等于参考信号Vrefp的电平，而三角波Vf电平的最小值Vfmin等于参考信号Vrefn的电平，其中三角波电平的最大值Vfmax及最小值Vfmin介于系统电位VDD与接地电位GND之间。

本实施例上述的设计可以使得输入信号Vi在趋近于低电平信号时，量化单元240不会输出一个工作周期(duty cycle)为50％的脉冲宽度调制(PulseWIoutth Moldulator，PWM)信号，而是输出一个处于工作周期为0％的PWM信号。如此一来，当输入信号Vi开始放大时，输出级模块260便能自动渐进式地将工作周期放大，可避免在功率放大器刚开始运作时，电感电流过大及爆音噪声(Pop-noise)的现象发生，而且也不需要额外再设计一个逻辑电路。

图9B与图9C为本发明的其它实施例的三角波与参考信号的电平关系图。请同时参照图9B与图9C，图9B的三角波电平的最大值Vfmax大于参考信号Vrefp的电平，而三角波电平的最小值Vfmin小于参考信号Vrefn的电平，但参考信号Vrefp的电平大于另一参考信号Vrefn的电平。反之，图9C的三角波电平的最大值Vfmax小于参考信号Vrefp的电平，而三角波电平的最小值Vfmin大于参考信号Vrefn的电平。其中，参考信号Vrefp与Vrefn的电平介于系统电位VDD与接地电位GND之间，如图9B与图9C所示的电平关系。

本实施例的滤波回路单元220及量化单元240搭配图9B与图9C所示的三角波Vf与参考信号Vrefp、Vrefn的电平关系，亦可达到驱动电流Io具有等电位状态。其中，波形产生器250依据参考信号Vrefp与Vrefn产生三角波Vf，并提供回路滤波单元220参考频率，而电平产生器280的参考信号Vrefp与Vrefn提供量化单元240量化误差信号Ve的量化参考电平。

由上述多个实施例，可归纳为下列的方法流程。图10为本发明的一实施例的降低积化和差D类功率放大器的方法流程图。请参照图10，首先，接收输入信号Vi(步骤S301)。如图2的实施例所述，计算输入信号Vi与输出信号Vo间的差值，并累加差值，以产生误差信号Ve(步骤S302)。

接着，依据参考信号Vrefp、Vrefn的电平量化误差信号Ve，并产生平均信号M1、M2(步骤S303)。如图4所述，当平均信号M1为逻辑高电平、而平均信号M2为逻辑低电平时，对应于量化状态“1”。当平均信号M1为逻辑低电平，而平均信号M2为逻辑高电平时，对应于量化状态“-1”。当平均信号M1、M2皆为逻辑低电平时，对应于量化状态“0”。

之后，依据平均信号M1、M2的逻辑电平，产生对应的输出信号Vo以驱动负载(步骤S304)。其中，如图7所述，输出信号Vo的驱动电流Io为第一驱动状态、第二驱动状态、等电位状态三者其中之一。

综上所述，本发明的积化和差D类功率放大器采用的量化单元可量化误差信号为平均信号，其中不同的平均信号的逻辑电平组合对应于三种量化状态的等效电平的其中一种。通过量化单元输出的平均信号控制输出级模块产生对应的驱动电流，且驱动电流具有无电流的稳态电平(等电位状态)。

在部分实施例中，功率放大器的滤波回路单元及量化单元搭配不同的三角波与参考信号的电平关系，除了可避免在功率放大器刚开始运作时，电感电流过大及爆音噪声的现象发生之外，还可达到驱动电流具有无电流的稳态电平。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (16)

1.一种积化和差D类功率放大器，其特征在于该积化和差D类功率放大器包括：

回路滤波单元，计算输入信号与输出信号间的差值，并累加该差值，以产生误差信号；

量化单元，耦接该回路滤波单元，依据第一参考信号与第二参考信号的电平量化该误差信号，并产生对应的第一平均信号与第二平均信号；以及

输出级模块，耦接该量化单元，依据该第一平均信号与该第二平均信号对应地产生该输出信号以驱动负载，其中该输出信号的驱动电流至少为第一驱动状态、第二驱动状态、等电位状态三者其中之一。

2.根据权利要求1所述的积化和差D类功率放大器，其其特征在于该量化单元包括：

第一比较器，接收该误差信号，并依据该第一参考信号的电平量化该误差信号为第一逻辑信号；

第二比较器，接收该误差信号，并依据该第二参考信号的电平量化该误差信号为第二逻辑信号；以及

逻辑电路，接收该第一逻辑信号与该第二逻辑信号，且经逻辑处理后产生对应的该第一平均信号与该第二平均信号。

3.根据权利要求1所述的积化和差D类功率放大器，其特征在于该积化和差D类功率放大器还包括电平产生器，用以产生该第一参考信号与该第二参考信号。

4.根据权利要求3所述的积化和差D类功率放大器，其特征在于该积化和差D类功率放大器还包括波形产生器，依据该电平产生器所产生的该第一参考信号与该第二参考信号产生具有参考频率的三角波给该回路滤波单元。

5.根据权利要求4所述的积化和差D类功率放大器，其特征在于该第一参考信号及该第二参考信号的电平与该三角波电平的最大值及最小值相关。

6.根据权利要求5所述的积化和差D类功率放大器，其特征在于该三角波电平的最大值等于该第一参考信号的电平，而该三角波电平的最小值等于该第二参考信号的电平。

7.根据权利要求5所述的积化和差D类功率放大器，其特征在于该三角波电平的波峰最大值大于该第一参考信号的电平，而该三角波电平的波谷最小值小于该第二参考信号的电平，但该第一参考信号的电平大于该第二参考信号的电平。

8.根据权利要求5所述的积化和差D类功率放大器，其特征在于该三角波电平的最大值小于该第一参考信号的电平，而该三角波电平的最小值大于该第二参考信号的电平。

9.根据权利要求5所述的积化和差D类功率放大器，其特征在于该量化单元的该第一参考信号及该第二参考信号的电平与该三角波电平的最大值及最小值皆介于系统电位与接地电位之间。

10.根据权利要求1所述的积化和差D类功率放大器，其特征在于该输出级模块包括：

第一逻辑单元，接收该第一平均信号，并进行逻辑处理以产生对应于该第一平均信号的该第一信号与该第二信号；

第二逻辑单元，接收该第二平均信号，并进行逻辑处理以产生对应于该第二平均信号的该第三信号与该第四信号；

第一晶体管，其栅极接收该第一信号，其第一源/漏极耦接系统电压，其第二源/漏极耦接至该负载的第一端；

第二晶体管，其栅极接收该第二信号，其第一源/漏极耦接该第一晶体管的第二源/漏极，其第二源/漏极耦接接地电压；

第三晶体管，其栅极接收该第三信号，其第一源/漏极耦接该系统电压，其第二源/漏极耦接至该负载的第二端；以及

第四晶体管，其栅极接收该第四信号，其第一源/漏极耦接该第三晶体管的第二源/漏极，其第二源/漏极耦接该接地电压；

其中，该第一晶体管与该第三晶体管的第二源/漏极产生该输出信号。

11.一种用于积化和差D类功率放大器的方法，其特征在于该方法包括：

接收输入信号；

计算输入信号与输出信号间的差值，并累加该差值，以产生误差信号；

依据第一参考信号与第二参考信号的电平量化该误差信号，并产生对应的第一平均信号与第二平均信号；以及

依据该第一平均信号与该第二平均信号对应地产生该输出信号以驱动负载，其中该输出信号的驱动电流至少为第一驱动状态、第二驱动状态、等电位状态三者其中之一。

12.根据权利要求11所述的积化和差D类功率放大器的方法，其特征在于该第一参考信号及该第二参考信号的电平与三角波电平的最大值及最小值相关。

13.根据权利要求12所述的积化和差D类功率放大器的方法，其特征在于该三角波电平的最大值等于该第一参考信号的电平，而该三角波电平的最小值等于该第二参考信号的电平。

14.根据权利要求12所述的积化和差D类功率放大器的方法，其特征在于该三角波电平的最大值大于该第一参考信号的电平，而该三角波电平的最小值小于该第二参考信号的电平，但该第一参考信号的电平大于该第二参考信号的电平。

15.根据权利要求12所述的积化和差D类功率放大器的方法，其特征在于该三角波电平的最大值小于该第一参考信号的电平，而该三角波电平的最小值大于该第二参考信号的电平。

16.根据权利要求12所述的积化和差D类功率放大器的方法，其特征在于该第一参考信号及该第二参考信号的电平与该三角波电平的最大值及最小值皆介于系统电位与接地电位之间。

Images