CN101740420A - 铜支柱制作工艺 - Google Patents

铜支柱制作工艺 Download PDF

Info

Publication number
CN101740420A
CN101740420A CN200810202279A CN200810202279A CN101740420A CN 101740420 A CN101740420 A CN 101740420A CN 200810202279 A CN200810202279 A CN 200810202279A CN 200810202279 A CN200810202279 A CN 200810202279A CN 101740420 A CN101740420 A CN 101740420A
Authority
CN
China
Prior art keywords
copper
wafer
strut
pillar
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810202279A
Other languages
English (en)
Other versions
CN101740420B (zh
Inventor
李德君
孟津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102022796A priority Critical patent/CN101740420B/zh
Publication of CN101740420A publication Critical patent/CN101740420A/zh
Application granted granted Critical
Publication of CN101740420B publication Critical patent/CN101740420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明提供了一种用于半导体晶圆片的电镀铜支柱制备工艺，首先在晶圆片表面均匀的溅射一层金属种子层，然后进行光刻制程在晶圆片表面的特定位置形成开口，往这些开口内电镀铜支柱。本发明通过降低电镀过程中，晶圆片的自转速度，并增大电镀液的浓度，提高了铜支柱顶部的平整性，改善其均匀度性能。因此，使用本发明方法所形成的铜支柱与封装衬底具有接触特性好，成品度及可靠性高的特点。

Description

铜支柱制作工艺
技术领域
本发明属于半导体制造技术领域，具体属于芯片的电气和机械连接的封装技术，尤其涉及一种用于晶圆片的电镀铜支柱制备工艺。
背景技术
高性能的芯片在后道工序的钝化层形成、接触焊盘(Pad)打开以后，通常使用焊料凸点(Solder Bump)与电路板、或下一级封装衬底实现电气和机械连接，这种封装技术通常称为“倒装封装”技术。
铜因为具有较低的电阻率，其作为芯片互连材料的选择，在半导体技术中，大量的用于倒装封装和互连线应用提供一个可软焊的表面，其封装技术中铜支柱制备工艺(Cu pillar plating process)基本过程：首先在晶圆片表面均匀的溅射一层金属种子层，如TiCu或者CrCu，然后进行光刻制程在晶圆片表面的特定位置形成开口，往这些开口内电镀上铜支柱。
现有技术制造铜焊料凸点(Cu pillar single bumping)的方法中，应用较为广泛的方式是，采用电镀沉积的方式在晶圆片表面形成铜支柱。将晶圆片放入电镀液中接电作为阴极，晶圆片表面的开口处曝露先期溅射的铜种子层，和电镀液中的铜离子发生还原反应，沉积单质铜，随时间增长，形成铜支柱。在这个过程中，为了使电镀液与晶圆片充分均匀的接触，并增大离子扩散速度，将晶圆片在电镀液中自旋转，目前主流的八寸晶圆片封装技术，其晶圆的自转速为45rpm～75rpm(rpm为转/分钟)，电镀液采用硫酸铜溶液Cu2SO4·H2O，浓度为100g/L-140g/L.(g/L为克/升)。
在现有电解铜支柱制备工艺中，由于晶圆片的自旋过程，随着晶圆片上各点相对于中心的距离变化，其离心力随距离增大而逐渐增大。直接产生的后果是晶圆上铜支柱的镀层表面形成斜坡状，如图2所示，支柱表面靠近旋转中心一侧较另一侧更低，其均匀度超过30％。上述均匀度概念为(最高点高度-最低点高度)/平均高度。均匀度作为铜支柱制备的一个重要性能指标，将直接影响后期封装焊接的接触性能。比如上层基板焊接铜支柱时，支柱表面的焊料分布随支柱的表面高度分布不均匀，且接触面变小，其较高一侧总是比较低一侧的焊料量更薄，且合金化性质更严重，从而导致支柱表面焊接后焊点电阻率不均，破坏产品的可靠性等后果。因此，改进晶圆片上的电镀铜支柱制备工艺来满足封装可靠性的需求是非常必要的。
发明内容
本发明要解决的技术问题是：提供一种用于半导体晶圆片的电镀铜支柱制备工艺，改善铜支柱表面的均匀度性质，提高焊接封装中焊点可靠性。
为解决上述技术问题，本发明提供的电镀铜支柱的制备工艺，用于在晶圆片上暴露的接触开口上形成铜凸点，所述工艺流程包括以下步骤：
(1)提供表面形成有连续的铜种子层的晶圆；
(2)在晶圆上形成具有若干开口的保护光阻，所述开口暴露出铜种子层；
(3)采用电镀工艺在开口内沉积铜焊料，所述电镀工艺的渡液包含浓度为180g/L～220g/L的硫酸铜Cu2SO4·H2O溶液，电镀过程中晶圆在镀液中作自转动，转速为5rpm～15rpm。
(4)去除保护光阻，回流形成铜支柱。
根据本发明所提供的一种电镀铜支柱的制备工艺，其中，所述晶圆片为八寸或十二寸标准晶圆片，所述第(3)步骤的电镀液使用浓度180g/L～220g/L的硫酸铜Cu2SO4·H2O溶液，电镀过程中晶圆片在上述电镀液内，作5rpm～15rpm的自转运动，电镀铜时间根据制备的铜支柱所需高度及电镀速度决定。
作为优选方案，步骤(3)电镀铜后，还有一步骤电镀锡银焊料，以便基板焊点连接，并在步骤(4)的加热过程中焊料回流，形成铜支柱。
本发明的技术效果是：本发明通过降低电镀过程中，晶圆片的自转速度，并增大电镀液的浓度，提高电镀铜支柱顶部的平整性，改善铜支柱的均匀度。因此，使用本发明方法所形成的铜支柱与封装衬底具有接触特性好，成品度及可靠性高特点。
附图说明
图1是本发明所述的电镀铜支柱的制作工艺流程图；
图2是当前电镀铜支柱制备形成的铜支柱均匀度示意图；
图3是本发明所述制备工艺形成的铜支柱均匀度效果图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
如图1所示为铜支柱制作方法的工艺流程图，具体步骤如下：
提供一个晶圆，其半导体衬底1内形成有若干有源器件，即需要制作铜支柱的特定开口处2。在半导体衬底1的表面形成一种子层，因为需要在有源器件的特定开口处电镀铜，所以采用TiCu或者CrCu，并使用金属溅射的方式形成金属种子层3。
在晶圆表面覆盖光阻4，并使用掩膜通过光刻，在光阻4上对应的准备制作铜支柱特定开口处2形成开口，暴露出金属种子层3。
将晶圆片放入特定浓度的硫酸铜电镀液中，使其匀速自旋转，晶圆片接阴极进行电镀，电镀液中的铜离子在晶圆开口处发生还原反应，积累形成铜柱。而晶圆表面的其他地方因为光阻4的保护，不会发生电镀反应。
作为优选方案，在经过特定的时间形成所需支柱高度的后，更换电镀液，在支柱表面电镀一层锡或者银焊料。
最后，去除光阻4，并加热晶圆回流焊料得到铜支柱。
由现有技术背景可知，铜支柱的均匀度较差，主要是因为电镀晶圆片在电镀过程中自转所产生的离心力所致，所以可以采取降低晶圆片的自转速度的方式提高其均匀度指标，但是这样会影响其电镀的离子扩散速率，为了避免电镀速度的降低，可采取同时增加电镀液中Cu2SO4·H2O的浓度，提高单位接触面积内的铜离子数量。上述电镀工艺中，硫酸铜电镀液Cu2SO4·H2O浓度为180g/L～220g/L，晶圆片的自转速度为5rpm～15rpm。
本发明的具体实施例1，采取工艺参数如下：晶圆片的自转转速5rpm，电镀液Cu2SO4·H2O的浓度220g/L，标准电镀时间35分钟，采取上述工艺步骤，测得晶圆片上形成的铜支柱表面平均均匀度略小于6％。
本发明的具体实施例2，采取工艺参数如下：晶圆片的自转转速15rpm，电镀液Cu2SO4·H2O的浓度180g/L，标准电镀时间35分钟，采取上述工艺步骤，测得晶圆片上形成的铜支柱表面平均均匀度略小于6％。
本发明的具体实施例3，采取工艺参数如下：晶圆片的自转转速5rpm，电镀液Cu2SO4·H2O的浓度180g/L，标准电镀时间45分钟，采取上述工艺步骤，测得晶圆片上形成的铜支柱表面平均均匀度略小于6％。
本发明的具体实施例4，采取工艺参数如下：晶圆片的自转转速15rpm，电镀液Cu2SO4·H2O的浓度220g/L，标准电镀时间30分钟，采取上述工艺步骤，测得晶圆片上形成的铜支柱表面平均均匀度略小于6％。
从上述效果可见，本发明所述工艺流程其制备的铜支柱表面均匀度指标低于6％，大大优于现有技术下制备铜支柱30％的均匀度，对比效果如图3所示。故本发明所述的电镀铜支柱制备工艺产生显著效果，具有创造性。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (5)

1.一种铜支柱制作工艺，包括以下步骤：
(1)提供表面形成有连续的铜种子层的晶圆；
(2)在晶圆上形成具有若干开口的保护光阻，所述开口暴露出铜种子层；
(3)采用电镀工艺在开口内沉积铜焊料，所述电镀工艺的渡液包含浓度为180g/L～220g/L的硫酸铜Cu2SO4·H2O溶液，电镀过程中晶圆在镀液中作自转动，转速为5rpm～15rpm；
(4)去除保护光阻，回流铜焊料形成铜支柱。
2.如权利要求1所述的铜支柱制作工艺，其特征在于所述铜种子层为TiCu或者CrCu。
3.如权利要求1所述的铜支柱制作工艺，其特征在于所述晶圆片为八寸或十二寸晶圆片。
4.一种铜支柱制作工艺，包括以下步骤：
(1)提供表面形成有连续的铜种子层的晶圆；
(2)在晶圆上形成具有若干开口的保护光阻，所述开口暴露出铜种子层；
(3)采用电镀工艺在开口内沉积铜焊料，所述电镀工艺的渡液包含浓度为180g/L～220g/L的硫酸铜Cu2SO4·H2O溶液，电镀过程中晶圆在镀液中作自转动，转速为5rpm～15rpm。
(4)在铜焊料上电镀锡或者银焊料；
(5)去除保护光阻，回流铜焊料和锡银焊料形成铜支柱。去除保护光阻，回流焊料形成铜支柱。
5.如权利要求4所述的铜支柱制作工艺，其特征在于所述铜种子层为TiCu或者CrCu。
CN2008102022796A 2008-11-05 2008-11-05 铜支柱制作工艺 Active CN101740420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102022796A CN101740420B (zh) 2008-11-05 2008-11-05 铜支柱制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102022796A CN101740420B (zh) 2008-11-05 2008-11-05 铜支柱制作工艺

Publications (2)

Publication Number Publication Date
CN101740420A true CN101740420A (zh) 2010-06-16
CN101740420B CN101740420B (zh) 2011-11-09

Family

ID=42463679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102022796A Active CN101740420B (zh) 2008-11-05 2008-11-05 铜支柱制作工艺

Country Status (1)

Country Link
CN (1) CN101740420B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497202B1 (en) 2012-02-21 2013-07-30 International Business Machines Corporation Interconnect structures and methods of manufacturing of interconnect structures
CN103311223A (zh) * 2013-06-14 2013-09-18 深圳市创智成功科技有限公司 晶圆电镀镍金产品及其制备方法
CN103426815A (zh) * 2012-04-26 2013-12-04 应用材料公司 用于部件填充的半导体反流处理
CN103426816A (zh) * 2012-04-26 2013-12-04 应用材料公司 用于高深宽比填充的半导体反流处理
CN105040059A (zh) * 2015-06-30 2015-11-11 苏州华日金菱机械有限公司 一种采用晶圆设备电镀铜的方法
US10190228B2 (en) 2016-03-29 2019-01-29 Rohm And Haas Electronic Materials Llc Copper electroplating baths and electroplating methods capable of electroplating megasized photoresist defined features
US10665503B2 (en) 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
CN1365141A (zh) * 2001-01-12 2002-08-21 华治科技股份有限公司 凸块制作方法
CN1185707C (zh) * 2002-06-17 2005-01-19 威盛电子股份有限公司 凸块底缓冲金属结构
WO2006004809A1 (en) * 2004-06-30 2006-01-12 Unitive International Limited Methods of forming lead free solder bumps and related structures
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance
CN101071778A (zh) * 2006-05-08 2007-11-14 中芯国际集成电路制造(上海)有限公司 焊料凸点制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497202B1 (en) 2012-02-21 2013-07-30 International Business Machines Corporation Interconnect structures and methods of manufacturing of interconnect structures
US8927421B2 (en) 2012-02-21 2015-01-06 International Business Machines Corporation Interconnect structures and methods of manufacturing of interconnect structures
CN103426815A (zh) * 2012-04-26 2013-12-04 应用材料公司 用于部件填充的半导体反流处理
CN103426816A (zh) * 2012-04-26 2013-12-04 应用材料公司 用于高深宽比填充的半导体反流处理
US10665503B2 (en) 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill
CN103311223A (zh) * 2013-06-14 2013-09-18 深圳市创智成功科技有限公司 晶圆电镀镍金产品及其制备方法
CN105040059A (zh) * 2015-06-30 2015-11-11 苏州华日金菱机械有限公司 一种采用晶圆设备电镀铜的方法
US10190228B2 (en) 2016-03-29 2019-01-29 Rohm And Haas Electronic Materials Llc Copper electroplating baths and electroplating methods capable of electroplating megasized photoresist defined features
TWI649461B (zh) * 2016-03-29 2019-02-01 美商羅門哈斯電子材料有限公司 能夠電鍍大尺寸化經光阻限定之特徵的銅電鍍浴及電鍍方法

Also Published As

Publication number Publication date
CN101740420B (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
CN101740420B (zh) 铜支柱制作工艺
US9620468B2 (en) Semiconductor packaging structure and method for forming the same
CN101950728B (zh) 金属柱凸块结构及其形成方法
US6638847B1 (en) Method of forming lead-free bump interconnections
KR101688262B1 (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
US10163836B2 (en) Conductive external connector structure and method of forming
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
US20130181338A1 (en) Package on Package Interconnect Structure
KR20110128388A (ko) 범프 구조물 및 그 제조 방법
KR101545402B1 (ko) 반도체 구조 및 이의 제조 방법
CN100459082C (zh) 铅锡合金凸点制作方法
CN115101507A (zh) 一种超窄节距nt-Cu/纳米复合Ag基微凸点互连结构及其制备方法
CN102931100B (zh) 半导体封装结构的形成方法
CN102222630A (zh) 一种制备Sn-Ag-In三元无铅倒装凸点的方法
CN100539057C (zh) 焊料凸块的制造方法
CN101908516B (zh) 倒装芯片锡银凸块结构及其制造方法
CN114481100B (zh) 化学镀不同厚度的金属的方法、器件的封装方法
CN216213431U (zh) 一种倒装芯片的封装结构
CN102931159B (zh) 半导体封装结构
CN102945836B (zh) 半导体封装结构
US10134694B2 (en) Method of forming redistribution layer
CN105374775A (zh) 焊盘、半导体器件和半导体器件的制造工艺
CN111312679B (zh) 一种减小凸块底切的结构及其制造方法
CN117867614B (zh) 一种芯片铜柱的电镀方法及铜柱凸块的制作方法
JP3606795B2 (ja) 噴流式バンプ形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant