CN101739366B - 缓冲区管理装置及存储器的缓冲区管理方法 - Google Patents

缓冲区管理装置及存储器的缓冲区管理方法 Download PDF

Info

Publication number
CN101739366B
CN101739366B CN2009100065541A CN200910006554A CN101739366B CN 101739366 B CN101739366 B CN 101739366B CN 2009100065541 A CN2009100065541 A CN 2009100065541A CN 200910006554 A CN200910006554 A CN 200910006554A CN 101739366 B CN101739366 B CN 101739366B
Authority
CN
China
Prior art keywords
access
buffer
signal
storer
access request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100065541A
Other languages
English (en)
Other versions
CN101739366A (zh
Inventor
简国龙
薛景文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101739366A publication Critical patent/CN101739366A/zh
Application granted granted Critical
Publication of CN101739366B publication Critical patent/CN101739366B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)

Abstract

一种缓冲区管理装置及存储器的缓冲区管理方法，所述缓冲区管理装置耦接于存储器和电路区块间，包括：仲裁器，从电路区块中为缓冲区选择持有者，传送存取请求信号至相应缓冲区，传送存取响应信号至持有者以响应存取请求信号；缓冲区，缓冲存取请求信号和存取响应信号；以及复用器，交替从缓冲区获取存取请求信号以产生存储器存取信号，发送存储器存取信号至存储控制器，接收存储器响应信号以响应存储器存取信号，将存储器响应信号作为存取响应信号分配至缓冲区。利用本发明可减少缓冲区数目、芯片面积和电力消耗，增加存储器的数据带宽。

Description

缓冲区管理装置及存储器的缓冲区管理方法
技术领域
本发明涉及存储器(memory)，尤其涉及存储器的缓冲区管理(buffermanagement)。
背景技术
存储器是电子系统的常用组件(component)。具有存储器的电子系统可包含多个需存取(access)存储器的组件装置。然而，存储器一次只能服务一个组件装置的一个存取请求。因此，当电子系统的多个组件装置在同一时间请求存取存储器时，则需要缓冲区管理装置来处置(handle)多个组件装置对存储器的存取请求。
图1为具有已知缓冲区管理装置104的电子系统100的方块示意图。除缓冲区管理装置104之外，电子系统100还包含多个电路区块102a～102n、存储控制器106和存储器108。电路区块102a～102n分别连接于电子系统100的多个组件装置，并且当组件装置需存取存储器108时，相应的电路区块产生发送至缓冲区管理装置104的存取请求信号(Req)。存取请求信号包含请求模式信息(Mode)和将要写入存储器108的数据(Odata)，其中请求模式信息指示存取请求的类型，例如读取请求、写入请求、字节读取请求、字节写入请求、屏蔽读取请求(mask read quest)或屏蔽写入请求。
缓冲区管理装置104包括仲裁器112、模式锁存电路114和地址产生器116。当仲裁器112在同一时间从电路区块102a～102n接收到多个存取请求信号时，仲裁器112从多个电路区块102a～102n中选择一个持有者(owner)以发送存取请求信号至存储器108。在选择持有者后，仲裁器112发送授与信号(Gnt)至持有者，以通知电路区块其存取请求已得到授与。接着，模式锁存电路114储存由持有者发送的存取请求的请求模式信息(Mode)。然后，根据仲裁器112选择的持有者和储存于模式锁存电路114的请求模式信息，地址产生器116产生地址信息(Addr)，其中地址信息可指示由持有者存取的存储器地址。
在选择持有者后，仲裁器112产生关于发送存取请求的持有者的持有者信息。并且，根据由持有者产生的请求模式信息，仲裁器112也产生请求类型信息(Req-type)，其中请求类型信息可指示存取请求的类型，例如读取请求或写入请求。因此，可形成包含持有者信息、请求类型信息、写入数据(Odata)和地址信息的存储器存取请求信号，并将所述存储器存取请求信号传输至存储控制器106。
接着，存储控制器106根据存储器存取请求信号存取存储器108，产生存储器响应信号以响应所述存储器存取请求信号。在实施例中，存储器响应信号包括地址锁存使能信号(Ale)、来自存储控制器106的数据锁存使能信号(Dle)、根据存储器存取请求信号自存储器108读取的数据(Idata)。地址锁存使能信号通知持有者现有地址已存取过，并请求新地址。数据锁存使能信号通知持有者现有数据已输出给持有者。
接着，仲裁器112把地址锁存使能信号、数据锁存使能信号和读出数据作为存取响应信号转送给从多个电路区块102a～102n选择出的持有者。电路区块发送地址增量信号(Ptr-inc)至地址产生器116，以递增地址信息的地址。当存取请求信号请求的所有地址均已存取后，仲裁器112发送地址锁存完成信号(Ale-last)以通知持有者。当存取请求信号请求的所有数据均已自存储器108读出后，仲裁器112发送数据锁存完成信号(Dle-last)以通知持有者。在现有持有者的所有存取请求完成后，仲裁器112从其它电路区块102a～102n中选择能够存取存储器108的下一个持有者，并且下一个持有者重复相同的存储器存取程序。
缓冲区管理装置104通过模式锁存电路114和地址产生器116产生地址信息(Addr)。如果存取存储器的电路区块可独立产生地址信息，则模式锁存电路114和地址产生器116可从缓冲区管理装置104中删除(omit)。
参考图2，图2为具有另一个已知缓冲区管理装置204的电子系统200的方块示意图。多个电路区块202a～202n直接产生存取请求，其中存取请求包含请求类型信息(Req-type)、写入数据(Odata)和存取地址(Addr)。在仲裁器212从电路区块202a～202n中选择存储器208的持有者后，仲裁器212直接将由持有者产生的请求类型信息、写入数据和存取地址作为存储器存取信号转送给存储控制器206。因此，在如图2所示的缓冲区管理装置204中，不存在模式锁存电路114和地址产生器116。
随着电子系统的发展，对存储器的带宽需求正逐渐增加。然而，为了获得更高的带宽，需牺牲一些性能(例如芯片面积或者电力消耗)来适应时序要径(timing critical path)。因此，需要一个作为存储器和组件电路间接口的缓冲区管理装置来解决此问题。
发明内容
由于在现有技术中对电子系统的存储器带宽需求逐渐增加，而为了获得更高的带宽，需牺牲芯片面积或者电力消耗等性能来适应时序要径，有鉴于此，本发明的目的之一是提供一种缓冲区管理装置及存储器的缓冲区管理方法。
本发明提供一种缓冲区管理装置，耦接于操作频率为高频的存储器和存取所述存储器的操作频率为低频的多个电路区块间，其中所述缓冲区管理装置包括：仲裁器，操作频率为低频，从所述多个电路区块中为多个缓冲区选择多个持有者，以低频传送所述多个持有者产生的多个存取请求信号至相应缓冲区，并以低频传送由所述相应缓冲区获取到的多个存取响应信号至所述多个持有者以回应所述多个存取请求信号；所述多个缓冲区，缓冲由所述多个持有者产生的所述多个存取请求信号，并且缓冲发送至所述多个持有者的所述多个存取响应信号；以及复用器，操作频率为高频，交替从所述多个缓冲区获取所述多个存取请求信号，以产生存储器存取信号，以高频发送所述存储器存取信号至所述存储器的操作频率为高频的存储控制器，并以高频接收由所述存储控制器产生的存储器响应信号以响应所述存储器存取信号，将所述存储器响应信号作为所述多个存取响应信号分配至所述多个缓冲区。
本发明另提供一种存储器的缓冲区管理方法，其中操作频率为低频的多个电路区块请求存取操作频率为高频的所述存储器，所述存储器的缓冲区管理方法包括：为多个缓冲区从所述多个电路区块中选择多个持有者；由所述多个缓冲区缓冲所述多个持有者产生的多个存取请求信号；交替的自所述多个缓冲区获取所述多个存取请求信号，以产生传送至所述存储器的操作频率为高频的存储控制器的存储器存取信号；在接收存储器响应信号后，将所述存储器响应信号作为多个存取响应信号分配至所述多个缓冲区，其中所述存储器响应信号为响应所述存储器存取信号而由所述存储控制器产生；由所述缓冲区缓冲所述多个存取响应信号；以及从所述多个缓冲区获取所述多个存取响应信号，传送所述多个存取响应信号至所述多个持有者以回应所述多个存取请求信号，其中，所述多个存取请求信号和所述多个存取响应信号由低频生成，所述存储器存取信号和所述存储器响应信号由高频生成。
利用本发明可以更有效的使用缓冲区，减少缓冲区的数目、芯片面积和电力消耗。并且通过高操作频率，本发明可增加存储器的数据带宽以改进系统性能。
附图说明
图1为具有已知缓冲区管理装置的电子系统的方块示意图；
图2为具有另一个已知缓冲区管理装置的电子系统的方块示意图；
图3为根据本发明具有缓冲区管理装置的电子系统的方块示意图；
图4为根据本发明具有另一个缓冲区管理装置的电子系统的方块示意图；
图5为根据本发明具有另一缓冲区管理装置的电子系统的方块示意图。
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂，下文特举较佳实施例做详细说明。实施例是为说明本发明，并非用以限制本发明。本发明的保护范围以所附申请专利范围为准。
图3(包括图3a和图3b)为根据本发明具有缓冲区管理装置304的电子系统300的方块示意图。除了缓冲区管理装置304外，电子系统300还包含多个电路区块302a～302n、存储控制器306和存储器308。存储器308和存储控制器306的操作频率比电路区块302a～302n的操作频率高。总体上来说，高频的范围为低频的一到两倍。在一个实施例中，高频为低频的两倍。因此，与图1中的缓冲区管理装置104相比，缓冲区管理装置304具有接口的区别性特征，所述接口耦接(couple)于具有不同的操作频率的存储器308和电路区块302a～302n之间。
缓冲区管理装置304包含仲裁器312、两个模式锁存电路314和315、两个地址产生器316和317、两个缓冲区320和330以及复用器340。仲裁器312操作频率为低频，复用器340操作频率为高频。当电路区块302a～302n需存取存储器308时，电路区块302a～302n发送存取请求(Req)至仲裁器312。在一个实施例中，存取请求包含请求模式信息(Mode)和写入数据(Odata)，其中请求模式信息可指示该存取请求为读取请求或写入请求。以本实施例中具有两个模式的两个持有者为例，当仲裁器312在同一时间从电路区块302a～302n接收到多个存取请求时，根据电路区块302a～302n的优先级别，仲裁器312从电路区块302a～302n中为两个缓冲区320和330选择两个发送存取请求的持有者。每个持有者专用于缓冲区320和330的其中之一，且从电路区块302a～302n中选择的两个持有者可以是相同的电路区块，也可以是不同的电路区块。
在选择缓冲区320和330的持有者后，仲裁器312发送授与信号(Gnt)至两个持有者，以通知电路区块其存取请求已得到授与。接着，模式锁存电路314和315分别储存由两个持有者发送的存取请求的请求模式信息(Mode)。然后，根据储存于模式锁存电路314和315的请求模式信息，地址产生器316和317分别产生地址信息(Addr1和Addr2)，其中地址信息可分别指示由两个持有者存取的存储器地址。
在选择每个缓冲区320和330的持有者后，仲裁器312分别产生持有者信息(Owner1和Owner2)，持有者信息分别指示发送存取请求的持有者。并且，根据由两个持有者产生的请求模式信息(Mode)，仲裁器312也产生请求类型信息(Req-type1和Req-type2)，其中请求类型信息可指示存取请求为读取请求或写入请求。因此，可形成相应于缓冲区322的第一持有者的第一存取请求信号并传输至缓冲区320，以及形成相应于缓冲器332的第二持有者的第二存取请求信号并传输至缓冲器330，其中第一存取请求信号包含持有者信息(Owner1)、请求类型信息(Req-type1)、写入数据(Odata1)和地址信息(Addr1)，第二存取请求信号包含持有者信息(Owner2)、请求类型信息(Req-type2)、写入数据(Odata2)和地址信息(Addr2)。
缓冲区320包括第一组件缓冲区322以及第二组件缓冲区324，缓冲区330亦包括第一组件缓冲区332以及第二组件缓冲区334。在一个实施例中，第一组件缓冲区322和332以及第二组件缓冲区324和334均为先进先出(FIFO)环形缓冲区(ring buffer)。第一组件缓冲区322和332分别缓冲第一持有者的第一存取请求信号和第二持有者的第二存取请求信号。例如，第一组件缓冲区322储存第一持有者的由第一存取请求信号所运载(carry)的持有者信息(Owner1)、请求类型信息(Req-type1)、写入数据(Odata1)和存取地址(Addr1)，第二组件缓冲区332储存第二持有者的由第二存取请求信号所运载的持有者信息(Owner2)、请求类型信息(Req-type2)、写入数据(Odata2)和存取地址(Addr2)。
接着，复用器340分别从组件缓冲区322和332获取(retrieve)第一存取请求信号和第二存取请求信号。然后复用器340交替选择第一存取请求信号和第二存取请求信号作为存储器存取信号，并以高频将存储器存取信号传送至存储控制器306。举例来说，包含储存于第一组件缓冲区322的持有者信息(Owner1)、请求类型信息(Req-type1)、写入数据(Odata1)和存取地址(Addr1)的第一存取请求信号首先作为存储器存取信号被传送至存储控制器306。在存储控制器306完全接收关于第一存取请求信号的存储器存取信号后，第二存取请求信号(包括Owner2，Req-type2，Odata2，及Addr2)作为存储器存取信号被传送至存储控制器306。
第一存取请求信号和第二存取请求信号的数据以低频传送至第一组件缓冲区322和332。当复用器340的操作频率比普通架构的频率高时，电子系统300的操作带宽将近似线性的增加。
存储控制器306根据所述存储器存取信号存取存储器308，并且产生高频存储器响应信号以响应存储器存取信号。在一个实施例中，存储器响应信号包括从存储器308导出的读出数据(Idata)，和自存储控制器306导出的地址锁存使能(Ale)信息及数据锁存使能(Dle)信息。在复用器340自存储控制器306接收到存储器响应信号后，复用器340以高频交替将所述存储器响应信号分配至缓冲区320和330，作为第一存取响应信号和第二存取响应信号。第一存取响应信号储存在缓冲区320的第二组件缓冲区324中，第二存取响应信号储存在缓冲器330的第二组件缓冲区334中。在一个实施例中，第一存取响应信号和第二存取响应信号包括根据存储器存取请求信号由存储控制器306自存储器308获取的读出数据(Idata1和Idata2)。
接着，仲裁器312自第二组件缓冲区324和334中获取存取响应信号，并将存取响应信号以低频传送至持有者。因为一个电路区块可能是缓冲区320或缓冲区330的持有者，电路区块302a～302n可接收自缓冲区320获取的读出数据(Idata1)或自缓冲区330获取的读出数据(Idata2)。如果一个电路区块同时是缓冲区320和缓冲区330的持有者，则该电路区块同时接收读出数据(Idata1和Idata2)。
并且，当现行地址已经过存取，仲裁器312产生地址锁存信号(Ale1/Ale2)以向持有者请求新地址。当现行数据已输出给持有者，仲裁器312产生数据锁存信号(Dle1/Dle2)以通知持有者。当存取请求信号请求的所有地址已经存取时，仲裁器312发送地址锁存完成信号(Ale-last1/Ale-last2)，以通知持有者。当存取请求信号请求的所有数据已经自第二组件缓冲区324或334读出时，仲裁器312发送数据锁存完成信号(Dle-last1/Dle-last2)，以通知持有者。
如果存取存储器的电路区块302a～302n可独立产生地址信息，则模式锁存电路314和315以及地址产生器316和317可从缓冲区管理装置304中删除。
参考图4，图4为根据本发明具有另一个缓冲区管理装置404的电子系统400的方块示意图。多个电路区块402a～402n直接产生存取请求(Req)，其中存取请求包含请求类型信息(Req-type)、写入数据(Odata)和存取地址(Addr)。在仲裁器412从电路区块402a～402n中选择缓冲区420和430的持有者后，仲裁器412直接将由持有者产生的请求类型信息(Req-type)、写入数据(Odata)和存取地址(Addr)转送给缓冲区420和430。在如图4所示的缓冲区管理装置404中，不存在模式锁存电路314和314以及地址产生器316和317，其中图4所示的第一组件缓冲区422和432、第二组件缓冲区424和434、复用器440及存储控制器406与图3中类似。
存储器308和408的高频受限于低频一到两倍的范围。当存储器的高频高于存取存储器电路区块的低频的两倍时，图3和图4所示的缓冲区管理装置304和404的架构可以延伸形成一新的介于电路区块和存储器间的缓冲区管理装置。举例来说，当存储器操作高频为电路区块低频的N倍时(即，所述高频除以所述低频等于N)，新的缓冲区管理装置包括M个缓冲区，其中缓冲区的数目M值为不小于商数(quotient)N的最小整数。在一个实施例中，新的缓冲区管理装置还包括M个模式锁存电路和M个地址产生器。
参考图5，图5为根据本发明具有另一缓冲区管理装置504的电子系统500的方块示意图。缓冲区管理装置504包括仲裁器512、包括多个导管552a～552m的缓冲区550和复用器540。除了缓冲区550外，缓冲区管理装置504与图4所示的缓冲区管理装置404相似。多个电路区块502a～502n请求存取存储器508并发送存取请求信号Req1～Reqn至缓冲区管理装置504的仲裁器512。在一个实施例中，存取请求信号Req1～Reqn与图3和图4所示的存取请求信号相同。接着，仲裁器512自电路区块502a～502n中为缓冲区550的导管552a～552m选择多个持有者，并且将持有者产生的存取请求信号Reqa～Reqm传送至相应的导管552a～552m。
导管552a～552m的操作与图4所示的缓冲区422和432相似，并且缓冲由相应的持有者产生的存取请求信号Reqa～Reqm。接着，复用器540交替的自缓冲区550的导管552a～552m中获取存取请求信号Reqa～Reqm以产生存储器存取信号MA，并发送所述存储器存取信号MA至存储器508的存储控制器506。存储控制器506接着根据存储器存取信号MA自存储器508中获取数据，以产生存储器响应信号MR。在复用器540接收到由存储控制器506产生的存储器响应信号MR后，复用器540将存储器响应信号MR作为存取响应信号Repa～Repm分配至导管552a～552m。
接着，缓冲区550的导管552a～552m缓冲存取响应信号Repa～Repm。在一个实施例中，存取响应信号Repa～Repm与图3和图4中的存储器响应信号相同，其中存储器响应信号包括读出数据(Idata)、地址锁存使能(Ale)信息和数据锁存使能(Dle)信息。仲裁器512接着自导管552a～552m中获取存取响应信号Repa～Repm，并将存取响应信号Repa～Repm作为存取响应信号Rep1～Repn传送至持有者502a～502n以响应存取请求信号Req1～Reqn。在一个实施例中，存储器508和存储控制器506操作频率为高频，电路区块502a～502n操作频率为低频。复用器540发送存储器存取信号MA至存储控制器506，并且以高频自存储控制器506接收存储器响应信号MR，仲裁器512自电路区块502a～502n接收存取请求信号Req1～Reqn，并且以低频传送存取响应信号Rep1～Repn至电路区块502a～502n。
依据本发明的实施例，本发明亦提供一种存储器的缓冲区管理方法，其中多个电路区块请求存取所述存储器，存储器的缓冲区管理方法包括下列步骤：为多个缓冲区从所述多个电路区块中选择多个持有者；由所述多个缓冲区缓冲所述多个持有者产生的多个存取请求信号；交替的自所述多个缓冲区获取所述多个存取请求信号，以产生传送至所述存储器的存储控制器的存储器存取信号；在接收存储器响应信号后，将所述存储器响应信号作为多个存取响应信号分配至所述多个缓冲区，其中所述存储器响应信号为响应所述存储器存取信号而由所述存储控制器产生；由所述多个缓冲区缓冲所述多个存取响应信号；以及从所述多个缓冲区获取所述多个存取响应信号，传送所述多个存取响应信号至所述多个持有者以回应所述多个存取请求信号。
本发明提供的一种缓冲区管理装置，接口连接多个电路区块和存储器，其中存取存储器的电路区块操作频率为低频，存储器操作频率为高频。通过这些实施例，可以更有效的使用缓冲区，减少缓冲区的数目、芯片面积和电力消耗。并且通过高操作频率，可增加存储器的数据带宽以改进系统性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视所附的申请专利权利要求所界定为准。

Claims (15)

1.一种缓冲区管理装置，耦接于操作频率为高频的存储器和操作频率为低频的多个电路区块间，其中所述多个电路区块用于存取所述存储器，所述缓冲区管理装置包括：
仲裁器，操作频率为低频，从所述多个电路区块中为多个缓冲区选择多个持有者，以低频传送所述多个持有者产生的多个存取请求信号至相应缓冲区，并以低频传送由所述多个相应缓冲区获取到的多个存取响应信号至所述多个持有者以回应所述多个存取请求信号；
所述多个缓冲区，缓冲由所述多个持有者产生的所述多个存取请求信号，并且缓冲发送至所述多个持有者的所述多个存取响应信号；以及
复用器，操作频率为高频，交替从所述多个缓冲区获取所述多个存取请求信号，以产生存储器存取信号，以高频发送所述存储器存取信号至所述存储器的操作频率为高频的存储控制器，并以高频接收由所述存储控制器产生的存储器响应信号以响应所述存储器存取信号，将所述存储器响应信号作为所述多个存取响应信号分配至所述多个缓冲区。
2.根据权利要求1所述的缓冲区管理装置，其特征在于，所述多个缓冲区为先进先出环形缓冲区。
3.根据权利要求1所述的缓冲区管理装置，其特征在于，所述多个缓冲区的数目为不小于将所述高频除以所述低频所得商数的最小整数值。
4.根据权利要求1所述的缓冲区管理装置，其特征在于，所述每个缓冲区包括：
第一组件缓冲区，用于缓冲所述多个持有者产生的所述多个存取请求信号，其中所述多个存取请求信号由所述仲裁器指定给所述多个缓冲区；以及
第二组件缓冲区，用于缓冲发送至所述多个持有者的所述多个存取响应信号，其中所述多个存取响应信号由所述复用器指定给所述多个缓冲区。
5.根据权利要求1所述的缓冲区管理装置，其特征在于，每个所述存取请求信号包括持有者信息、请求类型信息、写入数据和地址信息，其中所述持有者信息指示发送所述存取请求信号的持有者，所述请求类型信息指示存取请求为读取请求或写入请求，所述地址信息指示所述存储器的存取地址。
6.根据权利要求1所述的缓冲区管理装置，其特征在于，所述存取响应信号包括根据所述存取请求信号由所述存储控制器从所述存储器获取的读出数据。
7.根据权利要求5所述的缓冲区管理装置，其特征在于，所述缓冲区管理装置进一步包括：
多个模式锁存电路，每个所述模式锁存电路专用于其中一个所述缓冲区，以储存由相应缓冲区的持有者产生的请求模式信息；以及
多个地址产生器，耦接于所述多个模式锁存电路和所述多个缓冲区间，每个所述地址产生器专用于其中一个所述缓冲区，根据所述请求模式信息和所述持有者信息产生地址信息，其中所述地址信息作为传送至所述相应缓冲区的所述存取请求信号的一部分；
其中，所述多个模式锁存电路的数目和所述多个地址产生器的数目均与所述多个缓冲区的数目相等。
8.根据权利要求1所述的缓冲区管理装置，其特征在于，所述仲裁器根据所述多个电路区块的优先级别从所述多个电路区块中选择相应于所述多个缓冲区的所述多个持有者。
9.一种存储器的缓冲区管理方法，其中操作频率为低频的多个电路区块请求存取操作频率为高频的所述存储器，所述存储器的缓冲区管理方法包括：
为多个缓冲区从所述多个电路区块中选择多个持有者；
由所述多个缓冲区缓冲所述多个持有者产生的多个存取请求信号；
交替的自所述多个缓冲区获取所述多个存取请求信号，以产生传送至所述存储器的操作频率为高频的存储控制器的存储器存取信号；
在接收存储器响应信号后，将所述存储器响应信号作为多个存取响应信号分配至所述多个缓冲区，其中所述存储器响应信号为响应所述存储器存取信号而由所述存储控制器产生；
由所述多个缓冲区缓冲所述多个存取响应信号；以及
从所述多个缓冲区获取所述多个存取响应信号，传送所述多个存取响应信号至所述多个持有者以回应所述多个存取请求信号，
其中，所述多个存取请求信号和所述多个存取响应信号由低频生成，所述存储器存取信号和所述存储器响应信号由高频生成。
10.根据权利要求9所述的存储器的缓冲区管理方法，其特征在于，所述多个缓冲区为先进先出环形缓冲区。
11.根据权利要求9所述的存储器的缓冲区管理方法，其特征在于，所述多个缓冲区的数目为不小于将所述高频除以所述低频所得商数的最小整数值。
12.根据权利要求9所述的存储器的缓冲区管理方法，其特征在于，所述每个缓冲区包括：
第一组件缓冲区，用于缓冲所述多个持有者产生的所述多个存取请求信号，其中所述多个存取请求信号由仲裁器指定给所述多个缓冲区；以及
第二组件缓冲区，用于缓冲发送至所述多个持有者的所述多个存取响应信号，其中所述多个存取响应信号由复用器指定给所述多个缓冲区。
13.根据权利要求9所述的存储器的缓冲区管理方法，其特征在于，每个所述存取请求信号包括持有者信息、请求类型信息、写入数据和地址信息，其中所述持有者信息指示发送所述存取请求信号的持有者，所述请求类型信息指示存取请求为读取请求还是写入请求，所述地址信息指示所述存储器的存取地址。
14.根据权利要求9所述的存储器的缓冲区管理方法，其特征在于，所述多个存取响应信号包括根据所述存取请求信号由所述存储控制器从所述存储器获取的读出数据。
15.根据权利要求9所述的存储器的缓冲区管理方法，其特征在于，根据所述多个电路区块的优先级别选择相应于所述多个缓冲区的所述持有者。
CN2009100065541A 2008-11-25 2009-02-19 缓冲区管理装置及存储器的缓冲区管理方法 Expired - Fee Related CN101739366B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/277,450 US8433859B2 (en) 2008-11-25 2008-11-25 Apparatus and method for buffer management for a memory operating
US12/277,450 2008-11-25

Publications (2)

Publication Number Publication Date
CN101739366A CN101739366A (zh) 2010-06-16
CN101739366B true CN101739366B (zh) 2012-05-02

Family

ID=42197435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100065541A Expired - Fee Related CN101739366B (zh) 2008-11-25 2009-02-19 缓冲区管理装置及存储器的缓冲区管理方法

Country Status (3)

Country Link
US (1) US8433859B2 (zh)
CN (1) CN101739366B (zh)
TW (1) TWI411918B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847976B1 (ko) * 2011-11-03 2018-04-12 에스케이하이닉스 주식회사 반도체 시스템
CN105573921A (zh) * 2014-10-15 2016-05-11 中兴通讯股份有限公司 文件存储方法及装置
US10209900B2 (en) * 2016-09-19 2019-02-19 Fungible, Inc. Buffer allocation and memory management using mapping table
US10997097B2 (en) * 2019-06-04 2021-05-04 Western Digital Technologies, Inc. Enabling high speed command address interface for random read
CN114691571B (zh) * 2020-12-28 2024-05-28 上海寒武纪信息科技有限公司 数据处理方法、重排序缓存器及互联设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119196A (en) * 1997-06-30 2000-09-12 Sun Microsystems, Inc. System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates
CN1498374A (zh) * 2001-04-03 2004-05-19 �Ҵ���˾ 有效地共享网络处理器中的存储器带宽的设备和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237036B2 (en) * 1997-10-14 2007-06-26 Alacritech, Inc. Fast-path apparatus for receiving data corresponding a TCP connection
US6347348B1 (en) 1998-06-30 2002-02-12 Sun Microsystems, Inc. Buffer management system having an output control configured to retrieve data in response to a retrieval request from a requesting one of a plurality of destinations
US6138188A (en) 1998-09-28 2000-10-24 Mentor Arc Inc. Buffer management device and method for improving buffer usage and access performance in data processing system
US7139280B2 (en) 2001-07-30 2006-11-21 Yishay Mansour Buffer management policy for shared memory switches
US7114041B2 (en) * 2002-12-20 2006-09-26 Lsi Logic Corporation AMBA modular memory controller
US7120714B2 (en) * 2003-05-27 2006-10-10 Intel Corporation High-speed starvation-free arbiter system, rotating-priority arbiter, and two stage arbitration method
US7343457B1 (en) * 2003-08-01 2008-03-11 Unisys Corporation Dual active bank memory controller
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US20070038829A1 (en) 2005-08-11 2007-02-15 Via Technologies, Inc. Wait aware memory arbiter
US7698498B2 (en) * 2005-12-29 2010-04-13 Intel Corporation Memory controller with bank sorting and scheduling
KR100888597B1 (ko) * 2006-09-20 2009-03-16 삼성전자주식회사 메모리 인터페이스 제어 장치 및 제어 방법
JP2008293484A (ja) * 2007-04-27 2008-12-04 Panasonic Corp バッファメモリ共有装置
US7594047B2 (en) * 2007-07-09 2009-09-22 Hewlett-Packard Development Company, L.P. Buffer circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119196A (en) * 1997-06-30 2000-09-12 Sun Microsystems, Inc. System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates
CN1498374A (zh) * 2001-04-03 2004-05-19 �Ҵ���˾ 有效地共享网络处理器中的存储器带宽的设备和方法

Also Published As

Publication number Publication date
TWI411918B (zh) 2013-10-11
US20100131722A1 (en) 2010-05-27
CN101739366A (zh) 2010-06-16
TW201020789A (en) 2010-06-01
US8433859B2 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
CN101739366B (zh) 缓冲区管理装置及存储器的缓冲区管理方法
US6381293B1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US8151134B2 (en) SPI devices and method for transferring data between the SPI devices
EP1738267B1 (en) System and method for organizing data transfers with memory hub memory modules
TW311304B (zh)
CN109716314B (zh) 用于控制数据传输的装置、存储器控制器、存储器模块和方法
US6914954B2 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US20050125590A1 (en) PCI express switch
CN100419901C (zh) 具有用于读写操作的不同突发顺序寻址的存储器件
JP3631962B2 (ja) メモリシステム
CN101097608A (zh) Ic卡以及ic卡读取系统
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
US6778463B2 (en) Memory access interface for a micro-controller system with address/data multiplexing bus
TWI449043B (zh) 高速記憶體系統
US6836861B2 (en) Efficient memory allocation scheme for data collection
US7257680B2 (en) Storage system including shared memory and plural disk drives, processors, and shared memory control units
JP2016066278A (ja) データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム
CN102237867A (zh) 包括模块控制电路的半导体模块及其控制方法
CN215298232U (zh) 一种pcie密码卡
US7206242B2 (en) Semiconductor memory
GB2459331A (en) Serial interface between integrated circuits using a bundle of independent direct memory access requests
CN114610661B (zh) 数据处理装置、方法和电子设备
JP3196107B2 (ja) データ交換システム
US20230131938A1 (en) Techniques For Accessing Memory Circuits
CN108461108B (zh) 内存芯片电路拓扑

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120502

Termination date: 20160219