CN101736405A - 提高多晶硅薄膜关键尺寸均匀度的方法 - Google Patents
提高多晶硅薄膜关键尺寸均匀度的方法 Download PDFInfo
- Publication number
- CN101736405A CN101736405A CN200810227471A CN200810227471A CN101736405A CN 101736405 A CN101736405 A CN 101736405A CN 200810227471 A CN200810227471 A CN 200810227471A CN 200810227471 A CN200810227471 A CN 200810227471A CN 101736405 A CN101736405 A CN 101736405A
- Authority
- CN
- China
- Prior art keywords
- wafer
- sio
- reaction chamber
- etching
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了提高多晶硅薄膜关键尺寸均匀度的方法，用于将晶圆置于反应腔中进行多晶硅薄膜刻蚀，该方法包括：对晶圆进行多晶硅薄膜刻蚀前，利用化学气相沉积的方法在反应腔侧壁上生成SiO2Cl4。本发明实施例的这种提高多晶硅薄膜关键尺寸均匀度的方法，每次在对晶圆加工前预先在反应室的侧壁上沉积一层物质，能够有效防止污染粒子对晶圆的表面污染，并且，利用该物质与刻蚀气体反应释放出的氧原子与晶圆边缘的硅进行反应生成氧化物，降低了刻蚀气体对于晶圆边缘各向同性的腐蚀，从而能够有效提高多晶硅薄膜关键尺寸的均匀度，且该方法实现简单成本低廉。
Description
技术领域
本发明涉及集成电路制造技术，尤其涉及提高多晶硅薄膜关键尺寸均匀度的方法。
背景技术
目前，集成电路技术已经进入超大规模集成电路时代，随着集成电路的工艺尺寸向65纳米乃至更精细的结构发展，对于从晶圆加工到各种后续处理工艺都提出了更高更细致的技术要求。其中，晶圆的多晶硅薄膜(Poly)的关键尺寸均匀度(Critical Dimensional Uniformity，CDU)正日益成为Poly刻蚀(Etch)过程中的重要参数，所述的关键尺寸是否均匀，会在很大程度上影响最终得到的门电路的工作性能，因此各集成电路制造工艺商都在努力寻找提高CDU的方法。
现有技术中进行Poly Etch时的装置示意图如图1所示，为了便于说明，此处将不相关的各种设备全部略去，则图1中至少包括：晶圆，晶圆托盘和反应腔(Chamber)；所述晶圆放置于晶圆托盘之上；目前业界通常使用的一般为12英寸(大约30cm)的晶圆，chamber为高度大约为10～15cm的圆柱体，顶部为透明的石英玻璃构成的顶盖，整个chamber扣置在放置有晶圆的晶圆托盘上，形成一个密封的扁平状的圆柱体；
在进行Poly Etch的过程中，由于chamber内进行Etch的等离子体气体(Plasma)具有很高的能量，因此chamber侧壁表层上的各种粒子也会获得较高能量，部分粒子的能量大到足以脱离chamber侧壁的表面而成为自由粒子(chamber顶部的石英玻璃由于其晶格结合力较强，因此不会发生这种粒子“逃逸”现象)；这些自由粒子扩散到chamber当中与用于Etch的气体混合后，会在对晶圆的Etch过程中随着Etch气体附着在晶圆表面而形成表面污染。当半导体工艺尺寸较大时，这些污染粒子相比于门电路尺寸而言较小，其对于CDU的影响可以忽略不计，故对于门电路性能的影响较小；但随着半导体制程工艺尺寸的不断缩小，这种污染粒子对于65nm及以下工艺的晶圆加工而言，其尺寸已经大到无法忽略不计，其对于CDU及门电路性能的影响越来越大；
此外，在进行Poly Etch的过程中，由于所述晶圆是完全“浸泡”在用于Etch的等离子体气体当中的，因此在晶圆的边缘位置，所述的Etch气体会在竖直和水平两个方向对所述薄膜进行Etch(如图1中所示竖直和水平方向的实线箭头所示)，而在远离晶圆边缘的位置(即比较靠近晶圆中心的位置)，所述的Etch气体则只是在竖直方向对所述薄膜进行Etch(如图1中所示竖直方向的虚线箭头所示)；显然，在晶圆边缘的各向同性的Etch速度会大大高于晶圆中心位置的各向异性的Etch速度，从而造成晶圆边缘的关键尺寸(Critical Dimension，CD)相比于晶圆中心位置偏小，从而影响到整个晶圆的CDU。
发明内容
本发明提供提高多晶硅薄膜关键尺寸均匀度的方法，能够提高多晶硅薄膜关键尺寸的均匀度。
为达到上述目的，本发明的技术方案具体是这样实现的：
提高多晶硅薄膜关键尺寸均匀度的方法，用于将晶圆置于反应腔中进行多晶硅薄膜刻蚀，其特征在于，该方法包括：
对晶圆进行多晶硅薄膜刻蚀前，利用化学气相沉积的方法在反应腔侧壁上生成SiO2Cl4。
所述对晶圆进行多晶硅薄膜刻蚀的方法包括：
所述SiO2Cl4与用于刻蚀的HBr和HeO2的混合等离子体反应释放出氧原子，所述氧原子将晶圆侧面边缘的硅氧化生成二氧化硅，所述混合等离子体在竖直方向对晶圆进行刻蚀。
所述在反应腔侧壁上生成SiO2Cl4的方法包括：
利用SiCl4与O2进行反应得到所述SiO2Cl4并沉积到反应腔侧壁上。
所述对该晶圆进行多晶硅薄膜刻蚀之后，该方法进一步包括：
对所述晶圆的多晶硅薄膜刻蚀结束后，移除所述晶圆，然后清除反应腔侧壁上的所述SiO2Cl4与Etch气体反应的生成物以及反应腔侧壁上残留的SiO2Cl4。
所述清除反应腔侧壁上的所述SiO2Cl4与Etch气体反应的生成物以及反应腔侧壁上残留的SiO2Cl4的方法包括：
通入氟化氮和氦气的混和气体进行干法刻蚀，将所述SiO2Cl4与Etch气体反应的生成物以及反应腔侧壁上残留的SiO2Cl4清除。
由上述的技术方案可见，本发明实施例的这种提高多晶硅薄膜关键尺寸均匀度的方法，每次在对晶圆加工前预先在反应室的侧壁上沉积一层物质，能够有效防止污染粒子对晶圆的表面污染，并且，利用该物质与刻蚀气体反应释放出的氧原子与晶圆边缘的硅进行反应生成氧化物，降低了刻蚀气体对于晶圆边缘各向同性的腐蚀，从而能够有效提高多晶硅薄膜关键尺寸的均匀度，且该方法实现简单成本低廉。
附图说明
图1为现有技术中进行Poly Etch的装置结构及原理示意图。
图2为本发明实施例中提高Poly CDU的方法流程示意图。
图3为本发明实施例中所述提高Poly CDU方法的作用原理示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明实施例提出的提高多晶硅薄膜关键尺寸均匀度的方法，其流程如图2所示，其中包括：
步骤201：在对晶圆进行Poly Etch前，利用化学气相沉积(ChemicalVapor Deposition，CVD)的方法在chamber侧壁上生成SiO2Cl4；
所述生成SiO2Cl4的方法包括：利用四氯化硅(SiCl4)与氧气(O2)进行反应得到所述SiO2Cl4并沉积到chamber侧壁上；具体对chamber侧壁进行CVD的操作方法可以采用各种现有技术，且与本发明并无直接关系，此处不再赘述。
步骤202：对所述晶圆进行Poly Etch；
此步骤中对晶圆进行Poly Etch的方法可以采用各种现有的Etch方法，本发明并未对该步骤作出修改，故此处不再展开说明；
在步骤202对晶圆进行Poly Etch的过程中，晶圆置于chamber当中。一方面，由于chamber的侧壁覆盖了一层SiO2Cl4，这层SiO2Cl4能够阻挡chamber侧壁上的各种污染粒子扩散到chamber当中与Etch气体混合，从而能够有效防止污染粒子对晶圆的表面污染；
另一方面，chamber侧壁的SiO2Cl4会与Etch气体(通常为HBr/HeO2)发生反应并释放出氧原子，所述氧原子与晶圆边缘的硅进一步发生反应生成二氧化硅(SiO2)，则生成的SiO2在晶圆的边缘区域形成一层“保护层”，该保护层发挥作用的原理可以通过图3进行说明，图3所示为所述多晶硅薄膜在竖直方向的剖面图，设其厚度为T：
当采用本发明实施例提供的处理方法时，由于所述晶圆边缘位置的多晶硅上形成了一层SiO2的保护层(如图3中阴影部分所示)——该保护层能够避免Etch气体在水平方向对所述薄膜边缘的Etch。因此，在晶圆边缘位置，Etch气体无法再从水平方向对所述薄膜进行Etch，从而Etch气体对整个晶圆只能够在竖直方向进行Etch，因此有效地提高了晶圆边缘的CD，从而提高了整个晶圆的CDU。
需要特别说明的是，根据背景技术的描述可知，chamber是一个相对扁平的圆柱体形状的腔体，侧壁在水平方向距离晶圆中心位置较长，且所述SiO2Cl4只存在于chamber的侧壁之上，因此Etch气体通入chamber后，SiO2Cl4与Etch气体反应释放出的氧原子基本集中在chamber侧壁附近，而很难扩散到达较为靠近晶圆中心的位置，从而形成的SiO2保护层如图3阴影部分所示——基本集中在晶圆边缘靠近chamber侧壁的位置。
此外，如果只对一片晶圆进行Poly Etch，则步骤201～202即可实现提高晶圆CDU的效果。但在半导体加工的实际应用中，往往是同时对多片晶圆进行加工处理，因此此时该方法还需要进一步包括：
步骤203：对所述晶圆的Poly Etch结束后移除所述晶圆，清除chamber侧壁上的所述SiO2Cl4与Etch气体反应的生成物以及chamber侧壁上残留的SiO2Cl4。
该方法对一片晶圆进行Poly Etch结束后，在对另一片晶圆继续进行Poly Etch之前，需要先移除Etch后的所述晶圆，并对chamber侧壁进行清除：步骤201中沉积到侧壁上的SiO2Cl4在Poly Etch的过程中与Etch气体进行反应后得到的生成物，以及没有完全反应掉的残留的SiO2Cl4，需要在步骤203中一并清除。对所述另一片晶圆进行Poly Etch时，则相应地再次执行步骤201～203即可。其中，本发明实施例采用通入氟化氮(NF3)和氦气(He2)的混和气体进行干法刻蚀的方法，将所述chamber侧壁上的残留物清除。
由上述可见，本发明实施例的这种提高多晶硅薄膜关键尺寸均匀度的方法，每次在对晶圆加工前预先在反应室的侧壁上沉积一层物质，能够有效防止污染粒子对晶圆的表面污染，并且，利用该物质与刻蚀气体反应释放出的氧原子与晶圆边缘的硅进行反应生成氧化物，降低了刻蚀气体对于晶圆边缘各向同性的腐蚀，从而能够有效提高多晶硅薄膜关键尺寸的均匀度，且该方法实现简单成本低廉。
最后，容易理解，以上所述仅为本发明的较佳实施例，并非用于限定本发明的精神和保护范围，任何熟悉本领域的技术人员所做出的等同变化或替换，都应视为涵盖在本发明的保护范围之内。
Claims (5)
1.提高多晶硅薄膜关键尺寸均匀度的方法，用于将晶圆置于反应腔中进行多晶硅薄膜刻蚀，其特征在于，该方法包括：
对晶圆进行多晶硅薄膜刻蚀前，利用化学气相沉积的方法在反应腔侧壁上生成SiO2Cl4。
2.根据权利要求1所述的方法，其特征在于，所述对晶圆进行多晶硅薄膜刻蚀的方法包括：
所述SiO2Cl4与用于刻蚀的HBr和HeO2的混合等离子体反应释放出氧原子，所述氧原子将晶圆侧面边缘的硅氧化生成二氧化硅，所述混合等离子体在竖直方向对晶圆进行刻蚀。
3.根据权利要求1所述的方法，其特征在于，所述在反应腔侧壁上生成SiO2Cl4的方法包括：
利用SiCl4与O2进行反应得到所述SiO2Cl4并沉积到反应腔侧壁上。
4.根据权利要求1所述的方法，其特征在于，所述对该晶圆进行多晶硅薄膜刻蚀之后，该方法进一步包括：
对所述晶圆的多晶硅薄膜刻蚀结束后，移除所述晶圆，然后清除反应腔侧壁上的所述SiO2Cl4与Etch气体反应的生成物以及反应腔侧壁上残留的SiO2Cl4。
5.根据权利要求4所述的方法，其特征在于，所述清除反应腔侧壁上的所述SiO2Cl4与Etch气体反应的生成物以及反应腔侧壁上残留的SiO2Cl4的方法包括：
通入氟化氮和氦气的混和气体进行干法刻蚀，将所述SiO2Cl4与Etch气体反应的生成物以及反应腔侧壁上残留的SiO2Cl4清除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102274710A CN101736405B (zh) | 2008-11-26 | 2008-11-26 | 提高多晶硅薄膜关键尺寸均匀度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102274710A CN101736405B (zh) | 2008-11-26 | 2008-11-26 | 提高多晶硅薄膜关键尺寸均匀度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101736405A true CN101736405A (zh) | 2010-06-16 |
| CN101736405B CN101736405B (zh) | 2012-01-11 |
Family
ID=42460418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102274710A Expired - Fee Related CN101736405B (zh) | 2008-11-26 | 2008-11-26 | 提高多晶硅薄膜关键尺寸均匀度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101736405B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681287A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 控制多晶硅栅极关键尺寸的方法 |
| CN105140158A (zh) * | 2015-09-28 | 2015-12-09 | 北京七星华创电子股份有限公司 | 一种改善晶圆腐蚀非均匀性的装置和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259829B2 (en) * | 2004-07-26 | 2007-08-21 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US20070046917A1 (en) * | 2005-08-31 | 2007-03-01 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method that compensates for reticle induced CDU |
| US7829815B2 (en) * | 2006-09-22 | 2010-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Adjustable electrodes and coils for plasma density distribution control |
| US7897008B2 (en) * | 2006-10-27 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for regional plasma control |
-
2008
- 2008-11-26 CN CN2008102274710A patent/CN101736405B/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681287A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 控制多晶硅栅极关键尺寸的方法 |
| CN103681287B (zh) * | 2013-11-29 | 2016-04-27 | 上海华力微电子有限公司 | 控制多晶硅栅极关键尺寸的方法 |
| CN105140158A (zh) * | 2015-09-28 | 2015-12-09 | 北京七星华创电子股份有限公司 | 一种改善晶圆腐蚀非均匀性的装置和方法 |
| CN105140158B (zh) * | 2015-09-28 | 2018-10-16 | 北京七星华创电子股份有限公司 | 一种改善晶圆腐蚀非均匀性的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101736405B (zh) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8945414B1 (en) | Oxide removal by remote plasma treatment with fluorine and oxygen radicals | |
| KR101369615B1 (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| CN100454496C (zh) | 清洗衬底表面的方法 | |
| JP2981243B2 (ja) | 表面処理方法 | |
| US20110124144A1 (en) | Substrate processing system and substrate processing method | |
| KR100855597B1 (ko) | 육불화황 원격 플라즈마 소스 세정 | |
| KR20120112242A (ko) | 기판 세정 장치 및 진공 처리 시스템 | |
| KR101473130B1 (ko) | 초고속 습식 에칭 장치 | |
| CN105097485B (zh) | 腔室环境调控方法 | |
| Wang et al. | UV/ozone-assisted tribochemistry-induced nanofabrication on Si (100) surfaces | |
| JP5622988B2 (ja) | 半導体基板の作製方法 | |
| US20220005688A1 (en) | Selective deposition of carbon on photoresist layer for lithography applications | |
| KR20200010411A (ko) | 에칭 방법 | |
| JP2012049560A (ja) | レジスト膜除去方法 | |
| CN113481487A (zh) | 一种太阳能电池片及其背面pecvd法和应用 | |
| JP5728180B2 (ja) | 半導体基板の再生方法 | |
| CN101736405B (zh) | 提高多晶硅薄膜关键尺寸均匀度的方法 | |
| US8420550B2 (en) | Method for cleaning backside etch during manufacture of integrated circuits | |
| JP4702938B2 (ja) | 表面処理方法及び表面処理装置 | |
| Grigoropoulos et al. | Highly anisotropic silicon reactive ion etching for nanofabrication using mixtures of SF 6/CHF 3 gases | |
| TW201812902A (zh) | 對被處理體進行處理之方法 | |
| CN104282518B (zh) | 等离子体处理装置的清洁方法 | |
| US20070065671A1 (en) | Two layer lto temperature oxide backside seal for a wafer | |
| Ohmi et al. | Study on silicon removal property and surface smoothing phenomenon by moderate-pressure microwave hydrogen plasma | |
| US9263337B2 (en) | Semiconductor device and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120111 Termination date: 20191126 |