CN103681287B - 控制多晶硅栅极关键尺寸的方法 - Google Patents
控制多晶硅栅极关键尺寸的方法 Download PDFInfo
- Publication number
- CN103681287B CN103681287B CN201310630338.0A CN201310630338A CN103681287B CN 103681287 B CN103681287 B CN 103681287B CN 201310630338 A CN201310630338 A CN 201310630338A CN 103681287 B CN103681287 B CN 103681287B
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- reaction cavity
- oxide compound
- critical size
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000006243 chemical reaction Methods 0.000 claims abstract description 61
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 42
- 230000008021 deposition Effects 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 29
- -1 silicon oxide compound Chemical class 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims description 35
- 239000007789 gas Substances 0.000 claims description 8
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000004062 sedimentation Methods 0.000 claims description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 2
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 8
- 239000002245 particle Substances 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 239000003292 glue Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种控制多晶硅栅极关键尺寸的方法，所述方法包括：提供一用于进行多晶硅栅极刻蚀工艺的反应腔体和一需进行多晶硅栅极刻蚀工艺的半导体结构；在将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀前，于所述反应腔体的内壁表面沉积一硅氧化合物；将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀工艺。采用本发明的技术方案可以根据沉积SiO2Cl4的时间定量地控制多晶硅栅极的关键尺寸，同时在多晶硅栅极的关键尺寸出现问题时，也可以快捷准确的找到问题的切入点，从而提高晶圆的良率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种控制多晶硅栅极关键尺寸的方法。
背景技术
随着集成电路技术进入超大规模集成电路时代，集成电路的工艺尺寸向65nm以及更细的结构发展，同时对晶圆加工提出更高更细致的技术要求。其中，晶圆的多晶硅栅极的关键尺寸日益成为多晶硅刻蚀的重要参数，所述的关键尺寸决定器件门电路的工作性能，对晶圆的良率的影响也越来越敏感。
现有技术中进行多晶硅刻蚀时的装置示意如图1，包括：晶圆，晶圆托盘和反应腔体；所述晶圆置于托盘之上；反应腔体为密封的扁平状的圆柱体。在进行多晶硅刻蚀时，利用真空腔体内的高能量等离子气体对多晶硅进行物理轰击和化学腐蚀，而腔体侧壁表面的粒子也会获得较高的能量，脱离侧壁成为自由粒子，成为对晶圆表面的污染源；同时脱离侧壁的自由粒子多少影响多晶硅刻蚀时的氛围，使关键尺寸飘离规格线；而且自由粒子对多晶硅刻蚀腔体氛围的影响不可控，使得多晶硅关键尺寸难以控制，在多晶硅栅极结构的关键尺寸出现问题时难以快捷准确的找到问题的切入点，也无法定量地控制多晶硅栅极的关键尺寸。
中国专利（公开号：CN101930921A）公开了一种提高栅极尺寸均匀性的方法，所述栅极的形成包括:在半导体衬底上依次形成栅氧化层、多晶硅层、底部抗反射层(BARC)及光阻胶；对所述光阻胶进行修剪(trim)，用于定义栅极的位置；对所述底部抗反射层进行主刻蚀;对所述底部抗反射层进行过刻蚀；刻蚀所述多晶硅层形成栅极，去除光阻胶及底部抗反射层；关键在于，刻蚀反应腔内采用偏置电压，对光阻胶进行修剪。该发明还公开了一种提高栅极尺寸均匀性的方法。采用该方法能够大大提高栅极尺寸的均匀性，不但降低了栅极侧壁的粗糙度，而且能够提高单线和密线处栅极尺寸的均匀性。
中国专利（公开号：CN101930921A）提供一种新型栅极图形尺寸收缩方法，其步骤如下：1）将晶圆置于加热板上，上方设有紫外光源；2）使用紫外光对晶圆进行均匀照射；3）至光阻表面交联固化完成时，加热板进行加热；4）反应完成后，去掉紫外光，并进行常温冷却；5）进行光阻特征尺寸的量测。通过一种紫外光照射和热烘烤同时进行的新工艺方法，达到对栅极光阻图形关键尺寸进行收缩和改善刻蚀工艺条件的目的，非常适于实用。该发明的办法也适用于线型图形特征尺寸的收缩。
上述两件专利均未解决现有技术中自由粒子对多晶硅刻蚀腔体氛围的影响不可控，无法定量地控制多晶硅栅极的关键尺寸，同时在多晶硅栅极结构的关键尺寸出现问题时难以快捷准确的找到问题的切入点,从而影响晶圆的良率的问题。
发明内容
针对上述存在的问题，本发明公开一种控制多晶硅栅极关键尺寸的方法，以克服现有技术中自由粒子对多晶硅刻蚀腔体氛围的影响不可控，无法定量地控制多晶硅栅极的关键尺寸，同时在多晶硅栅极结构的关键尺寸出现问题时难以快捷准确的找到问题的切入点,从而影响晶圆的良率的问题。
为了实现上述目的，本发明采用如下技术方案：
一种控制多晶硅栅极关键尺寸的方法，所述方法包括：
S1，提供一用于进行多晶硅栅极刻蚀工艺的反应腔体和一需进行多晶硅栅极刻蚀工艺的半导体结构；
S2，在将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀前，于所述反应腔体的内壁表面沉积一硅氧化合物；
S3，将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀工艺。
上述的控制多晶硅栅极关键尺寸的方法，其中，在所述步骤S2中，所述硅氧化合物沉积的时间和反应腔体的内壁表面沉积硅氧化合物的厚度成的线性关系。
上述的控制多晶硅栅极关键尺寸的方法，其中，在所述步骤S3中，在进行所述多晶硅栅极刻蚀工艺时，所述硅氧化合物与进行所述多晶硅刻蚀工艺的气体进行反应释放氧原子，且该氧原子与进行多晶硅刻蚀工艺的半导体结构反应，以于所述半导体结构上生成氧化物层。
上述的控制多晶硅栅极关键尺寸的方法，其中，根据所述硅氧化合物沉积的时间和硅氧化合物沉积的厚度所成的线性关系，以及反应腔体的内壁表面沉积的硅氧化合物的厚度对刻蚀工艺形成的多晶硅栅极的线宽差的影响，所述硅氧化合物沉积的时间分为空乏时间区间、饱和时间区间和线性时间区间，在空乏时间区间内，所述多晶硅栅极具有第一固定线宽差，在饱和时间区间，所述多晶硅栅极具有第二固定线宽差，所述第一固定线宽差和所述第二固定线宽差不相同，在线性时间区间内，所述多晶硅栅极的线宽差和硅氧化合物的沉积时间成线性关系，其中，所述线宽差为多晶硅栅极刻蚀工艺后实际形成的多晶硅栅极的关键尺寸值与所述多晶硅栅极刻蚀工艺前预设的关键尺寸值之间的差值。
上述的控制多晶硅栅极关键尺寸的方法，其中，在所述线性时间区间内，可以利用所述硅氧化合物沉积的时间来调整所述反应腔体中多晶硅栅极刻蚀工艺的线宽差。
上述的控制多晶硅栅极关键尺寸的方法，其中，所述第一固定线宽差的数值大于所述第二固定线宽差的数值。
上述的控制多晶硅栅极关键尺寸的方法，其中，所述在反应腔体侧壁上沉积硅氧化合物是采用化学气相沉积的方法在反应腔体侧壁上沉积硅氧化合物。
上述的控制多晶硅栅极关键尺寸的方法，其中，还包括，S4，在对所述晶圆进行多晶硅栅极刻蚀完成之后，移除所述晶圆，然后清除反应腔侧壁上的硅氧化合物和刻蚀气体反应的生成物以及反应腔侧壁上残留的硅氧化合物。
上述的控制多晶硅栅极关键尺寸的方法，其中，所述硅氧化合物为SiO2Cl4。
上述的控制多晶硅栅极关键尺寸的方法，其中，所述在反应腔体侧壁上沉积SiO2Cl4的方法包括:
利用SiCl4与O2进行反应得到SiO2Cl4，并沉积到反应腔侧壁上。
上述发明具有如下优点或者有益效果：
本发明提供的控制多晶硅栅极关键尺寸的方法，通过在反应腔体侧壁上沉积SiO2Cl4以改变反应腔体内的氛围，而刻蚀形成的多晶硅栅极与预定的多晶硅栅极之间的线宽差与侧壁上沉积SiO2Cl4的时间在一定区间内成线性的比例关系，从而可以根据沉积SiO2Cl4的时间定量地控制多晶硅栅极的关键尺寸，同时在多晶硅栅极的关键尺寸出现问题时，也可以快捷准确的找到问题的切入点，从而提高了晶圆的良率。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明背景技术中现有技术进行多晶硅栅极刻蚀工艺的结构示意图；
图2是本发明实施一中进行多晶硅栅极刻蚀工艺的结构示意图；
图3是本发明实施一中根据沉积SiO2Cl4的时间确定多晶硅栅极的线宽差的坐标示意图；
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
如图2和图3所示，本实施例涉及一种控制多晶硅栅极关键尺寸的方法，该方法包括：
S1，提供一用于进行多晶硅栅极刻蚀工艺的反应腔体和一需进行多晶硅栅极刻蚀工艺的晶圆；
S2，在将半导体结构置于反应腔体内进行多晶硅栅极刻蚀前，于反应腔体的内壁表面沉积一SiO2Cl4；
S3，将半导体结构置于反应腔体内进行多晶硅栅极刻蚀工艺。
其中，服务器预先设定的多晶硅栅极刻蚀工艺形成的多晶硅栅极的关键尺寸（线宽）为第一线宽，晶圆在反应腔体内进行多晶硅栅极刻蚀工艺后实际形成的多晶硅栅极的关键尺寸（线宽）为第二线宽，第二线宽和第一线宽的差值为多晶硅栅极的线宽差，当SiO2Cl4沉积的时间处于一段特定的时间区间内（详细内容见下文），可以根据反应腔体内壁上SiO2Cl4沉积的时间控制该线宽差的大小，从而可以控制刻蚀形成的多晶硅栅极的线宽，即第二线宽。
每次在对晶圆进行多晶硅栅极刻蚀工艺前预先在反应腔的内壁表面沉积一层SiO2Cl4，当内壁表面SiO2Cl4沉积一段时间之后，因反应腔体内壁表面沉积SiO2Cl4的厚度与沉积SiO2Cl4的时间成线性关系，而反应腔体内壁表面沉积的SiO2Cl4达到一定厚度之后，能够有效防止污染粒子对晶圆表面的污染，同时SiO2Cl4与用于在竖直方向对晶圆进行刻蚀的HBr和Cl2等的混合等离子体反应释放出氧原子氧化晶圆侧面的硅生成二氧化硅，降低了刻蚀气体HBr和Cl2等气体对晶圆各向同性的腐蚀，，从而能够有效影响反应腔体刻蚀形成的多晶硅栅极的线宽，从而有效地影响多晶硅栅极的线宽差。
实验表明，在SiO2Cl4沉积速率为一固定常数d0，此时多晶硅栅极的线宽差与SiO2Cl4沉积的时间的关系大致如图3所示，图3中横坐标表示SiO2Cl4沉积的时间，单位为S，纵坐标表示多晶硅栅极的线宽差，单位为nm，根据SiO2Cl4沉积的时间对侧壁上沉积SiO2Cl4的厚度的影响，以及沉积SiO2Cl4的厚度对反应腔体内氛围的影响，从而影响多晶硅栅极的线宽差，即按照SiO2Cl4沉积的时间对刻蚀形成的多晶硅栅极的线宽的影响可将SiO2Cl4沉积的时间分为空乏时间区间（大概范围为图3所示0-15s）、饱和时间区间（大概范围为图3中的15-38s）和线性时间区间（大概范围为图3中的大于38s的时间），空乏时间区间内，SiO2Cl4沉积时间很短，即SiO2Cl4沉积的厚度很薄，还未对反应腔内的刻蚀环境产生影响，此时多晶硅栅极的线宽固定，大致为-14nm；线性时间区间内，SiO2Cl4沉积了一定厚度，对反应腔内的刻蚀环境产生一定影响，此时多晶硅栅极的线宽差与SiO2Cl4沉积的时间成线性关系,大致为（-14）-（-9.3）nm；饱和时间区间，SiO2Cl4沉积了足够的厚度，对反应腔内的刻蚀环境产生的影响已经饱和，此时多晶硅栅极的线宽差固定，大致为-9.3nm，饱和时间区间内的线宽差的数值小于空乏时间区间的线宽差的数值；而在线性区间内，如图3中的SiO2Cl4沉积的时间与多晶硅栅极的线宽差成线性关系，可以根据SiO2Cl4沉积的时间来控制多晶硅栅极的线宽差，从而有效控制多晶硅栅极的关键线宽，在形成的多晶硅栅极的线宽出现问题时也可以根据对应区间快捷准确地找到问题的切入点。
实验数据显示，在如图3所示的线性时间区间，R2=0.9823，由此可知，多晶硅栅极的线宽差与SiO2Cl4沉积的时间成强相关的线性关系，图中显示在线性区间内，纵轴与横着的线性关系为y=0.1822x-16.211。
本实施例中的计算公式如下：
D=d0*tD为SiO2Cl4的总沉积厚度
d0为沉积速率
t为沉积时间
CDbias=CDAEI-CDADICDAEI为刻蚀后的关键尺寸（线宽）
CDADI为刻蚀前预定的关键尺寸（线宽）
CDbias为关键尺寸差（线宽差）
CDbias=A0*(d0*t-C0)+A1C0为菜单消耗的沉积物的固定厚度
A0，A1为关系常数
图3中的数据仅为在其中某一沉积条件和某个沉积速率的情况下，根据SiO2Cl4沉积实际得到线宽差数值的一种情况。在其他的沉积条件和沉积速率下，显示的图形与图3趋势相同，SiO2Cl4沉积的时间均为一个空乏时间区间，一个线性时间区间，一个饱和时间区间，只是数值与本实施例不同，在线性时间区间内，可以根据SiO2Cl4沉积的时间来控制多晶硅栅极刻蚀工艺的线宽差，从而在服务器预设的多晶硅栅极的关键尺寸（线宽）固定的情况下，可以有效控制在反应腔体内进行多晶硅栅极刻蚀工艺的实际得到的多晶硅栅极的关键尺寸（线宽），即可以根据沉积SiO2Cl4的时间定量地控制多晶硅栅极的关键尺寸，同时在多晶硅栅极的关键尺寸出现问题时，也可以快捷准确的找到问题的切入点。
在本实施例中，反应腔侧壁上生成SiO2Cl4的方法为：利用SiCl4与O2进行反应得到SiO2Cl4，并沉积到反应腔侧壁上。在对该多晶硅进行栅极刻蚀之后，进一步包括：对多晶硅进行栅极刻蚀之后，移除该晶圆，然后通入NF3和He以及O2的混合气体进行干法刻蚀，将SiO2Cl4和刻蚀气体反应的生成物以及反应腔侧壁上残留的SiO2Cl4清除。
综上所述，本发明通过在反应腔体侧壁上沉积SiO2Cl4以改变反应腔体内的氛围，而刻蚀形成的多晶硅栅极与服务器预定的多晶硅栅极之间的线宽差与侧壁上沉积SiO2Cl4的时间在一定区间内成线性的比例关系，从而可以根据沉积SiO2Cl4的时间定量地控制多晶硅栅极的关键尺寸，同时在多晶硅栅极的关键尺寸出现问题时，也可以快捷准确的找到问题的切入点，从而提高了晶圆的良率，且该方法工艺简单，成本低廉。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (6)
1.一种控制多晶硅栅极关键尺寸的方法，其特征在于，所述方法包括：
步骤S1，提供一用于进行多晶硅栅极刻蚀工艺的反应腔体和一需进行多晶硅栅极刻蚀工艺的半导体结构；
步骤S2，在将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀前，于所述反应腔体的内壁表面沉积硅氧化合物，所述硅氧化合物为SiO2Cl4；
步骤S3，将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀工艺；
在所述步骤S2中，所述硅氧化合物沉积的时间和反应腔体的内壁表面硅氧化合物沉积的厚度成的线性关系；在所述步骤S3中，在进行所述多晶硅栅极刻蚀工艺时，所述硅氧化合物与进行所述多晶硅刻蚀工艺的气体进行反应释放氧原子，且该氧原子与进行多晶硅刻蚀工艺的半导体结构反应，以于所述半导体结构上生成氧化物层；
其中根据所述硅氧化合物沉积的时间和硅氧化合物沉积的厚度所成的线性关系，以及反应腔体的内壁表面沉积的硅氧化合物的厚度对刻蚀工艺形成的多晶硅栅极的线宽差的影响，所述硅氧化合物沉积的时间分为空乏时间区间、饱和时间区间和线性时间区间，在空乏时间区间内，所述多晶硅栅极具有第一固定线宽差，在饱和时间区间，所述多晶硅栅极具有第二固定线宽差，所述第一固定线宽差和所述第二固定线宽差不相同，在线性时间区间内，所述多晶硅栅极的线宽差和硅氧化合物的沉积时间成线性关系，其中，所述线宽差为多晶硅栅极刻蚀工艺后实际形成的多晶硅栅极的关键尺寸值与所述多晶硅栅极刻蚀工艺前预设的关键尺寸值之间的差值。
2.如权利要求1所述的控制多晶硅栅极关键尺寸的方法，其特征在于，在所述线性时间区间内，可以利用所述硅氧化合物沉积的时间来调整所述反应腔体中多晶硅栅极刻蚀工艺的线宽差。
3.如权利要求1所述的控制多晶硅栅极关键尺寸的方法，其特征在于，所述第一固定线宽差的数值大于所述第二固定线宽差的数值。
4.如权利要求1所述的控制多晶硅栅极关键尺寸的方法，其特征在于，所述在反应腔体侧壁上沉积硅氧化合物是采用化学气相沉积的方法在反应腔体侧壁上沉积硅氧化合物。
5.如权利要求1所述的控制多晶硅栅极关键尺寸的方法，其特征在于，在步骤S1中提供需进行多晶硅栅极刻蚀工艺的晶圆，所述方法还包括步骤S4，在对所述晶圆进行多晶硅栅极刻蚀完成之后，移除所述晶圆，然后清除反应腔体侧壁上的硅氧化合物和刻蚀气体反应的生成物以及反应腔体侧壁上残留的硅氧化合物。
6.如权利要求1所述的控制多晶硅栅极关键尺寸的方法，其特征在于，所述在反应腔体侧壁上沉积SiO2Cl4的方法包括:
利用SiCl4与O2进行反应得到SiO2Cl4，并沉积到反应腔体侧壁上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310630338.0A CN103681287B (zh) | 2013-11-29 | 2013-11-29 | 控制多晶硅栅极关键尺寸的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310630338.0A CN103681287B (zh) | 2013-11-29 | 2013-11-29 | 控制多晶硅栅极关键尺寸的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681287A CN103681287A (zh) | 2014-03-26 |
| CN103681287B true CN103681287B (zh) | 2016-04-27 |
Family
ID=50318486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310630338.0A Active CN103681287B (zh) | 2013-11-29 | 2013-11-29 | 控制多晶硅栅极关键尺寸的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681287B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716033A (zh) * | 2015-03-20 | 2015-06-17 | 上海华力微电子有限公司 | 改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法 |
| CN105957792A (zh) * | 2016-06-30 | 2016-09-21 | 上海华力微电子有限公司 | 半导体结构的刻蚀方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7204913B1 (en) * | 2002-06-28 | 2007-04-17 | Lam Research Corporation | In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control |
| CN101736405A (zh) * | 2008-11-26 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 提高多晶硅薄膜关键尺寸均匀度的方法 |
| CN103155716A (zh) * | 2010-10-15 | 2013-06-12 | 应用材料公司 | 用以降低在等离子体蚀刻室中的粒子缺陷的方法及设备 |
-
2013
- 2013-11-29 CN CN201310630338.0A patent/CN103681287B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7204913B1 (en) * | 2002-06-28 | 2007-04-17 | Lam Research Corporation | In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control |
| CN101736405A (zh) * | 2008-11-26 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 提高多晶硅薄膜关键尺寸均匀度的方法 |
| CN103155716A (zh) * | 2010-10-15 | 2013-06-12 | 应用材料公司 | 用以降低在等离子体蚀刻室中的粒子缺陷的方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681287A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9177784B2 (en) | Semiconductor device dielectric interface layer | |
| CN104956476A (zh) | 用于垂直nand器件的新型掩模去除方法策略 | |
| US9337056B2 (en) | Semiconductor device manufacturing method | |
| EP3007205B1 (en) | Workpiece processing method | |
| Moravej et al. | Plasma enhanced chemical vapour deposition of hydrogenated amorphous silicon at atmospheric pressure | |
| KR102309941B1 (ko) | 피처리체를 처리하는 방법 | |
| TWI641150B (zh) | 多層的鈍化層或蝕刻停止層薄膜電晶體 | |
| US10626498B2 (en) | Method of processing target object to be processed | |
| CN104716033A (zh) | 改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法 | |
| US20210343539A1 (en) | Substrate processing method and plasma processing apparatus | |
| US10280512B2 (en) | Apparatus and method for carbon film deposition profile control | |
| CN103681287B (zh) | 控制多晶硅栅极关键尺寸的方法 | |
| EP3905307A1 (en) | Substrate processing method and plasma processing apparatus | |
| Woo et al. | The dry etching of a sol–gel deposited ZnO thin film in a high density BCl3/Ar plasma | |
| Iwase et al. | Progress and perspectives in dry processes for leading-edge manufacturing of devices: toward intelligent processes and virtual product development | |
| US20220246443A1 (en) | Substrate processing method and substrate processing apparatus | |
| Lim et al. | Comparative study of Cl2+ O2 and HBr+ O2 plasma chemistries in respect to silicon reactive-ion etching process | |
| CN106887381A (zh) | 一种刻蚀腔体环境稳定性的优化方法 | |
| US11955337B2 (en) | Substrate processing method and substrate processing system | |
| JP5918631B2 (ja) | ＺｎＯ膜形成方法及びＺｎＯ膜形成装置 | |
| KR101650104B1 (ko) | 공정챔버 세척방법 | |
| CN104347390A (zh) | 一种等离子体刻蚀基片的方法 | |
| Hirata et al. | Structural and electrical characteristics of ion-induced Si damage during atomic layer etching | |
| KR102578780B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| Otto et al. | Process and equipment simulation of dry silicon etching in the absence of ion bombardment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |