CN101715083A

CN101715083A - 图像传感器及其制造方法

Info

Publication number: CN101715083A
Application number: CN200910179140A
Authority: CN
Inventors: 金钟满
Original assignee: Dongbu Electronics Co Ltd
Current assignee: DB HiTek Co Ltd
Priority date: 2008-09-30
Filing date: 2009-09-29
Publication date: 2010-05-26
Also published as: US20100078751A1; TW201013914A; KR101024756B1; US8080840B2; KR20100036737A

Abstract

提供一种图像传感器及其制造方法。所述图像传感器包括：读出电路，位于第一衬底上；层间介电层，包括电连接到所述读出电路的至少一个金属和至少一个接触插塞；以及图像传感器件，形成在第二衬底上、接合到所述层间介电层并设置有第一导电型导电层和第二导电型导电层。所述层间介电层中的最高接触插塞具有从所述层间介电层中的最高金属延伸的壁结构。所述最高接触插塞的上表面与所述图像传感器件接触，并且连接到相邻像素的图像传感器件以及最高金属。

Description

图像传感器及其制造方法

技术领域

本发明涉及图像传感器及其制造方法。

背景技术

一般而言，图像传感器是一种将光学图像转换为电子信号的半导体器件，其被分为电荷耦合器件(CCD)图像传感器以及互补金属氧化物半导体(CMOS)图像传感器(CIS)。

根据现有技术，通过将离子注入衬底在衬底上形成光电二极管(PD)。但是因为PD尺寸逐渐缩小使得像素数量增加而芯片尺寸不增加，所以光接收部分的尺寸减少，使得图像质量下降。

此外，提出过通过增加PD的电容来增加电子产生率的方法。但是，扩大PD的耗尽区来增加电容是有限的，并且因为PD的后端工艺过程中形成的结构，可降低孔径比率。

作为克服上述问题的替代方法，提出过通过沉积非晶硅(Si)来形成PD的方法。此外还提出过一种结构，该结构中通过晶圆至晶圆接合方案在Si衬底(主衬底)上形成读出电路，在另一衬底[供体衬底(donor substrate)]上形成PD，该供体衬底设置在读出电路上(下面称为“PD居上CIS”或者“三维(3D)图像传感器”)。

在供体衬底的PD区上依次形成p+区、n-区以及n+区以后，可以通过将供体衬底与主衬底接合来获得这样的结构。

根据上述结构，能提高孔径比率并且扩大PD的耗尽区(p-区)。因此，能获得更高的电容，从而获得更高的电子产生率。

但是，在将供体衬底与主衬底接合的过程中可能出现缺陷。例如，在接触插塞(接触插塞将供体衬底的PD与金属相连接)中可能出现接触缺陷，或者Si衬底的部件之间的绝缘特性可能下降。

在这种情况下，由于大约10⁵Ω至10⁸Ω的高电阻，供体衬底的PD产生的电流不容易传输到主衬底的读出电路，因此图像传感器的工作可靠性可能下降。

发明内容

本发明的实施例提供一种垂直型三维图像传感器及其制造方法，其中供体衬底接合到主衬底，从而保证它们之间的稳定电连接。

根据实施例的图像传感器包括：读出电路，位于第一衬底上；层间介电层，包括电连接到所述读出电路的至少一个金属和至少一个接触插塞；以及图像传感器件，形成在第二衬底上、接合到所述层间介电层并设置有第一导电型导电层和第二导电型导电层；其中，所述层间介电层中至少一个接触插塞的最高接触插塞具有从至少一个金属的最高金属延伸的壁结构，并且其中所述最高接触插塞的上表面与所述图像传感器件接触，并且连接到相邻像素的第二图像传感器件以及第二最高金属。

一种根据实施例的形成图像传感器的方法，包括步骤：在第一衬底上形成读出电路；形成层间介电层，所述层间介电层包括电连接到所述读出电路的至少一个金属和至少一个接触插塞；在所述层间介电层中形成具有壁结构的最高接触插塞，使得所述最高接触插塞从至少一个金属的最高金属延伸，所述最高接触插塞的下表面暴露于所述层间介电层的表面并且电连接到相邻像素的第二最高金属；以及将具有图像传感器件的第二衬底接合到所述层间介电层，使得所述第一导电型导电层朝向所述层间介电层，其中所述图像传感器件包括第一导电型导电层和第二导电型导电层。

附图说明

图1是剖视图，示出根据第一实施例的图像传感器的结构；

图2是平面图，示出根据实施例在像素的光电二极管上方形成的最高接触插塞；

图3是平面图，示出根据现有技术连接到光电二极管的最高接触插塞；

图4是实施例的剖视图，示出在已经形成层间介电层以后，图像传感器的结构；

图5是实施例的供体衬底的剖视图，示出在已经形成晶体半导体层以后，图像传感器的结构；

图6是实施例的供体衬底的剖视图，示出在已经形成光电二极管以后，图像传感器的结构；

图7是实施例的剖视图，示出在已经将第一衬底接合到第二衬底以后，图像传感器的结构；

图8是剖视图，示出根据第二实施例的图像传感器的结构；以及

图9是剖视图，示出根据第三实施例的图像传感器的结构。

具体实施方式

下面参照附图详细描述根据实施例的图像传感器及其制造方法。

详细描述公知功能或构造会使得本发明的主题不清楚。因此在下文中只描述与本发明技术范围直接相关的基本部件。

在对实施例的描述中，应当理解，当一个层(或膜)被指为在另一个层或衬底“上”时，它可以直接在另一个层或衬底上，也可以有中间层。另外，当一个层被指为在另一个层“下面”时，它可以直接在另一个层或衬底下面，也可以有一个或多个中间层。此外还应当理解，当一个层被指为在两个层“之间”时，它可以是两个层之间的唯一层，也可以有一个或多个中间层。

虽然是参照CMOS图像传感器来描述实施例，但是实施例不限于CMOS图像传感器，也适合于带有光电二极管的其他各种图像传感器。

下文中将使用表1所示的掺杂标记。

表1

掺杂标记	n++/p++	n+/p+	n0/p0	n-/p-	n--/p--
掺杂标记	n++/p++	n+/p+	n0/p0	n-/p-	n--/p--	掺杂级别L(数量/cm³)	L＞1¹⁹	1¹⁹≥L＞1¹⁸	L＝1¹⁸	1¹⁸＞L≥1¹⁷	L＜1¹⁷

参照图1，根据第一实施例的图像传感器包括：读出电路120，形成在第一衬底100上；电结区140，形成在第一衬底100上并电连接到读出电路120；互连150，电连接到电结区140；以及图像传感器件(来自第二衬底)210，形成在互连150上。

图像传感器件210可包括光电二极管，但是实施例不限于此。例如，图像传感器件210可包括光电栅或者光电二极管与光电栅的组合。虽然在第一实施例中描述光电二极管210形成在晶体半导体层上，但是第一实施例不限于此。例如，光电二极管210可以由非晶半导体层形成。

在描述制造图像传感器的方法时将进一步说明图1所示的附图标记。下面，参照图2至图7描述制造根据第一实施例的图像传感器的方法。

图2是平面图，示出在像素的光电二极管上方形成的最高接触插塞154a，图3是平面图，示出根据现有技术的连接到光电二极管的最高接触插塞10，图4是侧视图，示出在已经形成层间介电层160以后，图像传感器的结构。

图1、图4和图7所示的图像传感器的结构对应于一个像素，且设置在图2所示四个光电二极管区的其中一个中。

图2是最高接触插塞154a的平面图，在接合具有光电二极管210的第二衬底以前，在光电二极管区上的层间介电层160中，以壁的形式设置最高接触插塞154a。图2中，每个光电二极管区由隔离区162(例如PTI，即像素沟道隔离)限定。

图1、图4和图7是沿着图2的线A-A’所取的剖视图。应当注意，读出电路120的晶体管的配置实际上不一定位于线A-A’上或者沿线A-A’可见，而只是为了方便说明才这样显示。

如图3所示，根据现有技术，在层间介电层20中，对于每个光电二极管(像素)区形成具有柱状结构的最高接触插塞10。与此不同的是，根据实施例，多个光电二极管(像素)区通过以壁的形式制备的最高接触插塞154相互连接。

如图4所示，制备第一衬底(主衬底)100，该第一衬底形成有读出电路120。例如，在第二导电型第一衬底100上形成隔离层110，以限定有源区，在有源区上形成包括晶体管的读出电路120。读出电路120可包括转移晶体管Tx 121、复位晶体管Rx 123、驱动晶体管Dx 125、以及选择晶体管Sx 127。然后可形成离子注入区130，包括浮置扩散区131和晶体管的源/漏区133、135和137。此外，根据第一实施例，可形成去噪电路(未示出)来提高灵敏度。

在第一衬底100上形成读出电路120的步骤可包括：在第一衬底100上形成电结区140的步骤和在电结区140上形成连接到互连150的第一导电型连接区147的步骤。

例如，电结区140可包括PN结，但是实施例不限于此。电结区140可包括：形成在第二导电型阱141或第二导电型外延层上的第一导电型离子注入区143以及形成在第一导电型离子注入区143上的第二导电离子注入区145。例如图2所示，PN结区140可包括P0-/N-/P-结，但是实施例不限于此。第一衬底100可以是第二导电型衬底，但是实施例不限于此。

根据第一实施例，将器件设计为转移晶体管Tx的源/漏区之间可存在电势差，使得光电荷能全部转储(dump)。在这种情况下，光电二极管产生的光电荷转储到浮置扩散区，因此能将输出图像的灵敏度最大化。

也就是说，根据第一实施例，在包括读出电路120的第一衬底100上形成电结区140，使得转移晶体管Tx侧边的源/漏区之间产生电势差，因此允许光电荷全部转储。

下面详细描述根据第一实施例的光电荷转储结构。

与浮置扩散区FD 131(可以是N+结)的节点不同，第一实施例中，电压可以不全部施加在充当电结区140的P/N/P结上，而是以预定电压夹断。这个电压称为锁定电压。锁定电压取决于P0区145和N-区143的掺杂浓度。

具体而言，当转移晶体管Tx 121导通或者电子转变成电压时，光电二极管210产生的电子移动到PNP结140，然后转移到浮置扩散区FD 131的节点。

因为P0/N-/P-结140的最大电压可变成锁定电压，并且浮置扩散区FD131节点的最大电压值可变成Vdd减去Rx 123的阈值电压Vth，所以芯片上部形成的光电二极管210产生的电子可以全部转储到浮置扩散区FD 131的节点。由于转移晶体管Tx 121两端之间的电势差，因此不需要电荷共享就能实现以上过程。

也就是说，根据第一实施例，在充当第一衬底100的硅衬底上可形成P0/N-/P-阱结，而不是N+/P-阱结。因为在4-Tr APS(有源像素传感器)的复位操作过程中，正(+)电压加在P0/N-/P-阱结的N-区143上，并且接地电压加在P0区145和P-阱141上，所以会以预定电压或更大的电压对P0/N-/P-阱双结产生夹断。这与双极结晶体管(BJT)结构相似，称为锁定电压。这样，转移晶体管Tx 121的源区与漏区之间会产生电势差，因此在转移移晶体管Tx 121的导通/截止操作过程中抑制电荷共享。

因此，与光电二极管简单连接到N+结的现有技术不同，可以避免像饱和度下降和灵敏度下降这样的问题。

然后，在光电二极管210与读出电路120之间形成第一导电型连接区147。这样能提供给光电荷一个比较迅速的移动通道，因此能将暗电流源最小化，从而使饱和度下降和灵敏度下降这样的问题最小化或者避免。

为此，根据第一实施例，在P0/N-/P-结140的表面可形成第一导电型连接区147用于欧姆接触。N+区147可通过P0区145接触N-区143。

为了抑制第一导电型连接区147变成泄漏源，可将第一导电型连接区147的宽度最小化。为此，在蚀刻出用于第一金属接触151a的接触孔以后，进行插塞注入，但是实施例不限于此。根据某些实施例，也可以执行其他工艺。例如，可形成离子注入图案(未示出)，暴露出要形成第一导电型连接区147的区域，然后用这个离子注入图案作为离子注入掩膜，形成第一导电型连接区147。

也就是说，根据第一实施例，只有接触形成部分局部地掺杂有N+杂质，以帮助形成欧姆接触，同时将暗信号最小化。与此不同的是，根据现有技术，转移晶体管源的整个表面都掺杂有N+杂质，因此暗信号由于Si表面悬挂键(dangling bond)而增加。

然后，在第一衬底100上形成互连150和层间介电层160。互连150可包括第一金属接触151a、第一金属151、第二金属152、第三金属153以及将金属相互连接的接触插塞，但是实施例不限于此。

为了方便起见，图4中以三维形状示出第三金属(最高金属)上的结构。

如图4所示，以壁的形式制备最高接触插塞154a，最高接触插塞154a相对于第三金属143至少弯曲一次，并依次连接到光电二极管区中相邻像素的最高金属。

因为光电二极管210产生的电信号通过具有壁构造的公共接触插塞154a传输到第一衬底100，所以当读出电路120形成图像时可避免信号冲突。

根据实施例，读出电路120的选择晶体管Sx(用于每个像素)以预定的时间间隔依次工作，因此即使是共用最高接触插塞154a，传输到主处理器的像素信号也不会互相混合。

通过这种方式，因为具有壁构造的最高接触插塞154a的上表面电连接到接合在最高接触插塞154a上的光电二极管210，所以即使有些连接部分出现缺陷，信号也能稳定地传输。

此外，不必在每个像素的光电二极管上形成最高接触插塞。也就是说，可通过光致抗蚀剂图案化工艺、蚀刻工艺、间隙填充工艺以及抛光工艺线性地构造最高接触插塞，从而将工艺简化。

图5是实施例的第二衬底的剖视图。

如图5所示，在第二衬底(供体衬底)200上形成晶体半导体层210a。根据实施例，在晶体半导体层210a上形成光电二极管210。因此，根据实施例，可提供配备有图像传感器件的三维图像传感器，该图像传感器件位于读出电路上方，这种三维图像传感器能提高填充因数。此外，因为是在晶体半导体层中形成图像传感器件，所以能抑制图像传感器件中的缺陷。

例如，通过外延生长在第二衬底上形成晶体半导体层210a。然后，在第二衬底200与晶体半导体层210a之间的边界上注入氢离子，从而形成氢离子注入层207a。在另一实施例中，在形成光电二极管210的离子注入以后进行氢离子注入。

图6是实施例的剖视图，示出在已经形成光电二极管210以后，图像传感器的结构。

如图6所示，通过离子注入在晶体半导体层210a上形成光电二极管210。例如，在晶体半导体层210a与第二衬底200之间的边界附近，在晶体半导体层210a的下部可形成第二导电型导电层216(以后连接作为接地点)。例如，不用掩膜，在第二衬底200的整个表面上方进行第一覆盖离子注入(firstblanket-ion implantation)，从而在晶体半导体层210a的下部形成高浓度第二导电型导电层216。本实施例中，第二导电型是P-型，第一导电型是N-型。

然后，在第二导电型导电层216上形成第一导电型导电层214(后面充当光接收部分)。例如，不用掩膜，在第二衬底200的整个表面上方进行覆盖离子注入，从而形成第一导电型导电层214。

之后，根据实施例，在第一导电型导电层214上可形成高浓度第一导电型导电层212。例如，不用掩膜，在第二衬底200的整个表面上方进行覆盖离子注入，从而形成高浓度第一导电型导电层212。高浓度第一导电型导电层212有助于欧姆接触。

图7是实施例的剖视图，示出在已经将第一衬底100接合到第二衬底200以后，图像传感器的结构。

如图7所示，将第二衬底200翻转并接合到第一衬底100，使得光电二极管210接触层间介电层160。在将第一衬底100接合到第二衬底200之前，可通过等离子体激发来增加接合表面的表面能量。为了提高接合强度，在接合界面上可设置绝缘层或金属层。

然后，通过对第二衬底200进行热处理，可使得氢离子注入层207a变成氢气层(未示出)。之后，基于该氢气层，用刀片将第二衬底200部分地去除，保留光电二极管210，因此可暴露出光电二极管210，如图1所示。

然后可根据像素形成沟道(未示出)，以划分光电二极管210。用绝缘层填充这些沟道，从而形成PTI(像素沟道隔离)。然后，通过后续工艺可形成上电极(未示出)、滤色镜(未示出)等元件。

下面描述根据第二实施例的图像传感器。

图8是剖视图，示出根据第二实施例的图像传感器的结构。

根据第二实施例的图像传感器包括：读出电路120，形成在第一衬底100上；电结区140，形成在第一衬底100上，同时电连接到读出电路120；互连150，电连接到电结区140；以及图像传感器件(未示出)，位于互连150上。

第二实施例中可采用参照第一实施例以及图2、图4和图7所述的技术特征，为了避免重复，不再详细描述这些特征。

与第一实施例不同，根据第二实施例，在电结区140的一侧形成第一导电型连接区148。

根据第一实施例，在P0/N-/P-结区140中形成N+连接区147用于欧姆接触。此时，形成N+连接区147和第一金属接触151a的工艺可能变成泄漏源。也就是说，因为在工作时向P0/N-/P-结区140提供反向偏置电压，所以在衬底表面上会产生电场。形成接触的工艺过程中在电场下产生的晶体缺陷可能变成泄漏源。

此外，在P0/N-/P-结区140的表面上形成N+连接区147时，通过N+/P0结区147和145附加地产生电场，所以会进一步产生泄漏源。

为了处理这些潜在问题，第二实施例提供一种布局，在有源区上形成第一接触插塞151a，该有源区具有N+连接区148，该N+连接区148不是通过P0层掺杂形成，并且第一接触插塞151a通过N+连接区148电连接到N-结区143。

根据第二实施例，在硅衬底表面上不产生电场，因此能减少三维集成CIS中的暗电流。

第二实施例中可采用根据第一实施例的第二衬底200的光电二极管210和接触插塞154a的结构和制造方法。

图9是剖视图，示出根据第三实施例的图像传感器的结构。

根据第三实施例的图像传感器包括：读出电路120，形成在第一衬底100上；电结区140，形成在第一衬底100上且电连接到读出电路120；互连150，电连接到电结区140；以及图像传感器件(未示出)，形成在互连150上。

第三实施例中可采用第一实施例的技术特征。

下面描述根据第三实施例的图像传感器，为了避免重复，不再说明第一实施例和第二实施例中所述的元件和结构。

第三实施例中将详细描述在第一衬底100上形成读出电路120的方法。

根据第三实施例，在第一衬底100上形成第一、第二晶体管121a和121b。例如，第一、第二晶体管121a和121b分别可以是第一、第二转移晶体管，但是实施例不限于此。第一、第二晶体管121a和121b可以依次形成或同时形成。

然后，在第一、第二晶体管121a和121b之间形成电结区140。例如，电结区140可包括PN结，但是实施例不限于此。

本实施例的PN结140可包括：形成在第二导电型阱141或第二导电型外延层上的第一导电型离子注入层143以及形成在第一导电离子注入区143上上的第二导电型离子注入区145。

例如图9所示，PN结140可包括P0-/N-/P-结，但是实施例不限于此。

在第二晶体管121b的一侧形成高浓度第一导电型连接区131b，使得高浓度第一导电型连接区131b能连接到互连150。高浓度第一导电型连接区131b是充当第二浮置扩散区131b的高浓度离子注入区，但是实施例不限于此。

本实施例中，读出电路包括第一部分和第二部分，第一部分用于将芯片上部的光电二极管所产生的电子传输到硅衬底的N+结区131b，第二部分用于将N+结区131b的电子传输到N-结区140，从而能实现4个晶体管的工作。

如图9所示，根据第三实施例，P0/N-/P-结区140与N+结区131b分离，以处理以下问题。

例如，如果在P0/N-/P-结区140的P/N/P结上进行N+掺杂和接触蚀刻，由于N+结区131b和接触蚀刻的损伤，会产生暗电流。为了处理上述问题，将P0/N-/P-结区140与N+结区131b分离。

也就是说，在P/N/P结的表面上进行N+掺杂和接触蚀刻可能变成泄漏源。因此，在N+结区131b上形成接触以抑制泄漏源。

因为在信号读出过程中第二晶体管121b的栅极可导通，所以芯片上部光电二极管210产生的电子通过P0/N-/P-结区140传输到第一浮置扩散区131a的节点，因此能实现CDS(相关双重采样)。

第三实施例中可采用根据第一实施例用于第二衬底200的光电二极管210和接触插塞154a的结构和制造方法。

上述实施例具有以下一种或多种效果。

第一，能改善供体衬底的光电二极管与主衬底的金属结构之间的接触结构，从而提高电流传输特性。

第二，因为能改进供体衬底与主衬底之间的电流传输特性，所以能改善图像传感器的工作可靠性，提高产量。

第三，因为在转移晶体管Tx的源/漏区之间产生电势差，所以光电荷能全部转储。

第四，因为在光电二极管与读出电路之间形成电荷连接区，以提供光电荷的迅速移动通道，所以能将暗电流源最小化，并将饱和度下降和灵敏度下降的问题最小化或者避免。

说明书中提及“一个实施例”、“一实施例”、“示例性实施例”等都表示结合这些实施例所述的特定特征、结构或特性包括在本发明的至少一个实施例中。说明书中不同地方出现这样的措辞不一定表示同一实施例。另外，结合任一实施例描述特定特征、结构或特性时，都认为本领域技术人员能想到结合其他实施例来实现这些特定特征、结构或特性。

虽然参照很多示例性实施例描述了本发明，但是应当理解，本领域技术人员能构思很多其他的改型和实施例，它们都将落入本发明原理的精神和范围内。更特别地，本发明、附图以及所附权利要求书范围内的主题结合配置的元件部分和/或配置中，各种变型和改型都是可能的。对本领域技术人员而言，除了元件部分和/或配置中的变型和改型之外，替代性用途也显而易见。

Claims

1.一种图像传感器，包括：

读出电路，位于第一衬底上；

层间介电层，包括电连接到所述读出电路的至少一个金属和至少一个接触插塞；以及

图像传感器件，形成在第二衬底上、接合到所述层间介电层并设置有第一导电型导电层和第二导电型导电层，

其中，所述至少一个接触插塞的最高接触插塞具有从最高金属延伸的壁结构，其中所述最高接触插塞的上表面与所述图像传感器件接触，并且电连接到相邻像素的相邻图像传感器件和相邻最高金属。

2.如权利要求1所述的图像传感器，其中，所述最高接触插塞从所述最高金属延伸并且弯曲至少一次，从而与所述相邻像素的所述相邻图像传感器件以及所述相邻最高金属连接。

3.如权利要求1所述的图像传感器，其中，所述图像传感器件还包括位于所述第一导电型导电层下面的高浓度第一导电型导电层，其中所述高浓度第一导电型导电层与所述最高接触插塞的上表面接触。

4.如权利要求1所述的图像传感器，还包括电结区，所述电结区形成在所述第一衬底上，以将所述读出电路电连接到至少一个接触插塞的最低接触插塞。

5.如权利要求4所述的图像传感器，还包括第一导电型连接区，所述第一导电型连接区连接在所述电结区与所述最低接触插塞之间，以将所述最低接触插塞电连接到所述电结区。

6.如权利要求5所述的图像传感器，其中，所述第一导电型连接区形成在所述电结区的一侧。

7.如权利要求4所述的图像传感器，其中，所述电结区包括：

第一导电型离子注入区，位于所述第一衬底上；以及

第二导电型离子注入区，位于所述第一导电型离子注入区上。

8.如权利要求4所述的图像传感器，其中，所述第一衬底的所述读出电路包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管形成在所述第一衬底上，并且其中所述电结区形成在所述第一晶体管与所述第二晶体管之间。

9.如权利要求8所述的图像传感器，还包括第一导电型第二连接区，所述第一导电型第二连接区形成在所述第二晶体管的一侧，其中所述第一导电型第二连接区连接到所述最低接触插塞。

10.如权利要求1所述的图像传感器，其中，所述读出电路包括选择晶体管，所述择晶体管配置为对应于每个像素以预定时间间隔工作，以允许所述图像传感器件的信号通过所述最高接触插塞依次传输。

11.一种形成图像传感器的方法，所述方法包括：

在第一衬底上形成读出电路；

形成层间介电层，所述层间介电层包括电连接到所述读出电路的至少一个金属和至少一个接触插塞；

在所述层间介电层中形成至少一个接触插塞的最高接触插塞，所述最高接触插塞具有壁结构，使得所述最高接触插塞从最高金属延伸，并且所述最高接触插塞的下表面暴露于所述层间介电层的表面并且连接到相邻像素的最高金属；以及

将具有图像传感器件的第二衬底接合到所述层间介电层上，以使所述第一导电型导电层朝向所述层间介电层，其中所述图像传感器件包括第一导电型导电层和第二导电型导电层。

12.如权利要求11所述的方法，其中，所述最高接触插塞的上表面全部连接到所述相邻像素的图像传感器件。

13.如权利要求11所述的方法，其中，所述最高接触插塞从所述最高金属延伸并且弯曲至少一次，从而与所述相邻像素的所述图像传感器件以及所述最高金属相连接。

14.如权利要求11所述的方法，其中，所述图像传感器件还包括高浓度第一导电型导电层，其中所述第二衬底被接合到所述层间介电层，使得所述高浓度第一导电型导电层位于所述第一导电型导电层下方。

15.如权利要求11所述的方法，其中，形成所述读出电路包括在所述衬底上形成电结区，使得所述至少一个接触插塞的最低接触插塞通过所述电结区电连接到所述读出电路。

16.如权利要求15所述的方法，其中，形成所述读出电路还包括在所述电结区与所述最低接触插塞之间形成第一导电型连接区，使得所述第一导电型连接区将所述最低接触插塞电连接到所述电结区。

17.如权利要求16所述的方法，其中，所述第一导电型连接区形成在所述电结区的一侧。

18.如权利要求15所述的方法，其中，形成所述电结区包括：

在所述第一衬底上形成第一导电型离子注入区；以及

在所述第一导电型离子注入区上形成第二导电型离子注入区。

19.如权利要求15所述的方法，其中，所述第一衬底的所述读出电路包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管形成在所述第一衬底上，并且其中所述电结区形成在所述第一晶体管与所述第二晶体管之间。

20.如权利要求19所述的方法，还包括在所述第二晶体管的一侧形成第一导电型第二连接区，所述第一导电型第二连接区连接到所述最低接触插塞。