CN101689543A

CN101689543A - 集成电路、电子器件及其esd保护

Info

Publication number: CN101689543A
Application number: CN200780052758A
Authority: CN
Inventors: 帕特里斯·贝塞; 艾万·埃蒙; 菲利普·兰斯
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2007-04-27
Filing date: 2007-04-27
Publication date: 2010-03-31
Anticipated expiration: 2027-04-27
Also published as: EP2150976A1; CN101689543B; TW200908278A; US20100128402A1; US8456783B2; WO2008132561A1

Abstract

集成电路(200)包括被布置成向集成电路(200)的一个或多个外部连接器(230)提供ESD保护的静电放电(ESD)保护电路(210)。ESD保护电路(210)包括耦合至一个或多个外部连接器(230)用于向其提供ESD保护的至少一个ESD保护组件(240)。ESD保护电路(210)进一步包括ESD连接器(260)，ESD连接器(260)耦合至一个或多个外部连接器(230)，被布置成将附加ESD保护耦合至一个或多个外部连接器(230)。

Description

集成电路、电子器件及其ESD保护

技术领域

本发明的领域涉及集成电路、电子器件及其静电放电(ESD)保护。

背景技术

在集成电路(IC)设计和制造领域中公知的是为IC封装提供针对静电放电(ESD)事件的保护。ESD事件是发生了可能造成IC组件损坏的有限能量的高电势。

图1图示了用于IC 100的已知集中ESD保护电路110，并且它形成了IC封装的集成部分。

IC 100包括功能电路120，提供IC希望的并且需要ESD保护的功能。ESD保护电路110包括内部ESD箝位电路130，它经由隔离二极管140耦合到功能电路120。以这种方式，由ESD事件引起的电流经过一个或多个隔离二极管140流入ESD箝位电路130中，箝位电路130吸收最初的ESD电涌以保护功能电路120不受电流尖峰的影响，并且然后安全地消散ESD事件能量。隔离二极管140使得能够在每个将被保护的管脚之间提供电隔离。

通常称作夹轨器(rail clamp)的这样的集中ESD保护电路130适合于数字应用，例如CMOS技术。对于这样的数字应用，通过测试标准来定义ESD要求，诸如：Jedec标准JESD 22-A11D ESD敏感性测试人体模型(HBM)；和用于微电子组件(CDM)的抗静电放电阈值的Jedec标准JESD22_C101C场感应电荷器件模型测试方法。

HBM测试的目的是再现当人体接触IC时可能产生的ESD事件。通常，测试需要ESD保护电路以保护其不受2.6安培的尖峰电流的影响。

CDM测试的目的是再现通过IC最初充电和然后通过一个管脚放电到地电势所体验的ESD事件。CDM ESD尖峰电流在3安培左右。

然而，对于模拟应用，并且特别对于需要高可靠性标准的模拟应用，需要ESD保护电路来针对明显较高ESD尖峰电流提供保护。借助于示例，这样的应用的示例包括汽车系统，诸如防锁死制动系统(ABS)、气囊展开系统、电子稳定程序(ESP)系统等。

对于需要高可靠性标准这样的应用，已知对电路进行ESD枪测试，诸如在IEC6100042、ISO10605等中定义的。在这样的测试中，ESD通过“枪”产生，并且被施加到被测试的IC的管脚。根据规范，在通过330欧姆或2K欧姆电阻器放电之前，将ESD枪充电至高达25k伏特。因此，电流尖峰可以达到90安培，这明显高于HBM和CDM测试的电流尖峰。

如本领域技术人员将理解的，为了使例如图1所示的已知ESD电路120的ESD保护电路防御这样的高电流尖峰，需要ESD箝位电路130包括有效电容以便能够吸收电流。此外，隔离二极管必须能够承受高达90安培。这固有地增加了ESD箝位电路130和隔离二极管140的尺寸和成本，并且因此增加了它们在IC 100中所占的空间量，并由此增加了IC 100的整体成本。

在这样的情况下，ESD保护电路可能需要高达百分之十左右的IC面积。这对组件的尺寸和成本有直接影响，这进而影响了IC封装的成本和在印刷电路板等上IC封装所需的管脚。由于ESD保护电路不能随着IC的功能电路尺寸一起降低尺寸，因此随着技术的进步，这种影响特别明显。

通过现有技术的ESD保护已经标识的另一问题在于，由于IC封装内电路的布局限制，通常的情况是集中ESD箝位电路不能接近隔离二极管放置。连接隔离二极管和ESD箝位电路的金属迹线的电阻较低，但是不可忽略(例如0.2欧姆至1欧姆)，并且随着金属迹线的长度而增加。

如本领域技术人员将理解的，在ESD枪测试期间，测试中涉及的相对较高的尖峰电流即使在最小的电阻上也导致明显的压降。例如，在ESD枪测试包括60安培尖峰电流的情况下，如果金属迹线足够长以包括达到1欧姆的电阻，则金属迹线上的压降将是60伏特，这超出了例如仅为45伏特的ESD保护电路的电压能力。因此，在一侧上隔离二极管和ESD箝位电路之间的金属迹线和另一侧上ESD箝位电路和接地管脚之间的金属迹线的长度影响了ESD保护电路充分保护IC的能力。金属迹线的电阻取决于它的几何外形(长度/宽度)。通常情况是，为了达到足够低的电阻值，与在集成电路内可以实现的相比，需要迹线包括较短长度和较大宽度。

提供ESD保护的替代的已知方法包括经由二极管将被保护的那些管脚关联到电源轨。以这种方式，电源的解耦合电容器提供一些ESD保护。然而，管脚必须与电源额定值(例如0.6V)相兼容并且电源的解耦合电容器通常不足以进行高电平ESD保护，诸如ESD枪测试中所需的那些。

为了提供充分的ESD保护而不引发对IC封装明显的尺寸和成本的增加，使用现有技术ESD保护方法，需要单独保护IC封装的连接管脚。以这种方式，外部ESD保护器件单独设置在灵敏管脚上。尽管这可以节省IC自身的尺寸和成本，但是就财务成本和空间需求这两方面而言，成本都简单地传递给了上面安装了IC的印刷电路板。实际上，由于管脚被单独保护，因此需要多个ESD保护组件，由此明显增加了ESD保护的成本以及所需的面积。

特别是关于需要防御的尖峰电流，增加了对ESD枪测试的要求。在2004年，ESD枪测试需要防御30安培尖峰电流。这在2006年增加到60安培的尖峰电流。在2007年，需要防御的尖峰电流已经增加到90安培。ESD保护电路的所需保护中的这些明显增加与降低IC的尺寸和成本的日益增加的需求一起使已知ESD保护技术的缺点恶化。

因此，需要一种对集成电路的改进的ESD保护。

发明内容

根据本发明的方面，如在权利要求中所限定的，提供了一种电子器件，以及一种集成电路。

附图说明

现在将参考附图仅借助于示例描述本发明的示例性实施例，在附图中：

图1图示了已知的集中静电放电保护电路的示例。

图2图示了根据本发明的第一示例性实施例包括静电放电保护电路的集成电路。

图3图示了根据本发明的第二示例性实施例包括静电放电保护电路的集成电路。

图4图示了根据本发明的第三示例性实施例包括静电放电保护电路的集成电路。

具体实施方式

在详细描述根据本发明的实施例之前，应当注意，在此描述的各个装置组件并且如附图所示，在附图中已经在适当位置通过常规符号进行了表示，仅示出了与理解本发明实施例有关的那些具体细节，以便不因对受益于此处描述的本领域普通技术人员容易显而易见的细节而使本公开模糊。因此，将理解，为了简单清楚地说明，可以不图示商业上可行的实施例中有用的或者必需的常见和公知的要素，以便有利于较少阻碍这些各种实施例的看法。

现在参考图2，图示了根据本发明第一示例性实施例的包括静电放电(ESD)保护电路210的集成电路(IC)200。IC 200进一步包括功能电路220，提供至少一些IC 200希望的并且需要ESD保护的功能。功能电路220耦合到多个外部连接器，例如管脚230。

如本领域技术人员将理解的，在此处和权利要求中使用术语“管脚”不是限制性的，并且可以指的是任何替代形式的连接器。例如，在IC封装包括球栅阵列的情况下，连接器形式为焊料球等。为了简单起见，术语“一个管脚”和“多个管脚”在此用于表示由此IC能够建立外部电连接的连接器。这样的电连接形式可以是数据连接、电压电源连接、接地连接等。将理解，使用这样的术语不是限制性的，而可以指的是任何适当形式的连接。

返回参考图2，ESD保护电路210包括ESD保护组件，对于所图示的实施例，它的形式是内部ESD箝位电路240。内部ESD箝位电路240适于向功能电路220特别是向管脚230提供ESD保护，并且因此经由隔离组件耦合到管脚230，对于所图示的实施例，它的形式是隔离二极管250。

ESD保护电路210进一步耦合到ESD管脚260，它进而耦合到外部ESD保护组件，对于所图示的实施例，它的形式是外部ESD箝位电路270。以这种方式，将除了通过内部ESD箝位电路240所提供的之外的附加ESD保护提供到IC 200，并且特别提供到功能电路220和管脚230。如图所示，ESD管脚260经由隔离二极管250耦合到管脚230。以这种方式，ESD管脚260以及由此的外部ESD保护组件与管脚230电隔离，并且管脚230通过串联且背对背的隔离二极管250相互隔离。

根据本发明的该实施例，内部ESD箝位电路240适于提供相对低电平的ESD保护，例如防御高达3安培左右的ESD事件。以这种方式，例如内部ESD箝位电路240的内部ESD组件能够根据诸如以下的标准提供ESD保护：Jedec标准JESD 22-A11D ESD灵敏测试人体模型(HBM)；和用于微电子组件(CDM)的抗静电放电阈值的Jedec标准JESD22_C101C场感应充电器件模型测试方法。以这种方式，在制造和测试工艺期间提供ESD保护。

由于仅需内部ESD组件提供这样的相对低电位的保护，因此内部ESD组件的尺寸和成本都不会过高。因此，在IC 200内ESD电路210以及由此IC 200自身的尺寸和成本都保持较低。

如先前提及的，对于模拟应用，并且特别对于需要高可靠性标准的模拟应用，需要ESD保护电路针对明显较高的ESD尖峰电流提供保护。借助于示例，这样的应用的示例包括汽车系统，诸如防锁死制动系统(ABS)、气囊展开系统、电子稳定程序(ESP)系统等。

对于需要高可靠性标准这样的应用，已知的是对电路进行ESD枪测试，诸如在IEC6100042、ISO10605等中定义的。在这样的测试中，ESD通过“枪”产生并且被施加到被测试的IC的管脚。在通过330欧姆的电阻器放电之前，ESD枪可充电到高达25k伏。因此，电流峰值可以达到90安培，这明显高于HBM和CDM测试的电流峰值。

因此，对于所图示的实施例，它的形式为外部ESD箝位电路270的附加ESD保护使得能够将足够的ESD保护提供给IC 200，以便使IC200抵抗这样的侵犯性ESD事件，而不会对IC 200的ESD保护电路210的尺寸和成本造成明显影响。

特别是，在内部ESD组件提供低电平ESD保护时，例如高达3安培左右，可以经由ESD管脚260提供附加ESD保护，如上所述，使得能够在ESD枪测试的情况下根据需要进行高电平ESD保护，例如高达90安培左右。

此外，通过提供例如ESD管脚260的专用ESD连接器，它耦合到例如管脚230的需要ESD保护的管脚，在单个管脚上仅需附加ESD保护。这与必须在需要保护的每个管脚上提供ESD保护的提供ESD保护的已知方法相反。

以这种方式，降低了外部ESD保护的成本和管脚需求，特别是在组件计数方面。此外，由于外部ESD保护仅需提供给单个的、专用的管脚，因此极大的简化了这样的外部ESD保护的提供。特别是，通过以这种方式利用外部ESD保护，电特性(例如箝位电压、电容等)可以适于匹配将使用这种集成电路的特定应用。以这种方式，ESD保护的电特性可以适于不同的应用而不影响集成电路的内部组件。因此，可以改善这样的ESD保护的可靠性。

另外，通过利用外部ESD保护，将外部ESD箝位电路和地电势之间的金属迹线例如提供在印刷电路板(PCB)上，与集成电路封装内不同，使得迹线能够包括改善的几何外形(宽度/长度)。

如本领域技术人员将理解的，外部ESD箝位电路270所提供的保护电平取决于使用IC 200的特定应用。然而，预计可以对许多应用以及因此的许多ESD需求设计和制造IC 200，基本上与特定应用的特定ESD要求无关。然后，可以通过选择合适的外部ESD组件来满足特定ESD需求，同时IC 200的内部ESD保护电路在制造和测试期间为IC提供了足够的ESD保护。

对于所图示的实施例，它的形式为ESD箝位电路240、270的内部和外部ESD保护组件可以包括任何合适的ESD保护组件。借助于示例，这样的ESD组件可以包括与接地平面并联耦合的电容器和二极管。替代地，这样的ESD保护组件可以包括瞬态抑制器或者能够以电流保持在安全电区域中的方式吸收ESD电流的任何开关。

现在参考图3，图示了根据本发明的第二示例性实施例的包括ESD保护电路310的IC 300。IC 300进一步包括功能电路320，提供IC 300希望的以及需要ESD保护的至少一些功能。功能电路320耦合到多个外部连接器，例如管脚330。

ESD保护电路310包括内部正向ESD保护组件340和内部负向ESD保护组件345。内部ESD保护组件340、345适于向功能电路320、特别是向管脚330提供ESD保护，并且因此它们经由隔离组件耦合至管脚330。以这种方式，对于正向和负向ESD事件都提供保护，并且特别是对于例如在制造和测试工序期间发生的低电平ESD事件。

对于图3所示的实施例，内部正向ESD保护组件340经由其耦合到管脚330的隔离组件的形式是PNP晶体管350。相反，内部负向ESD保护组件345经由其耦合到管脚330的隔离组件的形式是NPN晶体管355。通过NPN晶体管情况下的发射极/基极结确保了电隔离。在PNP晶体管的情况下，基极/发射极结形成了电隔离。

ESD保护电路310进一步耦合到正向ESD管脚360，它进而耦合到外部ESD保护组件370。此外，ESD保护电路310进一步耦合到负向ESD管脚365，它进而耦合到外部负向ESD保护组件375。以这种方式，将除了通过内部ESD组件340、345所提供的之外的附加ESD保护提供给IC 300，并且特别提供给功能电路320和管脚330。以与图2所示的实施例相似的方式，ESD管脚360、365通过晶体管350、355与管脚330电隔离。

以这种方式，IC 300包括专用正向ESD管脚360和专用负向ESD管脚365。进一步地，图3所示的实施例与图2所示的实施例由于对于正向和负向ESD事件单独提供保护而不同。然而，如本领域技术人员将理解的，图3所示的实施例仍提供了与图2相同的优点。

对于以上描述的各种实施例并且如图2和3所示，ESD保护电路包括信号内部ESD保护组件。然而，本领域技术人员将理解，内部ESD保护电路可以包括多个ESD保护组件，每一个都耦合至一个或多个管脚。

因此，并且参考图4，图示了根据本发明的第三示例性实施例的包括ESD保护电路410的IC 400。IC 400进一步包括功能电路420，提供IC 400希望的和需要ESD保护的至少一些功能。功能电路420耦合到多个外部连接器，例如管脚430。

ESD保护电路410包括多个内部ESD保护组件440。内部ESD保护组件440适于向功能电路420特别是向管脚430提供ESD保护，并且因此耦合至管脚430。

根据本发明的第三示例性实施例，管脚430经由隔离组件耦合到ESD管脚460，对于所图示的实施例，它的形式是隔离二极管450。ESD管脚460耦合到外部ESD保护组件，对于所图示的实施例，它的形式是外部ESD箝位电路470。

以这种方式，ESD保护电路包括一个或多个ESD保护组件，它耦合至一个或多个外部连接器用于为其提供ESD保护。ESD保护电路进一步包括ESD连接器，它耦合至一个或多个外部连接器并且被布置成将附加ESD保护耦合至一个或多个外部连接器。

特别是，将理解，如上所述的电子器件、集成电路和其中的静电放电保护电路旨在提供至少一个或多个以下优点：

(1)在制造和测试期间提供了集成ESD保护；

(2)降低了IC的成本和尺寸；

(3)降低了ESD电路/组件所需的硅面积；

(4)降低了ESD组件的数目；

(5)能够根据应用需求改变ESD保护；

(6)提供了正向和负向的ESD保护；以及

(7)改善了可靠性。

在前述说明书中，已经描述了本发明的特定实施例。然而，本领域技术人员将理解，在不背离如权利要求所阐明的本发明的范围的情况下，可以作出各种修改和变化。因此，说明书和附图应当被认为是说明性的而非限制性的，并且所有这样的修改都意在包括在本发明的范围内。

益处、优点、对问题的解决方案以及可能导致任何益处、优点或解决方案产生或者变得更明显的任何要素都不应当被解释为任何或全部权利要求的关键的、必须的或必要的特征或要素。

特别地，预计前述创造性概念可以被半导体制造商应用于需要ESD保护的任何集成电路架构。

将理解，在不减损在此描述的创造性概念的情况下，可以使用在不同功能单元之间的任何合适的功能分布。因此，对特定功能器件或要素的参考仅应当被看作是对用于提供所描述功能性的合适装置的参考，而不是指示性的或严格逻辑性的或者物理结构或构造。

可以以任何合适的形式来实现本发明的方面，包括硬件、软件、固件、或这些的任何组合。本发明实施例的元件和组件可以以任何合适的形式在物理、功能和逻辑上实现。实际上，可以在单个单元或一个IC中、多个单元或多个IC中或作为其他功能单元的一部分来实现功能。

尽管已经结合一些实施例描述了本发明，但是并非意在限于在此阐明的特定形式。相反，本发明的范围仅通过权利要求来限制。另外，尽管看起来结合特定实施例描述特征，但是本领域技术人员将意识到根据本发明可以组合所描述实施例的各种特征。在权利要求中，术语“包括”不排除存在其他元件或步骤。

此外，尽管单个特征可以被包括在不同的权利要求中，但是可以有利地将这些组合，并且在不同权利要求中包括并非暗示组合特征不可行和/或有利。而且，在权利要求的一个类别中的特征的包括并不暗示限于该类别，而是指示特征同样可以酌情应用于其他权利要求类别。

此外，在权利要求中特征的顺序并不暗示必须执行的特征的任何特定顺序，并且特别是方法权利要求中各个步骤的顺序并不暗示必须以该顺序来执行步骤。相反，可以以任何合适的顺序来执行步骤。另外，单数引用不排除多数。因此，对于“一”、“一个”、“第一”、“第二”等的引用不排除多个。

因此，已经描述了包括ESD保护电路的集成电路和电子器件，其中已经基本上消除了具有现有技术布置的前述缺点。

Claims

1.一种集成电路(200)，包括静电放电(ESD)保护电路(210)，所述静电放电(ESD)保护电路(210)被布置成向所述集成电路(200)的一个或多个外部连接器(230)提供ESD保护；其中，所述ESD保护电路(210)包括至少一个ESD组件(240)，所述至少一个ESD组件(240)耦合到所述一个或多个外部连接器(230)用于向其提供ESD保护；其中，所述集成电路(200)的特征在于所述ESD保护电路(210)进一步包括ESD连接器(260)，所述ESD连接器(260)耦合到所述一个或多个外部连接器(230)，被布置成将附加ESD保护耦合至所述一个或多个外部连接器(230)。

2.如权利要求1所述的集成电路(200)，进一步特征在于所述ESD连接器(260)经由隔离组件耦合到所述外部连接器(230)。

3.如权利要求2所述的集成电路(200)，进一步特征在于所述隔离组件包括隔离二极管(250)。

4.如权利要求2所述的集成电路(200)，进一步特征在于所述隔离组件包括晶体管(350，355)。

5.如任何前述权利要求所述的集成电路(200，300)，进一步特征在于所述ESD保护电路(310)包括至少一个正向ESD保护组件(340)和至少一个负向ESD保护组件(345)，每一个都耦合至一个或多个外部连接器(330)用于向其提供ESD保护。

6.如权利要求5所述的集成电路(200，300)，进一步特征在于所述ESD保护电路(310)包括耦合至所述至少一个正向ESD保护组件(340)的正向ESD连接器(360)和耦合至至少一个负向ESD保护组件(345)的负向ESD连接器(365)，每一个都耦合至所述一个或多个外部连接器(330)，被布置成耦合至要分别提供至外部连接器(330)的附加正向和负向ESD保护。

7.如权利要求6所述的集成电路(200，300)，进一步特征在于所述正向ESD连接器(360)经由一个或多个PNP晶体管(350)耦合到所述外部连接器(330)并且所述负向ESD连接器(365)经由一个或多个NPN晶体管(355)耦合到所述一个或多个外部连接器(330)。

8.如任何前述权利要求所述的集成电路(200，300)，进一步特征在于所述至少一个ESD保护组件(240，340，345)包括与接地平面并联耦合的电容器和二极管。

9.如任何前述权利要求所述的集成电路(200，300)，进一步特征在于所述或每个ESD保护组件适于根据以下标准中的一个提供低电平的ESD保护：Jedec标准JESD 22-A11D ESD灵敏测试人体模型(HBM)；用于微电子组件(CDM)的抗静电放电阈值的Jedec标准JESD22 C101C场感应充电器件模型测试方法。

10.如任何前述权利要求所述的集成电路(200，300)，进一步特征在于所述ESD保护电路(210)适于根据以下标准IEC6100042或ISO10605中的至少一个提供高电平的附加ESD保护。

11.一种电子器件(200，300)，包括任何前述权利要求的所述集成电路。

12.一种包括集成电路(200)的电子器件，所述集成电路包括静电放电(ESD)保护电路(210)，所述静电放电(ESD)保护电路(210)被布置成向所述集成电路(200)的一个或多个外部连接器(230)提供ESD保护；其中，所述ESD保护电路(210)包括至少一个ESD保护组件(240)，所述至少一个ESD保护组件(240)耦合至所述一个或多个外部连接器(230)，用于向其提供ESD保护；其中，所述电子器件的特征在于所述ESD保护电路(210)进一步包括ESD连接器(260)，所述ESD连接器(260)耦合至所述一个或多个外部连接器(230)，被布置成将附加ESD保护耦合到所述一个或多个外部连接器(230)。

13.如权利要求12所述的电子器件，进一步特征在于所述电子器件被用于以下中的一个：

(1)防锁死制动系统(ABS)；

(2)气囊展开系统；

(3)电子稳定程序(ESP)。