CN101667831B - 两段式压控振荡器校正方法 - Google Patents
两段式压控振荡器校正方法 Download PDFInfo
- Publication number
- CN101667831B CN101667831B CN2008101735993A CN200810173599A CN101667831B CN 101667831 B CN101667831 B CN 101667831B CN 2008101735993 A CN2008101735993 A CN 2008101735993A CN 200810173599 A CN200810173599 A CN 200810173599A CN 101667831 B CN101667831 B CN 101667831B
- Authority
- CN
- China
- Prior art keywords
- passage
- correct
- real
- binary search
- locate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000872 buffer Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000001915 proofreading effect Effects 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种两段式压控振荡器校正方法，用以提供压控振荡器粗调；进行实时校正，根据开机校正的加载结果，用以提供压控振荡器微调。通过应用本发明，能够同时处理制程和温度变化，缩短校正时间，降低压控振荡器的增益，缩小被动回路滤波器的面积以及降低能源消耗。
Description
技术领域
本发明涉及一种粗调集成压控振荡器的中心频率的方法，特别是涉及一种两段式压控振荡器的校正方法。
背景技术
在系统单芯片(SOC，System on Chip)领域，所有的功能区块都集成在一个芯片上，因此，在电路设计中，芯片布局尺寸是一个关键问题。通常，锁相回路(PLL，phase lock loop)区块设计包括压控振荡器(voltage controloscillator)、分频器(divider)，相位/频率探测器(phase/frequencydetector)、电荷泵(charge-pump)以及被动回路滤波器(passive loop filter)，而在此区块中，如果选择中等环路带宽(medium loop bandwidth)，被动回路滤波器就会占去大部分的面积。为了减少这种大型电容器的芯片面积，并提供较低频率的极点(pole)，必须降低压控振荡器的增益以减少对被动电容器的使用；另一方面，一旦降低压控振荡器的增益，则没有能力处理压控振荡器的温度变化。于是，发展出粗调压控振荡器中心频率的技术，用以降低被动回路滤波器的面积。被动回路滤波器的面积越小，整合回路滤波器就会变得越容易。
在现有技术中，有两种粗调压控振荡器中心频率的方法，一种是在开机时，进行压控振荡器中心频率的校正，另一种是在发送/接收数据封包时，进行压控振荡器中心频率的校正。
然而，对于第一种开机时校正压控振荡器中心频率的方法，只能够处理制程变化，一旦操作温度变高或变低，模拟锁相回路就要弥补这种变化，这对电荷泵的动态范围要求很高。此外，如果压控振荡器的增益不稳定的话，锁相回路的回路带宽也会随温度的变化而改变。
对于第二种在发送/接收数据包时校正压控振荡器中心频率的方法，优于上述第一种方法，能够处理制程和温度两者的变化。不过，由于校正频率需要在数据封包开始发送前完成，对于每一个数据封包，这种方法都需要一个额外的和较长的校正时间，这会引起能量消耗的增加。
基于上述问题，发明人提出了一种新的校正压控振荡器中心频率的方法，以克服现有技术的缺陷。
发明内容
本发明要解决的技术问题是提供一种两段式压控振荡器校正方法，能够同时避免制程和温度变化，缩短校正时间，降低压控振荡器的增益，更加缩小被动回路滤波器的面积以及降低操作能源消耗。
为达到上述目的，本发明采用的技术方案是：
一种两段式压控振荡器校正方法，一压控震荡器设置在具有一模拟锁相回路的一电路系统中，且所述的锁相回路具有若干个通道，而每一通道具有9个位元，其特征在于，所述校正方法包含：进行一开机校正，用以提供一压控振荡器粗调；进行一实时校正，根据所述开机校正的加载结果，用以提供一压控振荡器微调。
开机校正由一控制信号触发，之后再等待一段时间以便开启并稳定所有通道。
开机校正包括：进行一二元搜索，用以定位一通道；存储所述二元搜索的结果到一通道缓存器中；判断是否存储了所有通道，若判断结果为否，则重新进行该二元搜索，以定位另外的通道。
所述通道或所述所有通道为9个位元(bits)。
所述用以定位一个通道的二元搜索，包括：计算一回馈频率；根据所述计算结果以确定数个校正位，直到找到前5个正确位以定位所述通道。
其中，若判断是否储存了所有通道的结果若为真，则结束所述开机校正，最后，该系统进入闲置状态。
其中，所述实时校正在系统准备好发送/接收一数据封包时，由该控制信号触发，之后再等待一段时间，以便开启并稳定所有通道。
其中，所述实时校正包括：根据一目前通道的设定，从所述通道缓存器中加载该开机校正的结果；进行所述二元搜索，用以定位所述目前通道。
其中，用以定位所述目前通道的所述二元搜索，包括：计算所述回馈分割频率；根据上述计算结果以确定数个校正位元，直到找到最后4个校正位元，以定位该目前通道。
经过两段式压控振荡器校正后，将校正结果提供给压控振荡器，并开始正常的合成器闭回路操作，最后即锁定所欲的频率。
附图说明
图1是本发明的两段式压控振荡器校正方法的流程图。
图2是本发明的开机校正的流程图。
图3是本发明的实时校正的流程图。
图4是本发明的校正循环的示意图。
具体实施方式
下面结合附图和实施方式对本发明作进一步详细说明。
如图1所示，为本发明的两段式压控振荡器校正方法的流程图。图1表示出了本实施例的两段式压控振荡器校正方法，压控震荡器设置在在具有一模拟锁相回路的一电路系统中，且锁相回路具有9个通道，而每一通道具有9个位元，校正方法包括：
步骤S1：进行一开机校正(power-on calibration)，用以校正9个通道中每一个通道的前5个位元(bits)，提供对压控振荡器的粗调步骤；以及
步骤S2：进行一实时校正(real-time calibration)，用以校正后4个位元，提供具有一压控振荡器微调步骤的实时校正。
在经过上述的实时调整后，模拟锁相回路即开始锁定所需要的频率。
图2为本发明的开机校正的流程图。当系统开机(步骤S11)后，由一控制信号触发并启动开机校正流程；而为了支持全部79个蓝牙通道(2402-2480MHz)，其中每个通道为9位，可以定义9个缓存器(registers)来存储此宽带范围。随后，必须等待一段时间以开启并稳定所有的相关电路(步骤S12)，相关电路如压控振荡器、高频预除器及除法器，之后再启动第一个通道的校正。在校正方法中，执行二元搜索(binary search，步骤S13)，二元搜索计算一低频回馈频率(feed-back divided clock)，并根据其计算结果确定校正位，直到找到前5个正确的位，以定位所需要的通道，并将校正结果储存到缓存器中(步骤S14)。在此通道校正完后，判断是否尚有通道需要进行校正，若仍有需要，接着进行下一个通道的校正，如同第一次的校正方法，重复进行二元搜索，直到所有的通道校正完毕(步骤S15)，并将校正结果储存至缓存器中。若是所指派的通道都已经执行过校正时，即完成开机校正(步骤S16)，则系统最后就进入到闲置状态(idle state)。
图3为本发明的实时校正的流程图。在执行过开机校正后，系统即进入了闲置状态；一旦系统准备好发送或接收数据封包(packets)时，即进入实时状态以触发实时校正(步骤S21)。与开机校正步骤相似，实时校正触发后，同样需要预留一段时间以开启并稳定诸如高频预除器及除法器等的电路(步骤S22)。根据目前通道的设定，通道译码器加载开机校正结果以得到目前通道的前5个修正位(步骤S23)。接着，进行计算回馈分估频率的二元搜索，以寻找后4个正确位(步骤S24)。当二元搜索结束之后，即获得所有的校正位(5+4位)，并将其输入到压控振荡器中作为数字控制调整位。经过上述两段式校正后，锁相回路即开始正常的闭回路(close-loop)操作。最后，频率合成器(frequencysynthesizer)开始正常工作并锁定一所需要的频率，而且持续地进行发送或接收数据封包(data packets，步骤S25)。
为了更好的理解上述两段式校正方法，图4为本发明的校正循环(calibration loop)的示意图。校正循环包括一个模拟部分，包含有一压控振荡器、一高频预除器及一除法器；以及一个数字执行部分，包含一计算与比较模块、一二元搜索模块以及一通道译码器。压控振荡器的高频提供到高频预除器及除法器，其中也可包含由分割频率所输出的低频，而此低频由一数位计数器区块所接收。之后，二元搜索模块即确定正确的数字控制字符(words)，数字控制字符系直接连接到一套切换式电容器，切换式电容器用以设定适当的压控振荡器的中心频率。
根据上面的描述可知，通过采取两段式压控振荡器的校正方法，利用开机校正步骤，对通道的前5个位元进行粗调并加以存储，若是需要的话，则利用实时校正步骤，加载目前通道的5个位元，并对其后4个位元进行微调，最后，通道微调后的9位提供到压控振荡器。由于实时校正能够追踪且避免受到温度变化，并加载开机校正的结果，所以本发明的方法具有能够避免制程及温度变化，缩短校正时间，降低压控振荡器的增益，更加缩小被动回路滤波器的面积以及降低操作的能源消耗的优点。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。
Claims (1)
1.一种两段式压控振荡器校正方法，一压控震荡器设置在具有一模拟锁相回路的一电路系统中，且所述锁相回路具有若干个通道，而每一通道具有9个位元，其特征在于，所述校正方法包含：
进行一开机校正，用以提供一压控振荡器粗调，所述开机校正由一控制信号触发，之后再等待一段时间以便开启并稳定所有通道，所述的开机校正包括：
进行一二元搜索，用以定位一通道；
存储所述二元搜索的结果到一通道缓存器中；
判断是否存储了所有通道，若判断结果为否，则重新进行该二元搜索，以定位另外的通道，所述通道或所述所有通道为9个位元(bits)；
其中，所述用以定位一个通道的二元搜索，包括：
计算一回馈频率；
根据所述回馈频率的计算结果以确定数个校正位元，直到找到前5个正确位元以定位所述通道；
进行一实时校正，根据所述开机校正的加载结果，用以提供一压控振荡器微调，所述实时校正在系统准备好发送/接收一数据封包时，即进入实时状态以触发实时校正，之后再等待一段时间，以便开启并稳定所有通道，所述实时校正包括：
根据一目前通道的设定，从所述通道缓存器中加载该开机校正的结果；
进行计算回馈分割频率的二元搜索，用以定位所述目前通道；
其中，用以定位所述目前通道的所述二元搜索，包括：
计算所述回馈分割频率；
根据上述回馈分割频率的计算结果以确定数个校正位元，直到找到最后4个校正位元，以定位该目前通道。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/204,979 | 2008-09-05 | ||
| US12/204,979 US7907021B2 (en) | 2008-09-05 | 2008-09-05 | Two-step VCO calibration method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101667831A CN101667831A (zh) | 2010-03-10 |
| CN101667831B true CN101667831B (zh) | 2012-02-01 |
Family
ID=41798722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101735993A Active CN101667831B (zh) | 2008-09-05 | 2008-11-10 | 两段式压控振荡器校正方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7907021B2 (zh) |
| CN (1) | CN101667831B (zh) |
| TW (1) | TWI376880B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8570113B2 (en) | 2010-06-23 | 2013-10-29 | Advanced Micro Devices, Inc. | Digital VCO calibration method and apparatus |
| US8503597B2 (en) | 2010-12-30 | 2013-08-06 | Advanced Micro Devices, Inc. | Method to decrease locktime in a phase locked loop |
| WO2013053087A1 (zh) | 2011-10-09 | 2013-04-18 | 中国科学院微电子研究所 | 压控振荡器装置及压控振荡器的校正方法 |
| US8666012B2 (en) | 2011-10-20 | 2014-03-04 | Broadcom Corporation | Operating a frequency synthesizer |
| GB2498241B (en) * | 2011-10-20 | 2013-12-25 | Renesas Mobile Corp | Operating a frequency synthesizer |
| CN102497163B (zh) * | 2011-12-30 | 2014-05-07 | 北京华航无线电测量研究所 | 一种基于fpga的闭环vco线性度校正方法 |
| CN102404004B (zh) * | 2011-12-30 | 2013-07-03 | 北京华航无线电测量研究所 | 一种基于fpga的闭环vco线性度校正电路 |
| CN103378855B (zh) * | 2012-04-30 | 2016-09-14 | 台湾积体电路制造股份有限公司 | 具有倍频器的锁相环及构造锁相环的方法 |
| KR102158859B1 (ko) | 2014-05-21 | 2020-09-22 | 삼성전자주식회사 | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 |
| US9503059B1 (en) * | 2015-09-30 | 2016-11-22 | Integrated Device Technology, Inc. | Integrated circuit devices having oscillator circuits therein that support fixed frequency generation over process-voltage-temperature (PVT) variations |
| US9954543B1 (en) | 2017-02-08 | 2018-04-24 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1347198A (zh) * | 2000-09-06 | 2002-05-01 | 国际商业机器公司 | 用于射频合成器的自动校正系统和方法 |
| US6859073B1 (en) * | 2003-10-17 | 2005-02-22 | Prominent Communications, Inc. | Fast VCO calibration for frequency synthesizers |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597249B2 (en) * | 2001-09-04 | 2003-07-22 | Prominenet Communications, Inc. | Fast coarse tuning control for PLL frequency synthesizer |
| US20060145776A1 (en) * | 2005-01-05 | 2006-07-06 | Qian Shi | High-speed VCO calibration technique for frequency synthesizers |
| US7323944B2 (en) * | 2005-04-11 | 2008-01-29 | Qualcomm Incorporated | PLL lock management system |
| US7427899B2 (en) * | 2006-01-06 | 2008-09-23 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for operating a variable segment oscillator |
| US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
| US20090153252A1 (en) * | 2007-12-13 | 2009-06-18 | Mei-Show Chen | Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof |
-
2008
- 2008-09-05 US US12/204,979 patent/US7907021B2/en active Active
- 2008-10-31 TW TW097142028A patent/TWI376880B/zh active
- 2008-11-10 CN CN2008101735993A patent/CN101667831B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1347198A (zh) * | 2000-09-06 | 2002-05-01 | 国际商业机器公司 | 用于射频合成器的自动校正系统和方法 |
| US6859073B1 (en) * | 2003-10-17 | 2005-02-22 | Prominent Communications, Inc. | Fast VCO calibration for frequency synthesizers |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100060366A1 (en) | 2010-03-11 |
| TWI376880B (en) | 2012-11-11 |
| TW201012072A (en) | 2010-03-16 |
| CN101667831A (zh) | 2010-03-10 |
| US7907021B2 (en) | 2011-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101667831B (zh) | 两段式压控振荡器校正方法 | |
| US8515374B2 (en) | PLL circuit, and radio communication apparatus equipped with same | |
| US11057040B2 (en) | Phase-locked loop circuit and clock generator including the same | |
| CN105119600B (zh) | 一种使锁相环系统快速锁定的自动频带校准方法 | |
| US20060068736A1 (en) | Controlling the frequency of an oscillator | |
| US8050372B2 (en) | Clock-data recovery circuit, multi-port receiver including the same and associated methods | |
| CN102629878B (zh) | 用于发射器或接收器的信号发生器、发射器和接收器 | |
| US8666012B2 (en) | Operating a frequency synthesizer | |
| US11356108B2 (en) | Frequency generator and associated method | |
| US20130162355A1 (en) | Phase-lock in all-digital phase-locked loops | |
| CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
| US7738618B2 (en) | Multiband PLL arrangement and a method of controlling such arrangement | |
| US7667545B2 (en) | Automatic calibration lock loop circuit and method having improved lock time | |
| US8509372B1 (en) | Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking | |
| CN104467817B (zh) | 一种应用于自动频率控制系统(afc)的环路微调算法 | |
| US10270487B2 (en) | Frequency generator and associated method | |
| US8428212B2 (en) | Frequency synthesis using upconversion PLL processes | |
| US6407643B2 (en) | Phase-locked loop enabling the generation of a reference signal having a high spectral purity | |
| JP2013058881A (ja) | Ｐｌｌ回路 | |
| KR101300829B1 (ko) | 패스트 락킹 기법을 사용한 위상고정루프 회로 및 그 방법 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
| JP2004282223A (ja) | 周波数シンセサイザ | |
| KR100334777B1 (ko) | 이동통신 단말기의 주파수 합성부 | |
| JP2004193901A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151013 Address after: Arizona, USA Patentee after: MICROCHIP TECHNOLOGY Inc. Address before: Cayman Islands Patentee before: British Cayman Islands Business Miley electronic Limited by Share Ltd. Effective date of registration: 20151013 Address after: Cayman Islands Patentee after: British Cayman Islands Business Miley electronic Limited by Share Ltd. Address before: Taiwan, Hsinchu, China Science Park, industrial road, No. 2-1, 3 floor Patentee before: INTEGRATED SYSTEM SOLUTION CORPORATION |