CN101661888B - 半导体器件中源漏注入结构的制备方法 - Google Patents

半导体器件中源漏注入结构的制备方法 Download PDF

Info

Publication number
CN101661888B
CN101661888B CN2008100437323A CN200810043732A CN101661888B CN 101661888 B CN101661888 B CN 101661888B CN 2008100437323 A CN2008100437323 A CN 2008100437323A CN 200810043732 A CN200810043732 A CN 200810043732A CN 101661888 B CN101661888 B CN 101661888B
Authority
CN
China
Prior art keywords
photoresist
source
ion
preparation
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100437323A
Other languages
English (en)
Other versions
CN101661888A (zh
Inventor
陈福成
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2008100437323A priority Critical patent/CN101661888B/zh
Publication of CN101661888A publication Critical patent/CN101661888A/zh
Application granted granted Critical
Publication of CN101661888B publication Critical patent/CN101661888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明公开了一种半导体器件中源漏注入结构的制备方法，其通过先一次光刻显影后的光刻胶图形为掩膜进行轻掺杂漏注入，而后缩小掩膜图形的开口，再以缩小后的掩膜图形进行源漏注入，形成源漏注入区。利用本发明的制备方法，只需一次光刻显影，且省略了侧墙工艺，可广泛用于半导体器件制备中。

Description

半导体器件中源漏注入结构的制备方法
技术领域
本发明涉及一种半导体器件源漏注入结构的制备方法，包括源漏区和轻掺杂漏区的形成。
背景技术
在半导体芯片制造中，一般光刻的次数决定了产品的成本。在传统的芯片制备工艺流程中，源漏注入区(SD Implanting)和轻掺杂漏区(LDDLight Dose Doping)注入分别通过两次光刻来作为注入阻挡层。常见的半导体器件注入结构形成的方法流程，在多晶硅栅极形成之后，包括如下步骤：
1、在硅片上淀积一层氧化硅衬垫层，用于在离子注入过程中保护硅衬底上已经形成的结构；
2、低剂量掺杂注入区光刻，后进行低剂量离子注入；
3、形成多晶硅栅极侧墙；
4、源漏注入光刻，后进行源漏区离子注入。
后续还有例如去光刻胶和清洗等常规步骤。在上述的流程中可以看出，需要用两个光刻掩膜版，进行两次光刻工艺作为注入阻挡层。
发明内容
本发明要解决的技术问题是提供一种半导体器件中源漏注入结构的制备方法，其能通过减少光刻掩膜版和光刻次数，降低芯片生产成本。
为解决上述技术问题，本发明的半导体器件中源漏注入结构的制备方法，所述源漏注入结构包括源漏注入区和轻掺杂漏区，其特征在于，在硅衬底上形成所述半导体器件的栅极之后，包括如下步骤：
1)在所述硅衬底表面上淀积一层氧化硅，作为离子注入时的保护层；
2)在所述氧化硅上涂光刻胶，用低剂量离子注入区的光刻掩膜版曝光显影，曝出需进行低剂量离子注入的区域，以显影后的光刻胶图形为掩膜，进行离子注入形成轻掺杂漏区，其中所述光刻胶为基于KrF光刻胶；
3)在所述光刻胶上涂化学收缩剂，而后进行烘烤，接着显影，得开口尺寸缩小至预定的数值范围的光刻胶图形；
4)利用开口尺寸缩小后的光刻胶图形掩膜，进行源漏离子注入，形成源漏注入区；
5)去除光刻胶和化学收缩剂并清洗。
本发明的半导体器件源漏注入结构的制备方法，仅需要一个光刻掩膜版进行一次光刻，且在两次注入之间通过缩小掩膜图形的开口尺寸，省略了常规工艺中侧墙制备的流程(包括氧化硅的淀积和刻蚀)，大幅降低了制备的成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明的制备方法中多晶硅栅光刻显影后的结构示意图；
图2为本发明的制备方法中多晶硅栅刻蚀后的结构示意图；
图3为本发明的制备方法中氧化硅衬垫层制备后的结构示意图；
图4为本发明的制备方法中LDD形成后的结构示意图；
图5为本发明的制备方法中涂化学收缩剂后的结构示意图；
图6为本发明的制备方法中烘烤涂有化学收缩剂硅衬底后的结构示意图；
图7为本发明的制备方法中利用图6中的图形为掩膜进行源漏注入后的结构示意图；
图8为本发明的制备流程示意图。
具体实施方式
本发明的半导体器件源漏注入结构的制备方法，其中源漏注入结构包括常规的源漏区注入(重掺杂)和轻掺杂漏区注入(即LDD注入)。本发明的制备方法主要基于一次光刻后，先进行低剂量掺杂区的注入，形成LDD区；而后缩小光刻胶开口，使光刻胶开口缩小为预先设定的源漏掺杂区图形的尺寸；再进行源漏区的注入，形成源漏区；最后去胶清洗即可。
结合图8，详细描述具体实施的流程：
1、在多晶硅栅极淀积之后，进行多晶硅栅极的光刻(见图1)；
2、刻蚀去除曝出的多晶硅，形成半导体器件的栅极(见图2)；
3、接着淀积一层氧化硅衬垫层(liner oxide)，作为离子注入时的保护层(见图3)；
4、涂光刻胶，用低剂量掺杂注入区的光刻掩膜版曝光显影，曝出需进行低剂量掺杂注入的区域，低能量离子注入形成轻掺杂漏区(见图4)，此步骤中的注入离子能量和剂量与常规的工艺相同，其中光刻胶选用KrF光刻胶；
5、缩小光刻胶的开口，使光刻胶开口缩小为预先设定的源漏掺杂区图形的尺寸。具体的实施方法为：在光刻胶上涂布化学收缩剂(见图5)，该化学收缩剂为可收缩性的有机物，目前半导体材料供应商中有Clariant，TOK等公司生产。其主要流程是基于KrF光刻胶，在其曝光显影，得到图形的线宽为0.2～1.0um，后涂布化学收缩剂，其厚度为10000
Figure G2008100437323D0004101704QIETU
～100000
Figure 2008100437323100002G2008100437323D0004101704QIETU
，烘烤2度为60℃～250℃，烘烤时间为10s～120s，而后再显影，得最终线宽为0.1～0.8um的掩膜图形(见图6)。其中烘烤的作用是利用光刻胶中的酸性与化学收缩剂反应，之后的显影为去除未附着在光刻胶上的化学收缩剂。
6、以步骤五中开口缩小的图形为掩膜，进行源漏离子注入，形成源漏注入区(见图7)。注入工艺中的注入离子的类型、剂量、注入能量等与常规工艺相同。
7、最后，去除光刻胶和残余化学收缩剂并清洗。

Claims (3)

1.一种半导体器件中源漏注入结构的制备方法，所述源漏注入结构包括源漏注入区和轻掺杂漏区，其特征在于，在硅衬底上形成所述半导体器件的栅极之后，包括如下步骤：
1)在所述硅衬底表面上淀积一层氧化硅，作为离子注入时的保护层；
2)在所述氧化硅上涂光刻胶，用低剂量离子注入区的光刻掩膜版曝光显影，曝出需进行低剂量离子注入的区域，以显影后的光刻胶图形为掩膜，进行离子注入形成轻掺杂漏区，其中所述光刻胶为KrF光刻胶；
3)在所述光刻胶上涂化学收缩剂，而后进行烘烤，接着显影，得开口尺寸缩小至预定的数值范围的光刻胶图形；
4)利用开口尺寸缩小后的光刻胶图形为掩膜，进行源漏离子注入，形成源漏注入区；
5)去除光刻胶和残余化学收缩剂并清洗。
2.按照权利要求1所述的制备方法，其特征在于，所述步骤3)中烘烤的温度范围为60℃～250℃，烘烤时间为10s～120s。
3.按照权利要求1或2所述的制备方法，其特征在于，所述步骤3)中化学收缩剂的厚度为1000
Figure FSB00000287187200011
～10000
Figure FSB00000287187200012
CN2008100437323A 2008-08-25 2008-08-25 半导体器件中源漏注入结构的制备方法 Active CN101661888B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100437323A CN101661888B (zh) 2008-08-25 2008-08-25 半导体器件中源漏注入结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100437323A CN101661888B (zh) 2008-08-25 2008-08-25 半导体器件中源漏注入结构的制备方法

Publications (2)

Publication Number Publication Date
CN101661888A CN101661888A (zh) 2010-03-03
CN101661888B true CN101661888B (zh) 2011-06-01

Family

ID=41789815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100437323A Active CN101661888B (zh) 2008-08-25 2008-08-25 半导体器件中源漏注入结构的制备方法

Country Status (1)

Country Link
CN (1) CN101661888B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096010A1 (ja) * 2011-01-14 2012-07-19 三菱電機株式会社 半導体装置の製造方法
CN103632943A (zh) * 2012-08-24 2014-03-12 中国科学院微电子研究所 半导体器件制造方法
CN105047566B (zh) * 2015-08-11 2018-06-22 上海华力微电子有限公司 抑制反短沟道效应的方法及nmos器件制备方法
CN113140464A (zh) * 2021-06-22 2021-07-20 晶芯成(北京)科技有限公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124309A (ja) * 2001-10-09 2003-04-25 Macronix Internatl Co Ltd 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法
US7083898B1 (en) * 2005-07-07 2006-08-01 International Business Machines Corporation Method for performing chemical shrink process over BARC (bottom anti-reflective coating)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124309A (ja) * 2001-10-09 2003-04-25 Macronix Internatl Co Ltd 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法
US7083898B1 (en) * 2005-07-07 2006-08-01 International Business Machines Corporation Method for performing chemical shrink process over BARC (bottom anti-reflective coating)

Also Published As

Publication number Publication date
CN101661888A (zh) 2010-03-03

Similar Documents

Publication Publication Date Title
JP2007053356A5 (zh)
CN103779191B (zh) 一种半导体器件的制造方法
CN101661888B (zh) 半导体器件中源漏注入结构的制备方法
CN101661886B (zh) 半导体制备中源漏注入结构的制备方法
CN106328504B (zh) 半导体结构及其形成方法
CN101572249B (zh) 形成掺杂阱及图像传感器的方法
CN101661887B (zh) 源漏注入结构的制备方法
CN102608860A (zh) 光刻蚀方法、光罩组合及曝光系统
CN101431056A (zh) 半导体器件制备中源漏注入的方法
JP2008078176A5 (zh)
CN101996945A (zh) 半导体器件的形成方法
TW541602B (en) Semiconductor device production method
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN103972147A (zh) 一种窄沟槽制作方法
CN100539045C (zh) 高压mos晶体管的制作方法
CN101930945B (zh) Bcd工艺中自对准沟道的dmos的制备方法
CN111599667A (zh) 离子注入工艺的光刻定义方法
CN101383280A (zh) 基于负性光刻胶的栅极注入掩膜层的制备方法
CN101442009A (zh) Mos器件制备中源漏区的制备方法
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
CN102446851B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
CN101783324B (zh) Cmos晶体管及其制作方法
CN101783323B (zh) Cmos晶体管及其制作方法
CN104979210B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.