CN101647117A - 三维交叉杆阵列系统以及用于向三维交叉杆阵列结写信息和读取在其中存储的信息的方法 - Google Patents

三维交叉杆阵列系统以及用于向三维交叉杆阵列结写信息和读取在其中存储的信息的方法 Download PDF

Info

Publication number
CN101647117A
CN101647117A CN200880010559A CN200880010559A CN101647117A CN 101647117 A CN101647117 A CN 101647117A CN 200880010559 A CN200880010559 A CN 200880010559A CN 200880010559 A CN200880010559 A CN 200880010559A CN 101647117 A CN101647117 A CN 101647117A
Authority
CN
China
Prior art keywords
nano wire
crossbar
layer
demultiplexer
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880010559A
Other languages
English (en)
Other versions
CN101647117B (zh
Inventor
W·吴
S·R·威廉斯
W·罗比内特
G·斯奈德
Z·于
S·王
D·斯图尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101647117A publication Critical patent/CN101647117A/zh
Application granted granted Critical
Publication of CN101647117B publication Critical patent/CN101647117B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/81—Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的各种实施例针对三维交叉杆阵列(500、1000)。在本发明的一个方面，三维交叉杆阵列(1000)包含多个交叉杆阵列(1102－1104)、第一多路分离器(1106)、第二多路分离器(1108)和第三多路分离器(1110)。每个交叉杆阵列包含第一层纳米线(702－704)、叠加在第一层纳米线上的第二层纳米线(706－708)和叠加在第二层纳米线上的第三层纳米线(710－712)。第一多路分离器配置成寻址每个交叉杆阵列的第一层纳米线中的纳米线，第二多路分离器配置成寻址每个交叉杆阵列的第二层纳米线中的纳米线，并且第三多路分离器配置成向每个交叉杆阵列的第三层纳米线中的纳米线提供信号。

Description

三维交叉杆阵列系统以及用于向三维交叉杆阵列结写信息和读取在其中存储的信息的方法
技术领域
本发明的实施例涉及交叉杆(crossbar)电路，更具体地说，涉及三维交叉杆阵列(crossbar array)。
背景技术
在过去50年期间，电子和计算产业已经被持续地向前推进，诸如晶体管和信号线的基本电子部件的尺寸不断减小，并且因此包括处理器和电子存储器芯片的集成电路的部件密度不断提高。然而，最终，预期在基于光刻方法的半导体电路制造技术中将达到基本部件尺寸极限。当部件的尺寸降到紫外光的分辨率极限以下时，例如需要采用技术上要求更高的且更昂贵的基于更高能量辐射的技术来使用光刻技术产生更小的部件。可能需要重建昂贵的半导体制造设施以便使用新的技术。还预期会遇到许多新的障碍。例如，需要通过一系列光刻步骤来制造半导体器件，在每个步骤中所用的掩模要相对于已经制造在初生半导体表面上的部件精确对准。随着部件尺寸的减小，精确对准变得越来越困难且昂贵。作为另一个示例，半导体表面中随机分布的某些类型的缺陷导致有缺陷半导体器件的可能性可能随着制作在半导体表面上的部件尺寸的减小而提高，导致制作期间有缺陷器件的比例增大，并且可用产品的产量相应更低。最后，仅在分子级距离出现的各种量子效应可能完全推翻(overwhelm)半导体中部件制造的当前方法。
鉴于这些问题，研究人员和开发人员已经在使用可选技术制造亚微米级和纳米级电子器件上花费了相当大的研究努力。纳米级电子器件一般采用宽度小于100纳米的纳米级信号线和尺寸小于100纳米的纳米级部件。更密集制造的纳米级电子器件可采用宽度小于50纳米的纳米级信号线和尺寸小于50纳米的纳米级部件。
虽然已经开发了通用的纳米线技术，但是采用纳米线技术来使现有类型的电路和结构小型化不一定直接了当。虽然可能有可能繁重地构造小型化的、类似于大得多的当前电路的纳米线电路，但是使用当前技术来制造这种小型化电路不实际并且通常也不可能。即使这种直接了当地小型化的电路能够被可行地制作，但是随着将纳米级部件组合在一起所产生的高得多的部件密度需要与去除电路所产生的废热有关的大不相同的策略。此外，物质的电子性质在纳米级尺寸可能显著变化，使得可能需要采用不同类型的方法和物质来在纳米级尺寸制造甚至相对简单的、众所周知的电路和子系统。电子器件的设计者、制造者和用户也已经认识到，需要配置纳米级部件以便提高电子器件中电子部件的密度的方式。
发明内容
本发明的各种实施例针对三维交叉杆阵列系统。在本发明的一个方面，一种三维交叉杆阵列系统包含多个交叉杆阵列、第一多路分离器(demultiplexer)、第二多路分离器和第三多路分离器。每个交叉杆阵列包含第一层纳米线、叠加在该第一层纳米线上的第二层纳米线和叠加在该第二层纳米线上的第三层纳米线。第一多路分离器配置成寻址每个交叉杆阵列的第一层纳米线中的纳米线，第二多路分离器配置成寻址每个交叉杆阵列的第二层纳米线中的纳米线，并且第三多路分离器配置成向每个交叉杆阵列的第三层纳米线中的纳米线提供信号。
附图说明
图1示出了双层纳米线交叉杆阵列。
图2示出了在双层纳米线交叉杆内互连两个邻近层的纳米线的交叉杆结(junction)。
图3示出了图1所示的双层纳米线交叉杆的示意表示。
图4示出表示位于交叉杆结处的可重新配置的非线性隧穿电阻器的操作特性的电流与电压关系曲线。
图5示出表示本发明实施例的第一三维交叉杆阵列系统的立体图。
图6A-6C示出一种配置表示本发明实施例的三维交叉杆阵列中的纳米线交叉杆结的方法。
图7示出表示本发明实施例的三层纳米线交叉杆阵列。
图8示出了在表示本发明实施例的三层纳米线交叉杆内互连三个连续层的纳米线的第一交叉杆结。
图9A示出表示本发明实施例的图7所示的三层纳米线的示意表示。
图9B示出表示本发明实施例的图8所示的交叉杆结的示意表示。
图10示出表示本发明实施例的第二三维交叉杆阵列系统的立体图。
图11提供表示本发明实施例的图10所示的交叉杆阵列系统的示意表示。
图12A-12D示出一种配置表示本发明实施例的图11所示的交叉杆阵列的交叉杆结的方法。
图13示出表示本发明实施例的第二交叉杆结。
图14A-14B示出表示本发明实施例的第三交叉杆结。
具体实施方式
本发明的各种实施例针对三维交叉杆阵列系统，其可配置成存储和处理信息。本发明的某些三维交叉杆阵列系统实施例基于多个双层纳米线交叉杆，这在第一小节进行描述。本发明的其它三维交叉杆阵列系统实施例基于多个三层纳米线交叉杆，这在第二小节进行描述。一般而言，本发明的三维交叉杆阵列系统实施例比占据相同表面面积的单个双层或三层交叉杆阵列系统提供更高的交叉杆结密度。
I.基于双层纳米线交叉杆的三维交叉杆阵列系统实施例
A.双层纳米线交叉杆
图1示出了双层纳米线交叉杆阵列。在图1中，第二层近似平行的纳米线104放在第一层近似平行的纳米线102上面。第二层104在取向上大致垂直于第一层102的纳米线，但是这些层间的取向角可以变化。这两层纳米线形成栅格(lattice)或交叉杆，其中第二层104的每个纳米线叠加在第一层102的所有纳米线上并且在表示两个纳米线之间最紧密接触的纳米线交叉处与第一层102的每个纳米线紧密接触。虽然图1中的各个纳米线都被示出为具有矩形截面，但是纳米线也可具有方形、圆形、椭圆形或更复杂的截面。纳米线也可具有许多不同的宽度或直径以及长宽比或偏心率。术语“纳米线交叉杆”可以指具有一层或多层除了纳米线之外的亚微米级线、微米级线或具有更大尺寸的线的交叉杆。
可通过机械纳米压印技术来制造纳米线层。可选地，纳米线可经过化学合成，并且可在一个或多个工艺步骤(包含Langmuir-Blodgett工艺)中沉积为近似平行的纳米线层。也可采用本领域公知的制造纳米线的其它可选技术。由此，如图1中所示的包括第一层和第二层的双层纳米线交叉杆可通过众多比较简单的工艺中的任一种来制造。可以从金属和半导体物质、这些类型物质的组合以及其它类型的物质，化学合成许多不同类型的导电和半导电的纳米线。可以通过各种不同的方法将纳米线交叉杆连接到微米级地址线引线或其它电子引线，以便将纳米线合并到电气电路中。
在纳米线交叉处，诸如电阻器的纳米级电子部件和其它熟悉的基本电子部件可被制造以互连两个交叠的纳米线。通过电子部件连接的纳米线交叉处被称为“交叉杆结”或简单地称为“结”。图2提供了互连纳米线交叉杆内的两个邻近层的纳米线202和204的交叉杆结的图示。交叉杆结可以涉及或可以不涉及这两个纳米线202和204之间的物理接触。如图2所示，这两个纳米线在它们的交叠点处没有物理接触，而是纳米线202与204之间的间隙可跨越由位于这两个纳米线之间它们最靠近的交叠点处的电阻元件206所表示的若干分子。电阻元件206可表示相当于电阻器的一个或多个分子。在本发明的某些实施例中，电阻元件206可在交叠纳米线层之间形成的单独层(称为“中间层”)中引入。在本发明的其它实施例中，电阻元件206可以是电磁致动的开关的有源区，所述开关在2006年10月3日提交的美国申请No.11/542,986的题为“Electronically ActuatedSwitch”的美国专利申请中有描述，该申请通过参考结合于本文中。
图3提供了图1所示的双层纳米线交叉杆的示意表示300。如图3所示，这两层纳米线102和104分别由水平线和垂直线表示。具体地，水平线302-305表示第一层纳米线102中的纳米线，并且分别标记为x0、x1、x2和x3。垂直线306-309表示第二层纳米线104中的纳米线，并且分别标记为y0、y1、y2和y3。位于交叉杆结处的电阻元件由圆圈(诸如圆圈310)表示。该x和y纳米线标记可用于以与x和y笛卡尔坐标用于标记xy平面中的点相同的方式具体标识特定交叉杆结。例如，交叉杆结310具有坐标(x2，y1)。在这个小节的其余地方都使用图3所示的示意表示来例证本发明的各种实施例。
B.纳米线交叉杆结
可以根据交叉杆结分子的特定分子配置或电子状态来改变交叉杆结分子的电阻性质。在一些情况下，交叉杆结分子的状态改变可能是不可逆的。在交叉杆结处具有不可逆交叉杆结分子的双层纳米线交叉杆可用于形成可编程电子器件，诸如只读存储器器件(ROM)。在其它情况下，交叉杆结分子可以是导电的，但是通过施加非常高的电压该分子可能与接近交叉杆结的纳米线部分一起被不可逆地损坏，导致这两个纳米线之间中断的导电性以及它们之间电连接的断开。在又一些情况下，交叉杆结分子可以可逆地从一个状态转变到另一状态并转变回来，使得可通过向所选交叉杆结施加差分电压来重新配置或编程在交叉杆结处配置的电阻元件。在交叉杆结处具有可重新配置交叉杆结分子的双层纳米线交叉杆可用于形成可重新编程电子器件，诸如随机存取存储器(“RAM”)。
如图2所示的跨越交叉杆结的分子可以具有各种不同的状态，其中这些分子呈现出电阻性的、类半导体的或导电的电气性质。交叉杆结分子的这些状态以及这些状态的相对能量可通过向形成交叉杆结的交叠纳米线施加差分电流电平或电压来控制。例如，交叉杆结分子的某些状态可通过向交叉杆结的纳米线施加电压来设置。所施加的电压可改变交叉杆结分子的电阻状态，使交叉杆结分子在一个状态中操作为低电阻电阻器，或在另一状态中操作为高电阻电阻器。
具有线性和非线性电阻器性质的交叉杆结分子可形成在交叉杆结处以产生各种电子器件。在操作为线性电阻器的交叉杆结分子互连的两个交叠纳米线之间流动的电流可由如下电流-电压公式近似：
I = 1 R V
其中：
R是交叉杆结分子的电阻；
I是流过交叉杆结的电流；以及
V是交叉杆结上的电压。
在操作为非线性隧穿电阻器的交叉杆结分子互连的两个交叠纳米线之间流动的电流可由如下电流-电压公式建模：
I = 1 2 ( ke aV - ke - aV ) = k sinh ( aV )
其中：
k是交叉杆结的准电导(quasi-conductance)；以及
a是电压比例因子。
准电导k和比例因子a是由交叉杆结分子的物理性质确定的参数。比例因子a表示交叉杆结的电阻性质，并可用于基于交叠纳米线之间的电压变化来表征流过交叉杆结的电流变化。参数k类似于线性电阻器的电导，g＝1/R，其中R表示电阻。根据上面给出的电流-电压公式操作的非线性隧穿电阻器被称为“隧穿电阻器”。
可重新配置的线性滞后(hysteretic)电阻器和非线性隧穿滞后电阻器是可用在交叉杆结处以产生可重新编程电子器件的两种附加类型的电阻器。这些可重新配置的滞后电阻器可用于在交叉杆阵列的交叉杆结处存储比特。例如，合并了可重新配置滞后电阻器的交叉杆阵列可用作可重新配置RAM。图4示出了表示位于交叉杆结处的可重新配置的非线性隧穿电阻器的操作特性的电流与电压的关系曲线(“I-V曲线”)。位于交叉杆结处的可重新配置的非线性隧穿电阻器称为“隧穿滞后电阻器”。在图4中，水平线402表示电压轴，而垂直线404表示电流轴。I-V曲线406表示在低电阻态中的隧穿滞后电阻器的电流与电压的关系，而I-V曲线408表示在高电阻态中的同一隧穿电阻器的电流与电压的关系。I-V曲线406和408示出了性质上不同的行为区域。例如，I-V曲线406具有线性区域410、第一指数区域412和第二指数区域414。在线性区域410中，隧穿滞后电阻器操作为具有由ka给出的近似电导的线性电阻器结。当隧穿滞后电阻器上的电压幅度降到0时，隧穿滞后电阻器的电阻几乎恒定，并且流过隧穿滞后电阻器的电流幅度降到0。相反，在指数区域412和414中，I-V曲线406示出非线性电流与电压关系。施加对应于指教区域412和414的电压降低了隧穿滞后电阻器的电阻，并且指数地增大电导，这允许更多的电流流过隧穿电阻器。在图4中，电压Vdest1 -和Vdest1 +分别表示可施加到由I-V曲线406和408表示的隧穿滞后电阻器的最小和最大工作电压。施加电压范围[Vdest1 -，Vdest1 +]以外的电压通过不可逆地损坏隧穿滞后电阻器分子而破坏了交叉杆结，这破坏了交叠纳米线之间电连接的有用性，并且通过永久地断开或永久地闭合而使隧穿滞后电阻器不能工作。
隧穿滞后电阻器的电阻状态可通过施加状态转变电压进行控制，该电压使隧穿滞后电阻器在两个双稳态电阻状态之间交替。曲线406表示的低电阻态表示布尔值或存储器状态“1”，而曲线408表示的高电阻态表示布尔值或存储器状态“0”。电压Vw1和Vw0表示写“1”和写“0”阈值电压。图4中的I-V曲线406和408表示的隧穿滞后电阻器可如下操作。考虑隧穿滞后电阻器最初在I-V曲线408表示的高电阻态。隧穿滞后电阻器可通过施加电压范围[Vdest1 -，Vw1]420中的电压而操作为高电阻态电阻器。然而，施加在写“1”电压范围[Vw1，Vdest1 +]422中的电压使隧穿滞后电阻器立即从高电阻态转变到由I-V曲线406表示的低电阻态。因此，隧穿滞后电阻器现在可通过施加电压范围[Vw0，Vdest1 +]424中的电压而操作为低电阻态电阻器。通过施加在写“0”电压范围[Vdest1 -，Vw0]426中的电压，隧穿滞后电阻器从低电阻态转变回由I-V曲线408表示的高电阻态，如定向箭头428所指示的。隧穿滞后电阻器的电阻状态的改变可建模为结的准电导k的改变。注意，线性滞后电阻器呈现出几乎相同的滞后行为，并且可类似地使用表示低电阻态和高电阻态的两条线(不是曲线406和408)来表示。
C.三维交叉杆阵列实施例
图5提供了表示本发明实施例的可配置三维交叉杆阵列系统500的示意表示。如图5中所示，三维交叉杆阵列系统500包括交叉杆阵列多路分离器506和三个双层交叉杆阵列系统502-504的堆叠。双层交叉杆阵列系统502-504中的每个都包括交叉杆阵列和两个纳米线多路分离器。例如，交叉杆阵列系统502包括由点区域表示的交叉杆阵列508和两个纳米线多路分离器509和510。三维交叉杆阵列系统500由电绝缘层512支撑。绝缘层513和514还分隔交叉杆阵列系统502-504，并防止来自在双层交叉杆阵列系统502-504的交叉杆阵列中发射的电信号的电干扰。绝缘层512-514还用于支撑双层交叉杆阵列系统502-504的纳米线。交叉杆阵列多路分离器506经由一对信号线连接到每个双层交叉杆阵列系统的那对多路分离器。例如，交叉杆阵列多路分离器506分别经由信号线516和517连接到多路分离器509和510。
为绝缘层512-514所选择的材料取决于为纳米线所选择的材料类型。例如，在本发明的某些实施例中，绝缘层512-514可以是蓝宝石和尖晶石，它们是基于硅的半导体纳米线的合适绝缘衬底，因为这些绝缘体呈现出类似的热膨胀。在本发明的其它实施例中，可以选择SiO2或合适的聚合物来制造绝缘层512-514。
图6A-6C示出了一种配置表示本发明实施例的三维交叉杆阵列系统600中的纳米线交叉杆结的方法。如图6A-6C中所示，三维交叉杆阵列系统600包括三个双层交叉杆阵列系统602-604。每一个交叉杆阵列系统602-604都包含交叉杆阵列、x纳米线多路分离器和y纳米线多路分离器。例如，交叉杆阵列603包括5×5交叉杆阵列606、x纳米线多路分离器607和y纳米线多路分离器608。三维交叉杆阵列系统600还包含交叉杆阵列多路分离器610。交叉杆阵列多路分离器610经由信号线连接到每一个交叉杆阵列系统602-604的多路分离器。例如，信号线612和614将交叉杆阵列多路分离器610分别连接到x和y纳米线多路分离器607和608。在图6A-6C中，圆圈表示交叉杆结。交叉杆结可以是不可重新配置的电阻器、不可重新配置的隧穿电阻器、可重新配置电阻器或可重新配置隧穿滞后电阻器，如上面在部分I.B所描述的。交叉杆结分子的电阻状态由实心圆和空心圆表示。例如，图6A-6C中的空心圆表示最初在高电阻态的交叉杆结分子，而实心圆表示在低电阻态的交叉杆结分子，这使交叉杆结分子操作为导体。
三维交叉杆阵列系统600中的每个交叉杆结都可认为具有类似于三维笛卡尔坐标空间中的点的唯一坐标，笛卡尔坐标空间由笛卡尔坐标系612表示。如在图6A-6C中所示的，对于每一个交叉杆阵列系统602-604，水平纳米线标记为x0、x1、x2、x3和x4，而垂直纳米线标记为y0、y1、y2、y3和y4。交叉杆阵列系统602-604分别标记为z0、z1和z2。每个交叉杆阵列结可以由x和y纳米线地址以及z交叉杆地址唯一地标识。例如，交叉杆结618具有纳米线地址(x1，y3，z1)。
如图6A所示的，三维交叉杆阵列系统600的交叉杆结的状态最初由空心圆表示。接下来，如图6B所示的，每个交叉杆结可通过将纳米线地址和交叉杆地址应用于对应的多路分离器来唯一地访问。多路分离器607和608各接收标识特定纳米线的纳米线地址，并将高低电压的对应模式或相反极化电压的模式输出在交叉杆阵列的纳米线上。对应于多路分离器所接收的纳米线地址的纳米线承载最高的电压输出。例如，为了配置交叉杆结(x1，y3，z1)618，将对应于纳米线x1的纳米线地址输入到x纳米线多路分离器607，将对应于纳米线y3的纳米线地址输入到y纳米线多路分离器608，并将对应于交叉杆阵列系统z1 603的交叉杆地址输入到交叉杆多路分离器610。交叉杆多路分离器610将使能信号sen发射到多路分离器620和622。注意，没有使能信号，x纳米线多路分离器607不能将第一写电压Vw′施加到水平纳米线x1624，并且y纳米线多路分离器608不能将第二写电压Vw″施加到垂直纳米线y3626，从而不能将交叉杆结618的状态从空心变为实心。各个交叉杆结可通过类似于图6B所示步骤的步骤进行配置，得到图6C所示的完全配置的纳米级部件网络。在图6C中，诸如实心圆618的实心圆表示已经通过有选择地施加写电压而配置的交叉杆结。如图6C中所示的，根据位于交叉杆结处的电阻器分子类型，三维交叉杆阵列系统600可用作诸如RAM和ROM的集成电路的一部分。例如，可通过将输入电压Vi′施加到纳米线x1 626并将另一个电压Vi″施加到纳米线y3以产生输出电压Vo′来读取交叉杆结618的状态。输出电压Vo′的电平揭示出存储在交叉杆结618中的比特值。例如，Vo′的低电压值可对应于二进制数“0”，而Vo′的高电压值可对应于二进制数“1”。一般而言，当与写电压Vw′和Vw″相比时输入和输出电压Vi′、Vi″和Vo′具有比较低的幅度。根据纳米线的类型、在半导体纳米线情况下所采用的掺杂物类型以及在纳米线交叉杆中所采用的交叉杆结分子的类型，许多不同的配置过程都可用于将纳米线交叉杆配置成基于纳米线的电部件网络。
II.基于三层纳米线交叉杆的三维交叉杆阵列系统实施例
A.三层纳米线交叉杆
图7示出表示本发明实施例的三层纳米线交叉杆阵列700。纳米线交叉杆阵列700包括由第二层近似平行的纳米线706-708叠加在其上的第一层近似平行的纳米线702-704。纳米线交叉杆阵列700还包括叠加在第二层近似平行的纳米线706-708上的第三层近似平行的纳米线710-712。虽然各层间的取向角可以不同，如图7中所示，但是第二层中的纳米线706-708在取向上与第一层中的纳米线702-704近似成60°，并且第三层中的纳米线710-712在取向上与第二层的纳米线706-708近似成60°。例如，第一层中的纳米线704与第二层中的纳米线707之间的角近似成60°，并且第二层中的纳米线707与第三层中的纳米线712之间的角也近似成60°。第二层中的每个纳米线叠加在第一层中的所有纳米线702-704上，并且第三层中的每个纳米线叠加在第二层中的所有纳米线706-708上。虽然图7中的各个纳米线显示为具有矩形截面，但是纳米线也可具有方形、圆形、椭圆形或更复杂的截面。纳米线也可具有许多不同的宽度或直径以及长宽比或偏心率，如上面参考图1所描述的。用于制造三层纳米线中的纳米线的方法与上面参考图1所述的用于制造双层纳米线的方法相同。
如上面参考图2所述的，可以在某些交叉杆结处制造诸如电阻器的纳米级电子部件和其它熟悉的基本电子部件。图8提供了互连表示本发明实施例的三层纳米线交叉杆内的三个连续层的纳米线的交叉杆结的图示。在图8中，纳米线802、804和806表示在三层纳米线交叉杆的纳米线交叉处的交叠纳米线。如图8中所示的，纳米线802、804和806在它们最靠近的交叠点处没有物理接触。相反，纳米线802与806之间的间隙可跨越四层的半导体交叉杆结810。该交叉杆包括电阻器层808、第一负掺杂层(“n层”)812、正掺杂层(“p层”)813和第二n层814。电阻器层808可以是不可重新配置电阻器、不可重新配置隧穿电阻器、可重新配置电阻器或可重新配置隧穿滞后电阻器，如上面在部分I.B中所描述的。第一n层812、p层813和第二n层814形成双极结型晶体管(“BJT”)。P层813掺杂有正载流子，并与纳米线804电通信。N层812和814中的负载流子的浓度(concentration)可以不同。P层813和纳米线804可操作为阻止或允许电流在纳米线802与806之间流动的栅极(gate)或开关。层816是NP结，而层817是PN结。结816和817之一可用作正向偏压结，而另一个用作反向偏压结，其禁止电流流过交叉杆结810，并且BTJ被说成是“断开”的。然而，当电流施加到纳米线804时，电流可流过BTJ，并且晶体管被说成是“导通”的。在本发明的其它实施例中，半导体金属上场效应晶体管(metal on semiconductor field effect transistor，“MOSFET”)也可通过在纳米线804与p层813之间形成诸如SiO2的电介质材料而制造在交叉杆结810处。当将电压施加到纳米线804时，电流可流过MOSFET，并且晶体管被说成是“导通”的。在本发明的其它实施例中，电阻器层808可以是电磁致动的开关的有源(active)区，该开关在2006年10月3日提交的美国申请No.11/542,986的题为“Electronically ActuatedSwitch”的美国专利申请中有所描述，该申请通过参考结合于本文中。
图9A提供了表示本发明实施例的图7所示的三层纳米线交叉杆700的示意表示900。如图9A中所示的，线902-904表示纳米线702-704，线906-908表示纳米线706-708，并且线910-912表示纳米线710-712。图9B提供了表示本发明实施例的图8所示的交叉杆结的示意表示。如图9B中所示的，线920、922和924相应地表示图8中所示的纳米线802、804和806。参考图8所述的BTJ或MOSFET由晶体管符号926表示，并且电阻器808由可变电阻器符号928表示。
可根据交叉杆结分子的特定分子配置或电子状态来改变电阻器交叉杆结分子的电子性质。如上面参考小节I.B所述的，电阻器交叉杆结分子的状态改变可能不是可逆的。在某些情况下，交叉杆结分子可以是导电的，但是通过施加非常高的电压这些分子可能与接近交叉杆结的纳米线部分一起被不可逆地损坏，导致这两个纳米线之间的导电性的中断以及它们之间的电连接的断开。在其它情况下，电阻器交叉杆结分子可以可逆地从一个状态转变到另一状态并转变回来，使得可通过向所选交叉杆结施加差分电压重新配置或编程在交叉杆结处配置的电阻元件。
B.三维交叉杆阵列实施例
图10提供了表示本发明实施例的三维交叉杆阵列系统1000的等距表示。如图10中所示，三维交叉杆阵列系统1000包括x纳米线多路分离器1006、y纳米线多路分离器1008、交叉杆阵列多路分离器1010和三个三层交叉杆阵列1002-1004的堆叠。交叉杆阵列系统1000由电绝缘层1012支撑。绝缘层1013和1014还分隔交叉杆阵列系统1002-1004，并防止来自在交叉杆阵列1002-1004中发射的电信号的电干扰。绝缘层1012-1014还用于支撑交叉杆阵列1002-1004的纳米线。x纳米线多路分离器1006连接到每一个交叉杆阵列1002、1003和1004中的x纳米线，y纳米线多路分离器1006连接到每一个交叉杆阵列1002、1003和1004中的y纳米线，且交叉杆阵列多路分离器1010连接到分开的z层纳米线。
为绝缘层1012-1014所选择的材料取决于为纳米线所选择的材料类型。例如，在本发明的某些实施例中，绝缘层1012-1014可以是蓝宝石和尖晶石，它们是基于硅的半导体纳米线的合适的绝缘衬底，因为这些绝缘体呈现出类似的热膨胀。在本发明的其它实施例中，所选择的制造绝缘层1012-1014的绝缘材料可以是SiO2或合适的绝缘聚合物。
图11提供了表示本发明实施例的图10所示的交叉杆阵列系统1000的示意表示1100。交叉杆阵列系统1100包括三个三层交叉杆阵列1102-1104、x纳米线多路分离器1106、y纳米线多路分离器1108和z交叉杆多路分离器1110。三维交叉杆阵列1100中的每个交叉杆结都可认为具有类似于三维笛卡尔坐标空间中的点的唯一坐标。如在图11中所示的，在每一个交叉杆阵列1102-1104中，x层纳米线标记为x0、x1和x2，而y层纳米线标记为y0、y1和y2。然而，每个交叉杆阵列的z层都由单个标记标识。具体地说，交叉杆阵列1102中的所有z纳米线都标记为z0，交叉杆阵列1103中的所有z纳米线都标记为z1，并且交叉杆阵列1104中的所有z纳米线都标记为z2。纳米线的每个交叉杆交叉都具有唯一的x、y和z坐标集。例如，交叉杆结1112具有坐标(x2，y1，z0)。
图12A-12D示出了一种配置表示本发明实施例的图11所示的交叉杆阵列1100的交叉杆结的方法。图12A-12D中所示的示例用于示出通过其可以将纳米线交叉杆结配置为电子电路有用部分的一般过程。例如，图11中所示的三维交叉杆阵列系统1100可以是每个交叉杆结用于存储单比特信息的RAM器件。具有处于高电阻态的可重新编程滞后电阻器的交叉杆结可对应于二进制数“0”，而处于低电阻态的交叉杆结可对应于二进制数“1”。交叉杆结分子可以是可逆地从一个状态转变到另一状态并转变回来的可重新配置滞后电阻器，使得可通过向所选交叉杆结施加差分电压来重新配置或编程在交叉杆结处配置的电阻元件。在以下论述中，假设每个交叉杆结都包含MOSFET和可重新配置隧穿滞后电阻器。图12A-12D中所示的位于交叉杆结处的空心圆表示最初在高电阻态的可重新配置隧穿滞后电阻器，并且实心圆表示处于低电阻态的电阻器。
最初，如图12A中所示，纳米线交叉杆系统1100的交叉杆结处于高电阻态。为了向交叉杆结(x2，y1，z0)1112写入低电阻态，将x2纳米线地址输入到x纳米线多路分离器1106，将y1纳米线地址输入到y纳米线多路分离器1108。x纳米线多路分离器1106向该列x2纳米线中的每一个x纳米线施加适当的电压，y纳米线多路分离器1108向该列y1纳米线中的每一个y纳米线施加适当的电压，并且z纳米线多路分离器1110向z0层纳米线中的每一个纳米线施加电压，如图12B中通过粗体x2纳米线1202-1204和粗体y1纳米线1206-1208所示。施加到x2纳米线1202-1204和y1纳米线1206-1208的电压产生交叉杆结1112、1210和1212上的电压。然而，位于每一个交叉杆结处的晶体管为“断开”，因此没有电流流过交叉杆结1112、1210和1212。接下来，如图12C中所示，输入到z交叉杆阵列多路分离器1110的z0层地址使电压施加到所有z0层纳米线1214-1216，该电压使位于z0层中交叉杆结处的MOSFET晶体管“接通”。为了向交叉杆结1112写入低电阻态，施加到纳米线1204、1208和1216的电压组合起来产生交叉杆结1112上的电压，该电压的幅度和极性落在电压范围[Vw1，Vdest1 +]内，如上参考图4所描述的。注意，交叉杆结1112是三层交叉杆阵列1100中从三个分开的纳米线接收电压的唯一交叉杆结。来自其它交叉杆结处的一个或两个交叉的纳米线的电压不足以改变这些交叉杆结处的电阻状态。因此，仅交叉杆结1112被切换到低电阻态，如图12D中所示。为了向交叉杆结1112写入高电阻态，施加到纳米线1204、1208和1216的电压组合起来产生交叉杆结1112上的电压，该电压的幅度和极性落在电压范围[Vdest1 -，Vw0]内，如上面参考图4所描述的。
用于读取电阻状态的方法可以与用于向交叉杆结写入电阻状态的方法相同，除了施加到对应纳米线的电压组合起来产生对应交叉杆结上的电压，其幅度和极性落在电压范围[Vdest1 -，Vw1]和[Vw0，Vdest1 +]其中之一内，如上面参考图4所描述的。
注意，几乎相同的描述应用于配置具有位于每个交叉杆结处的BJT的三维交叉杆阵列系统的交叉杆结处的电阻器。
虽然已经根据特定实施例描述了本发明，但是并不试图将本发明局限于这些实施例。在本发明精神内的修改对本领域技术人员将是显而易见的。例如，在本发明的其它实施例中，对于本领域技术人员显然的是，可以扩大交叉杆层数以产生三维交叉杆阵列系统。具体地说，对本领域技术人员显然的是，产生具有四个或更多双层纳米线交叉杆系统的三维交叉杆阵列系统，以及产生四个或更多三层纳米线交叉杆的三维交叉杆阵列系统。在本发明的其它实施例中，交叉杆结分子的类型可以在不同层或在特定交叉杆结处有所不同，以便制造各种不同种类的混合电子器件。例如，三维交叉杆阵列系统可具有一个可重新配置交叉杆结层和具有不可重新配置交叉杆结的不同层，以便形成混合的RAM和ROM器件。在本发明的其它实施例中，每层相交的纳米线可根据为交叉杆结选择的交叉杆结分子的类型进行划分。在本发明的其它实施例中，PNP双极晶体管而不是NPN双极晶体管可用在交叉杆结处，如图13中所示的。在本发明的其它实施例中，可在交叉杆结处使用电容器而不是可重新配置滞后电阻器，诸如在图14A-14B中所示的电容器1402。在本发明的其它实施例中，MOSFET可通过在z纳米线与n层之间形成电介质材料而在图13中所示的交叉杆结处制造，并且可通过向z纳米线施加电压进行操作。
前面的描述为了说明的目的使用了特定命名法来提供本发明的全面理解。然而，对本领域技术人员显而易见的是，不需要这些具体细节来实施本发明。为了示出和描述的目的给出了本发明具体实施例的上述描述。这些描述并不打算是穷尽的，或将本发明局限于所公开的精确形式。根据以上示教，许多修改和改变是可能的。示出和描述了这些实施例以便最好地说明本发明的原理及其实际应用，由此使本领域的其它技术人员能够最好地利用本发明以及具有适于所考虑的特定用途的各种修改的各种实施例。本发明的范围意欲由以下权利要求书及其等效物来限定。

Claims (10)

1.一种可配置的三维交叉杆阵列系统(1000)，包括：
多个交叉杆阵列(1102-1104)，每个交叉杆阵列包含第一层纳米线(702-704)、叠加在所述第一层纳米线上的第二层纳米线(706-708)、叠加在所述第二层纳米线上的第三层纳米线(710-712)，以及位于三个叠加纳米线的交叉处的交叉杆结(810)；
第一多路分离器(1106)，配置成寻址每个交叉杆阵列的所述第一层纳米线中的至少一部分纳米线；
第二多路分离器(1108)，配置成寻址每个交叉杆阵列的所述第二层纳米线中的至少一部分纳米线；以及
第三多路分离器(1110)，配置成向每个交叉杆阵列的所述第三层纳米线中的至少一部分纳米线提供信号。
2.如权利要求1所述的系统，其中第二层中的每个纳米线叠加在第一层中的每个纳米线上，并且第三层中的每个纳米线叠加在第二层中的每个纳米线上。
3.如权利要求1所述的系统，其中所述交叉杆结还包括晶体管(812-814)，所述晶体管可操作地连接到第二层纳米线中的纳米线(804)，并且可作为开关进行操作以控制在第一层纳米线中的纳米线(802)与第三层纳米线中的纳米线(806)之间的电流流动。
4.如权利要求3所述的系统，其中所述晶体管还包括如下其中之一：
半导体上金属场效应晶体管；
NPN双极结型晶体管(812-814)；以及
PNP双极结型晶体管。
5.如权利要求1所述的系统，其中所述交叉杆结还包括如下其中之一：
线性滞后电阻器；
非线性滞后电阻器；以及
电容器。
6.一种可配置的三维交叉杆阵列(500)系统，包括：
多个二维交叉杆存储器阵列系统(602-604)，每个二维交叉杆存储器阵列系统包含由第一多路分离器(607)寻址的第一层纳米线(102)、由第二多路分离器(608)寻址的第二层纳米线(104)以及位于两个叠加的纳米线的交叉处的交叉杆结；以及
交叉杆阵列多路分离器(610)，配置成向每个二维交叉杆存储器阵列的所述第一多路分离器发射第一使能信号，并向每个二维交叉杆存储器阵列的所述第二多路分离器发射第二使能信号。
7.如权利要求6所述的系统，其中所述第一和第二层的纳米线还包括如下其中之一：
导电材料；以及
半导体材料。
8.如权利要求6所述的系统，其中第二层中的每个纳米线叠加在第一层中的每个纳米线上。
9.如权利要求6所述的系统，其中第一层纳米线中的每个纳米线经由电阻器结(206)与第二层纳米线中的每个纳米线电通信。
10.如权利要求13所述的系统，其中所述电阻器结(206)还包括如下其中之一：
线性滞后电阻器；
非线性滞后电阻器；以及
不可逆电阻器。
CN2008800105595A 2007-03-28 2008-03-21 可配置三维交叉杆阵列系统 Expired - Fee Related CN101647117B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/729,228 US7763978B2 (en) 2007-03-28 2007-03-28 Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crossbar array junctions
US11/729,228 2007-03-28
PCT/US2008/003789 WO2008121252A1 (en) 2007-03-28 2008-03-21 Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crosbar array junctions

Publications (2)

Publication Number Publication Date
CN101647117A true CN101647117A (zh) 2010-02-10
CN101647117B CN101647117B (zh) 2013-01-16

Family

ID=39792855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800105595A Expired - Fee Related CN101647117B (zh) 2007-03-28 2008-03-21 可配置三维交叉杆阵列系统

Country Status (6)

Country Link
US (1) US7763978B2 (zh)
JP (1) JP5121921B2 (zh)
KR (1) KR101409310B1 (zh)
CN (1) CN101647117B (zh)
DE (1) DE112008000800B4 (zh)
WO (1) WO2008121252A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560950A (zh) * 2013-11-13 2014-02-05 上海华力微电子有限公司 三维容错性自寻路径交叉开关矩阵设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009064842A1 (en) * 2007-11-13 2009-05-22 William Marsh Rice Unvirsity Vertically-stacked electronic devices having conductive carbon films
EP2351083B1 (en) * 2008-10-20 2016-09-28 The Regents of the University of Michigan A silicon based nanoscale crossbar memory
US7898844B2 (en) * 2008-10-31 2011-03-01 Seagate Technology, Llc Magnetic tunnel junction and memristor apparatus
WO2011112201A1 (en) * 2010-03-12 2011-09-15 Hewlett-Packard Development Company, L.P. Coding for crossbar architecture
US8351234B2 (en) * 2010-04-29 2013-01-08 Hewlett-Packard Development Company, L.P. Extensible three dimensional circuit having parallel array channels
KR20140088150A (ko) * 2011-10-13 2014-07-09 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 광전자 디바이스용 투명 전도체로서의 용액 공정된 나노입자-나노와이어 합성 막
WO2013098657A1 (en) 2012-01-01 2013-07-04 Ramot At Tel-Aviv University Ltd. Nanostructure and process of fabricating same
DE202012102039U1 (de) * 2012-06-04 2013-02-08 Ramot At Tel Aviv University Ltd. Nanostruktur
US9147438B2 (en) 2013-10-23 2015-09-29 Qualcomm Incorporated Monolithic three dimensional (3D) integrated circuits (ICs) (3DICs) with vertical memory components, related systems and methods
US10177310B2 (en) * 2014-07-30 2019-01-08 Hewlett Packard Enterprise Development Lp Amorphous metal alloy electrodes in non-volatile device applications
US9349860B1 (en) 2015-03-31 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and methods of forming same
US10410716B2 (en) 2015-09-25 2019-09-10 Hewlett Packard Enterprise Development Lp Crossbar arrays for calculating matrix multiplication
US10482940B2 (en) * 2015-12-17 2019-11-19 Hewlett Packard Enterprise Development Lp Computational accuracy in a crossbar array
WO2018221114A1 (ja) * 2017-05-31 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の製造方法
US10127494B1 (en) 2017-08-02 2018-11-13 Google Llc Neural network crossbar stack
KR102126791B1 (ko) * 2017-11-23 2020-06-25 서울대학교산학협력단 교차점 어레이를 이용한 신경 연결망 및 그 패턴 인식방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256767B1 (en) 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6128214A (en) * 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6870394B2 (en) 2001-10-29 2005-03-22 Hewlett-Packard Development, L.P. Controlled input molecular crossbar latch
US6466512B1 (en) 2001-11-13 2002-10-15 Hewlett Packard Company Method of generating address configurations for solid state memory
US6813182B2 (en) * 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
AU2003298530A1 (en) * 2002-07-25 2004-05-04 Brown University Sublithographic nanoscale memory architecture
US8004876B2 (en) * 2002-08-30 2011-08-23 Hewlett-Packard Development Company, L.P. Configurable molecular switch array
US7350132B2 (en) 2003-09-10 2008-03-25 Hewlett-Packard Development Company, L.P. Nanoscale interconnection interface
US7310004B2 (en) 2004-05-28 2007-12-18 California Institute Of Technology Apparatus and method of interconnecting nanoscale programmable logic array clusters
US7447055B2 (en) * 2005-04-22 2008-11-04 Hewlett-Packard Development Company, L.P. Multiplexer interface to a nanoscale-crossbar
US7786467B2 (en) * 2005-04-25 2010-08-31 Hewlett-Packard Development Company, L.P. Three-dimensional nanoscale crossbars
JP4364180B2 (ja) * 2005-08-17 2009-11-11 株式会社東芝 集積回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560950A (zh) * 2013-11-13 2014-02-05 上海华力微电子有限公司 三维容错性自寻路径交叉开关矩阵设备
CN103560950B (zh) * 2013-11-13 2017-03-29 上海华力微电子有限公司 三维容错性自寻路径交叉开关矩阵设备

Also Published As

Publication number Publication date
JP5121921B2 (ja) 2013-01-16
DE112008000800T5 (de) 2010-07-01
CN101647117B (zh) 2013-01-16
DE112008000800B4 (de) 2016-01-28
US20080237886A1 (en) 2008-10-02
WO2008121252A1 (en) 2008-10-09
KR20100015735A (ko) 2010-02-12
US7763978B2 (en) 2010-07-27
KR101409310B1 (ko) 2014-06-18
JP2010522987A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
CN101647117B (zh) 可配置三维交叉杆阵列系统
US6314019B1 (en) Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US7922919B2 (en) Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points
DeHon Array-based architecture for FET-based, nanoscale electronics
US6256767B1 (en) Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6919740B2 (en) Molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits, and more complex circuits composed, in part, from molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits
CN102150267A (zh) 用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模
EP1872370B1 (en) Multiplexer interface to a nanoscale-crossbar
Chen Accessibility of nano-crossbar arrays of resistive switching devices
CN101375342B (zh) 基于遂穿电阻器结的微米尺度/纳米尺度多路信号分离器阵列
US7358614B2 (en) Antisymmetric nanowire crossbars
US20040151012A1 (en) Molecular-junction-nanowire-crossbar-based associative array
US7340356B2 (en) Method and system for reading the resistance state of junctions in crossbar memory
US7292498B2 (en) Factored nanoscale multiplexer/demultiplexer circuit for interfacing nanowires with microscale and sub-microscale electronic devices
US7307345B2 (en) Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points
Levisse et al. Resistive switching memory architecture based on polarity controllable selectors
US7254799B2 (en) Method for allocating resources in heterogeneous nanowire crossbars having defective nanowire junctions
US20090189642A1 (en) Nanowire Crossbar Implementations of logic Gates using configurable, tunneling resistor junctions
US7228518B2 (en) Method for reducing the size and nanowire length used in nanowire crossbars without reducing the number of nanowire junctions
Kuekes et al. Effect of conductance variability on resistor-logic demultiplexers for nanoelectronics
Jung et al. Learning nanotechnology through crossbar-based architecture and Carbon Nanotube (CNT) FETs
US20130121054A1 (en) Three-dimensional integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170203

Address after: Texas, USA

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas, USA

Patentee before: Hewlett-Packard Development Co.,L.P.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130116

CF01 Termination of patent right due to non-payment of annual fee