CN103560950A - 三维容错性自寻路径交叉开关矩阵设备 - Google Patents
三维容错性自寻路径交叉开关矩阵设备 Download PDFInfo
- Publication number
- CN103560950A CN103560950A CN201310565679.4A CN201310565679A CN103560950A CN 103560950 A CN103560950 A CN 103560950A CN 201310565679 A CN201310565679 A CN 201310565679A CN 103560950 A CN103560950 A CN 103560950A
- Authority
- CN
- China
- Prior art keywords
- tolerance
- switch matrix
- dimensional
- matrix equipment
- corsspoint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供了一种三维容错性自寻路径交叉开关矩阵设备,包括:以三维形式在第一方向、第二方向和第三方向依次连接布置的多个开关单元;其中,第一方向、第二方向和第三方向不处于同一平面;其中,每个开关单元包括在第一方向上传递数据的第一输入端及相应的第一输出端、在第二方向上传递数据的第二输入端及相应的第二输出端、在第三方向上传递数据的第三输入端及相应的第三输出端;而且,多个开关单元通过第一输入端及相应的第一输出端在第一方向上依次连接布置;多个开关单元通过第二输入端及相应的第二输出端在第二方向上依次连接布置;多个开关单元通过第三输入端及相应的第三输出端在第三方向S3上依次连接布置,从而形成三维网络。
Description
技术领域
本发明涉及容错技术和交叉传输技术领域,更具体地说,本发明涉及一种三维容错性自寻路径交叉开关矩阵设备。
背景技术
交叉开关矩阵结构的交换网完全突破了共享带宽限制,在交换网络内部没有带宽瓶颈,不会因为带宽资源不够而产生阻塞。但是,同时也会带来传输过程中出现的误比特率,造成计算结果错误、数据传输错误等现象。
具体地说,传统的交叉开关矩阵是基于平面结构的定向数据传输和控制。图1示意性地示出了根据现有技术的二维交叉开关矩阵结构。如图1所示,根据现有技术的二维交叉开关矩阵结构包括第一方向上的诸如Port0R、Port1R、Port2R、……、Port11R之类的多个第一端口以及第二方向上的诸如Por之类的多个第二端口。
由于根据现有技术的二维交叉开关矩阵结构比较单一,其寻径能力以及容错能力都比较差,从而容易带来传输过程中出现的误比特率,造成计算结果错误、数据传输错误等现象。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够提高数据传输能力的三维容错性自寻路径交叉开关矩阵设备。
为了实现上述技术目的,根据本发明,提供了一种三维容错性自寻路径交叉开关矩阵设备,其包括:以三维形式在第一方向、第二方向和第三方向依次连接布置的多个开关单元;其中,第一方向、第二方向和第三方向不处于同一平面;其中,每个开关单元包括在第一方向上传递数据的第一输入端及相应的第一输出端、在第二方向上传递数据的第二输入端及相应的第二输出端、在第三方向上传递数据的第三输入端及相应的第三输出端;而且,多个开关单元通过第一输入端及相应的第一输出端在第一方向上依次连接布置;多个开关单元通过第二输入端及相应的第二输出端在第二方向上依次连接布置;多个开关单元通过第三输入端及相应的第三输出端在第三方向S3上依次连接布置,从而形成三维网络。
在根据本发明的上述结构中,三维结构的交叉开关矩阵实现了三维结构的立体传输机制,增加了路径数量,从而数据传输能力。而且,在根据本发明的上述结构中,三维结构的交叉开关矩阵实现了三维结构的立体传输机制,增加了路径数量,从而数据传输能力;自寻路径机制和算法的开发,避免了传输过程中的冲突,同时增加了路径的利用率,从而增加了数据传输能力。
优选地,所述三维容错性自寻路径交叉开关矩阵设备包括一个自由路径判断模块,用于选择两条传输路径,使得将要传输的数据在所述两条传输路径上并行传输且路径长度相同。
优选地,所述三维容错性自寻路径交叉开关矩阵设备包括一个容错判断模块,用于对从所述两条传输路径接收到的同一数据的接收数据进行比较,而且在接收数据一致的情况下判断传输过程中无错误发生,在接收数据不一致的情况下判断传输过程中发生了错误。
优选地,第一方向上多个开关单元之间的距离相等。
优选地,第二方向上多个开关单元之间的距离相等。
优选地,第三方向上多个开关单元之间的距离相等。
优选地,第一方向上、第二方向上以及第三方向上多个开关单元之间的距离都相等。
优选地,第一方向、第二方向和第三方向两两相互正交。
在根据本发明的上述结构中,容错技术的实现使传输过程中的误比特被及时发现,并作出相应反馈,避免了由错误传输带来的后续错误连锁反应,变向的加快了数据处理能力。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据现有技术的二维交叉开关矩阵结构。
图2示意性地示出了根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备的开关单元三维结构。
图3示意性地示出了根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备的单个开关单元。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备的开关单元三维结构。
如图2所示,根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备包括以三维形式在第一方向S1、第二方向S2和第三方向S3依次连接布置的多个开关单元100。
其中,第一方向S1、第二方向S2和第三方向S3不处于同一平面。优选地,第一方向S1、第二方向S2和第三方向S3两两相互正交。
图3示意性地示出了根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备的单个开关单元。
如图3所示,根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备的单个开关单元100包括在第一方向S1上传递数据的第一输入端IN1及相应的第一输出端OUT1;在第二方向S2上传递数据的第二输入端IN2及相应的第二输出端OUT2;在第三方向S3上传递数据的第三输入端IN3及相应的第三输出端OUT3。
而且,多个开关单元100通过第一输入端IN1及相应的第一输出端OUT1在第一方向S1上依次连接布置;多个开关单元100通过第二输入端IN2及相应的第二输出端OUT2在第二方向S2上依次连接布置;多个开关单元100通过第三输入端IN3及相应的第三输出端OUT3在第三方向S3上依次连接布置,从而形成三维网络。
优选地,第一方向S1上多个开关单元100之间的距离相等;类似地,优选地,第二方向S2上多个开关单元100之间的距离相等;而且类似地,优选地,第三方向S3上多个开关单元100之间的距离相等。进一步优选地,第一方向S1上、第二方向S2上以及第三方向S3上多个开关单元100之间的距离都相等。
传统交叉开关矩阵是基于平面结构的定向数据传输和控制,本发明中通过单个三维开关节点的开发,实现了单个节点三输入、三输出的功能,使交叉开关矩阵形成三维拓扑结构,增加了可选择的自由路径。
并且,进一步地,本发明可以在原有的交叉开关矩阵的基础上,增加容错技术和自寻路径的能力,而容错技术的实现是建立在限制寄生参数的技术基础上,自寻路径技术建立在算法基础上。
因此,优选地,根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备包括一个自由路径判断模块(未示出),用于选择两条传输路径,使得将要传输的数据在所述两条传输路径上并行传输且路径长度相同。
本发明通过限制交叉接口内部线网的寄生信息,和自由路径判断模块,使将要传输的数据从达到并行且路径长度相同,从而可实现在输出端检查出错误传输信号的目的。
具体地,自寻路径能力的开发是本发明中的重要一环,当数据传输时,路径仲裁机制会根据当前的路径繁忙程度和是否冲突等信息,自由选择两条路径同时进行传输,选择路径的依据为从输入节点至输出节点所占开关节点数量一致,满足路径延时一致的条件。
传统交叉开关矩阵不具有容错能力,在传输过程中会出现误比特传输,本发明中在矩阵输出节点上开发了数据验证机制,当两条路径上的数据同时抵达时,验证是否一致,如数据一致则认为传输过程中无错误发生,若不一致,路径仲裁机制会反馈这一信息至输入节点。
因此,进一步优选地,根据本发明实施例的三维容错性自寻路径交叉开关矩阵设备包括一个容错判断模块(未示出),用于对从所述两条传输路径接收到的同一数据的接收数据进行比较,而且在接收数据一致的情况下判断传输过程中无错误发生,在接收数据不一致的情况下判断传输过程中发生了错误。
在具体应用中,例如,当多核处理器之间存在数据传输要求时,三维容错性自寻路径交叉开关矩阵,可以应用在处理器之间,增加了处理器之间数据传输的可靠性和传输速率。
由此,本发明至少具有下述优势:
1.容错技术的实现使传输过程中的误比特被及时发现,并作出相应反馈,避免了由错误传输带来的后续错误连锁反应,变向的加快了数据处理能力;
2.三维结构的交叉开关矩阵实现了三维结构的立体传输机制,增加了路径数量,从而数据传输能力;
3.自寻路径机制和算法的开发,避免了传输过程中的冲突,同时增加了路径的利用率,从而增加了数据传输能力。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种三维容错性自寻路径交叉开关矩阵设备,其特征在于包括:以三维形式在第一方向、第二方向和第三方向依次连接布置的多个开关单元;
其中,第一方向、第二方向和第三方向不处于同一平面;
其中,每个开关单元包括在第一方向上传递数据的第一输入端及相应的第一输出端、在第二方向上传递数据的第二输入端及相应的第二输出端、在第三方向上传递数据的第三输入端及相应的第三输出端;
而且,多个开关单元通过第一输入端及相应的第一输出端在第一方向上依次连接布置;多个开关单元通过第二输入端及相应的第二输出端在第二方向上依次连接布置;多个开关单元通过第三输入端及相应的第三输出端在第三方向S3上依次连接布置,从而形成三维网络。
2.根据权利要求1所述的三维容错性自寻路径交叉开关矩阵设备,其特征在于,所述三维容错性自寻路径交叉开关矩阵设备包括一个自由路径判断模块,用于选择两条传输路径,使得将要传输的数据在所述两条传输路径上并行传输且路径长度相同。
3.根据权利要求2所述的三维容错性自寻路径交叉开关矩阵设备,其特征在于,所述三维容错性自寻路径交叉开关矩阵设备包括一个容错判断模块,用于对从所述两条传输路径接收到的同一数据的接收数据进行比较,而且在接收数据一致的情况下判断传输过程中无错误发生,在接收数据不一致的情况下判断传输过程中发生了错误。
4.根据权利要求1至3之一所述的三维容错性自寻路径交叉开关矩阵设备,其特征在于,第一方向上多个开关单元之间的距离相等。
5.根据权利要求1至3之一所述的三维容错性自寻路径交叉开关矩阵设备,其特征在于,第二方向上多个开关单元之间的距离相等。
6.根据权利要求1至3之一所述的三维容错性自寻路径交叉开关矩阵设备,其特征在于,第三方向上多个开关单元之间的距离相等。
7.根据权利要求1至3之一所述的三维容错性自寻路径交叉开关矩阵设备,其特征在于,第一方向上、第二方向上以及第三方向上多个开关单元之间的距离都相等。
8.根据权利要求1至3之一所述的三维容错性自寻路径交叉开关矩阵设备,其特征在于,第一方向、第二方向和第三方向两两相互正交。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310565679.4A CN103560950B (zh) | 2013-11-13 | 2013-11-13 | 三维容错性自寻路径交叉开关矩阵设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310565679.4A CN103560950B (zh) | 2013-11-13 | 2013-11-13 | 三维容错性自寻路径交叉开关矩阵设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103560950A true CN103560950A (zh) | 2014-02-05 |
CN103560950B CN103560950B (zh) | 2017-03-29 |
Family
ID=50015102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310565679.4A Active CN103560950B (zh) | 2013-11-13 | 2013-11-13 | 三维容错性自寻路径交叉开关矩阵设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103560950B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010021187A1 (en) * | 2000-03-10 | 2001-09-13 | Yuji Saeki | Multidimensional crossbar network and parallel computer system |
CN1708138A (zh) * | 2004-06-08 | 2005-12-14 | 华为技术有限公司 | 实现自动交换光网络中光连接间的关联的方法 |
CN101110830A (zh) * | 2007-08-24 | 2008-01-23 | 张建中 | 创建多维地址协议的方法、装置和系统 |
CN101647117A (zh) * | 2007-03-28 | 2010-02-10 | 惠普开发有限公司 | 三维交叉杆阵列系统以及用于向三维交叉杆阵列结写信息和读取在其中存储的信息的方法 |
US20130043056A1 (en) * | 2011-08-15 | 2013-02-21 | Hans S. Cho | Three-dimensional crossbar array |
-
2013
- 2013-11-13 CN CN201310565679.4A patent/CN103560950B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010021187A1 (en) * | 2000-03-10 | 2001-09-13 | Yuji Saeki | Multidimensional crossbar network and parallel computer system |
CN1708138A (zh) * | 2004-06-08 | 2005-12-14 | 华为技术有限公司 | 实现自动交换光网络中光连接间的关联的方法 |
CN101647117A (zh) * | 2007-03-28 | 2010-02-10 | 惠普开发有限公司 | 三维交叉杆阵列系统以及用于向三维交叉杆阵列结写信息和读取在其中存储的信息的方法 |
CN101110830A (zh) * | 2007-08-24 | 2008-01-23 | 张建中 | 创建多维地址协议的方法、装置和系统 |
US20130043056A1 (en) * | 2011-08-15 | 2013-02-21 | Hans S. Cho | Three-dimensional crossbar array |
Non-Patent Citations (1)
Title |
---|
KUMIKO NOMURA ET AL.: "《Novel Design of Three-Dimensional Crossbar for Future Network on Chip based on Post-Silicon Devices》", 《NANO-NETWORKS AND WORKSHOPS, 2006. NANONET "06. 1ST INTERNATIONAL》, 30 September 2006 (2006-09-30) * |
Also Published As
Publication number | Publication date |
---|---|
CN103560950B (zh) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9330052B2 (en) | Transpose box based network scaling | |
AU2011305575B2 (en) | Transpose boxes for network interconnection | |
CN105745885A (zh) | 用于高性能结构内的灵活信用交换的方法和系统 | |
US9461837B2 (en) | Central alignment circutry for high-speed serial receiver circuits | |
US7468982B2 (en) | Method and apparatus for cluster interconnection using multi-port nodes and multiple routing fabrics | |
US20040156322A1 (en) | Network and method of configuring a network | |
US11620501B2 (en) | Neural network apparatus | |
US20040047360A1 (en) | Networked computer system and method using dual bi-directional communication rings | |
US20110055428A1 (en) | Network for interconnecting computers | |
CN103001836A (zh) | 无需地址分配的串行通信方法和系统 | |
CN105743786A (zh) | 一种软件定义无线网络映射方法及装置 | |
CN116530069A (zh) | 高效地互连计算节点以能够使用高基数网络交换机 | |
CN103560950A (zh) | 三维容错性自寻路径交叉开关矩阵设备 | |
CN116383114A (zh) | 芯片、芯片互联系统、数据传输方法、电子设备和介质 | |
KR0175499B1 (ko) | 다중태그 구조의 계층 상호연결망에서의 브로드캐스트 전송방법 | |
WO2019033220A1 (en) | METHODS AND SYSTEMS FOR RECONFIGURABLE NETWORK TOPOLOGIES | |
US9363144B1 (en) | Interconnecting computers in a datacenter | |
CN102904807A (zh) | 一种通过数据分割传输实现容错可重构片上网络的方法 | |
Lim | Enhancing robustness of per-packet load-balancing for fat-tree | |
CN106656808B (zh) | 一种二级全连接互连网络的容错完全自适应路由方法 | |
Qasem et al. | Square-octagon interconnection architecture for network-on-chips | |
CN210745452U (zh) | 一种实现大容量线路交叉的结构 | |
US9774472B2 (en) | Network for transmitting information with at least two loops | |
EP3296902B1 (en) | Crossbar switch | |
EP3079072A1 (en) | A parallel machine with reduced number of connections between logical circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |