CN210745452U - 一种实现大容量线路交叉的结构 - Google Patents

Abstract

本实用新型公开了一种实现大容量线路交叉的结构。该结构在基于FPGA的硬件平台上实现，其交叉结构由输入级和输出级构成。其中，输入级包含m个输入级选择单元，每个输入级选择单元对应一路待交叉的输入信号，m表示待交叉的路数；输出级包含m个输出级取或单元，每个输出级取或单元对应一路交叉后输出的信号；输入级与输出级各单元之间按单元标号顺序依次连接，从而完成m路输入到m路输出的交叉功能。本实用新型提出的线路交叉结构具有严格无阻塞特性，配置简单易操作，且当m值变大即交叉容量增大时FPGA实现时序依然可以很好的满足性能需求，在光交叉技术领域有广泛的应用价值。

Description

一种实现大容量线路交叉的结构

技术领域

本实用新型涉及光通讯领域中的光交叉，尤其涉及一种实现大容量线路交叉的结构，用于光纤网络节点中的交叉设备以实现大容量的线路交叉。

背景技术

光交叉连接（OXC）是用于光纤网络节点的设备，通过对光信号进行线路交叉，能够灵活有效地管理光传输网络，是实现可靠的网络保护/恢复以及自动配线和监控的重要手段。在光交叉技术领域中，其中的一个技术难点就是如何实现大容量的线路交叉。例如经典的CLOS交叉网络，是由贝尔实验室Charles Clos博士于1953年提出，该交叉网络为三级对称交叉结构，该结构只有在一定条件下才具有严格无阻塞特性。此外，在对CLOS网络进行交叉切换时，需要有复杂的方法对该结构进行配置。由于CLOS网络路由选择不唯一，即可以有多种方式产生输出，且之后新建的一条路由要考虑之前配置过的路由，不能对以前配置好的路由产生影响，所以在使用CLOS结构时对路由算法提出了很高的要求。通常实现交叉结构都会选择FPGA作为硬件平台，这是因为FPGA内部有大量的逻辑单元与触发器，特别适合实现大容量的线路交叉，但由于CLOS交叉结构各级之间的强耦合性，在FPGA内布局布线时会产生很大的拥塞，导致时序很差，从而交叉性能下降。所以，一种好的实现大容量线路交叉的结构在光交叉技术领域起到了至关重要的作用。

发明内容

本实用新型的目的就是要解决上述技术中存在的问题，提供一种简单可操作的、严格无阻塞的、在FPGA上实现时具有较好时序的、且适用于大规模光纤交叉连接的配置方案，即一种实现大容量线路交叉的结构。

本实用新型采取的技术方案是：一种实现大容量线路交叉的结构，该结构基于FPGA的硬件平台上实现，其特征在于：该交叉结构由输入级和输出级两级构成；

输入级包含m个输入级选择单元，每个输入级选择单元对应标号相同的待交叉的输入信号，即输入级选择单元m对应待交叉的输入信号im，m表示待交叉的路数，每个输入级选择单元有m个输出，用下划线加标号予以区分，即输入级选择单元m的输出为im_0、im_1、......、im_m；

输出级包含m个输出级取或单元，每个输出级取或单元对应标号相同的交叉后输出的信号，即输出级取或单元m对应交叉后的输出信号om，每个输出级取或单元有m个输入，同样用下划线加标号予以区分，即输出级取或单元m的输入为om_0、om_1、......、om_m；

输入级各单元与输出级各单元之间按单元标号顺序依次连接，从而完成m路输入到m路输出的交叉功能，即输出级取或单元m对应着交叉后的输出信号om，输出级取或单元m的第0个输入om_0来自于输入级选择单元0的第m个输出i0_m，输出级取或单元m的第1个输入om_1来自于输入级选择单元1的第m个输出i1_m，......，输出级取或单元m的第m个输入om_m来自于输入级选择单元m的第m个输出im_m，即输出级取或单元m的m个输入分别来自于m个输入级选择单元的第m个输出。

本实用新型的有益效果是：1、交叉连接路由容量大，适合大规模光纤交叉连接路由配置。2、具有严格无阻塞特性，不存在路由切换失败的问题, 且无任何限制条件。3、控制方法简单可靠，无需复杂的路由算法予以配合。4、易于在FPGA上实现，且实现时序较好，不会产生过大的拥塞。本实用新型提供的结构在光交叉技术领域有广泛的应用价值。

附图说明

图1为本实用新型实现大容量线路交叉的结构图；

图2为输入级选择单元实现结构图；

图3为实现i0->o3、i1->o0、i2->o1、i3->o2的交叉示例图。

具体实施方式

以下结合附图对本实用新型做进一步说明：

一种实现大容量线路交叉的结构，该结构基于FPGA的硬件平台上实现，该交叉结构由输入级和输出级两级构成；

输入级包含m个输入级选择单元，每个输入级选择单元对应标号相同的待交叉的输入信号，即输入级选择单元m对应待交叉的输入信号im，m表示待交叉的路数，每个输入级选择单元有m个输出，用下划线加标号予以区分，即输入级选择单元m的输出为im_0、im_1、......、im_m；

输出级包含m个输出级取或单元，每个输出级取或单元对应标号相同的交叉后输出的信号，即输出级取或单元m对应交叉后的输出信号om，每个输出级取或单元有m个输入，同样用下划线加标号予以区分，即输出级取或单元m的输入为om_0、om_1、......、om_m；

输入级各单元与输出级各单元之间按单元标号顺序依次连接，从而完成m路输入到m路输出的交叉功能，即输出级取或单元m对应着交叉后的输出信号om，输出级取或单元m的第0个输入om_0来自于输入级选择单元0的第m个输出i0_m，输出级取或单元m的第1个输入om_1来自于输入级选择单元1的第m个输出i1_m，......，输出级取或单元m的第m个输入om_m来自于输入级选择单元m的第m个输出im_m，即输出级取或单元m的m个输入分别来自于m个输入级选择单元的第m个输出。

输入级选择单元的具体实现结构如下：

采用并行处理结构，即输入级选择单元包含m个判断相等单元，每个判断相等单元的输入是相同的，都是输入级选择单元的输入信号亦即待交叉的输入信号，判断相等单元的输出为0或待交叉的输入信号。

图1示意了实现大容量线路交叉的结构图，该结构由输入级和输出级两级构成；输入级包含m个输入级选择单元，每个输入级选择单元对应标号相同的待交叉的输入信号，例如输入级选择单元m对应待交叉的输入信号im，m表示待交叉的路数，每个输入级选择单元有m个输出，用下划线加标号予以区分，例如输入级选择单元m的输出为im_0、im_1、......、im_m；输出级包含m个输出级取或单元，每个输出级取或单元对应标号相同的交叉后输出的信号，例如输出级取或单元m对应交叉后的输出信号om，每个输出级取或单元有m个输入，同样用下划线加标号予以区分，例如输出级取或单元m的输入为om_0、om_1、......、om_m；输入级各单元与输出级各单元之间按单元标号顺序依次连接，从而完成m路输入到m路输出的交叉功能，这里从输出的角度进行描述，输出级取或单元m对应着交叉后的输出信号om，输出级取或单元m的第0个输入om_0来自于输入级选择单元0的第m个输出i0_m，输出级取或单元m的第1个输入om_1来自于输入级选择单元1的第m个输出i1_m，......，输出级取或单元m的第m个输入om_m来自于输入级选择单元m的第m个输出im_m，总结起来即输出级取或单元m的m个输入分别来自于m个输入级选择单元的第m个输出。

图2示意了输入级选择单元实现结构图，此处假设选定输入级选择单元n作为分析对象，那该单元的输入信号为in，假设需要将该路输入即第n路的输入信号in交叉到第r路的输出，接下来详细叙述本结构是如何实现的。

采用并行处理结构，即输入级选择单元包含m个判断相等单元，每个判断相等单元功能相同，负责检测是否允许信号通过，如若允许通过则将信号输出，否则输出0即不允许通过；每个判断相等单元的输入是相同的，都是输入级选择单元的输入信号亦即待交叉的输入信号；判断相等单元输出0还是信号取决于用户需求，即用户实现从输入到输出的何种交叉，例如此处要求实现从输入n到输出r的交叉，那么输入级选择单元n的第r个输出端口输出输入信号in，其余输出端口输出0。

为了更加透彻的理解提出的结构，下面结合图3来看一个示例，该示例要求实现从输入0到输出3、输入1到输出0、输入2到输出1、输入3到输出2的交叉。由于要求输入0交叉到输出3，所以输入级选择单元0的第0到第3个输出依次为0、0、0、i0；同样，由于要求输入1交叉到输出0，所以输入级选择单元1的第0到第3个输出依次为i1、0、0、0；同样，由于要求输入2交叉到输出1，所以输入级选择单元2的第0到第3个输出依次为0、i2、0、0；同样，由于要求输入3交叉到输出2，所以输入级选择单元3的第0到第3个输出依次为0、0、i3、0。根据提出结构中各输入级选择单元与各输出级取或单元的连接关系得到，输出级取或单元0的输入依次为0、i1、0、0，所以取或操作后输出信号i1，从而实现了i1到o0即输入1到输出0的交叉；同样，输出级取或单元1的输入依次为0、0、i2、0，所以取或操作后输出信号i2，从而实现了i2到o1即输入2到输出1的交叉；同样，输出级取或单元2的输入依次为0、0、0、i3，所以取或操作后输出信号i3，从而实现了i3到o2即输入3到输出2的交叉；同样，输出级取或单元3的输入依次为i0、0、0、0，所以取或操作后输出信号i0，从而实现了i0到o3即输入0到输出3的交叉。

从上述对实现线路交叉结构的叙述可以看出，该结构具有严格无阻塞特性，无需任何前提条件，不存在路由切换失败的问题；该结构控制简单可靠，无需复杂的路由算法予以配合，交叉时只需将用户从哪路输入交叉到哪路输出的需求告知输入级选择单元中的各子判断相等单元即可实现路由的交叉；该结构在FPGA上实现时，其耦合性在于需要对每个输出级取或单元的各个输入取或操作，该取或操作对所有输入按位取或后输出，该运算相较于CLOS结构中需要对所有输入进行MUX的运算所消耗的资源要小的多，布局布线更加容易实现，极大的减小了拥塞程度，最终表现就是实现时序好，性能得到提高；该结构可满足大容量的交叉，虽然CLOS网络亦能实现大容量交叉，但随着m值增大，CLOS网络消耗的逻辑资源比本结构要大的多，所以，本结构更有利于大容量线路交叉的实现。

Claims (2)

1.一种实现大容量线路交叉的结构，该结构基于FPGA的硬件平台上实现，其特征在于：该交叉结构由输入级和输出级两级构成；

输入级包含m个输入级选择单元，每个输入级选择单元对应标号相同的待交叉的输入信号，即输入级选择单元m对应待交叉的输入信号im，m表示待交叉的路数，每个输入级选择单元有m个输出，用下划线加标号予以区分，即输入级选择单元m的输出为im_0、im_1、......、im_m；

输出级包含m个输出级取或单元，每个输出级取或单元对应标号相同的交叉后输出的信号，即输出级取或单元m对应交叉后的输出信号om，每个输出级取或单元有m个输入，同样用下划线加标号予以区分，即输出级取或单元m的输入为om_0、om_1、......、om_m；

输入级各单元与输出级各单元之间按单元标号顺序依次连接，从而完成m路输入到m路输出的交叉功能，即输出级取或单元m对应着交叉后的输出信号om，输出级取或单元m的第0个输入om_0来自于输入级选择单元0的第m个输出i0_m，输出级取或单元m的第1个输入om_1来自于输入级选择单元1的第m个输出i1_m，......，输出级取或单元m的第m个输入om_m来自于输入级选择单元m的第m个输出im_m，即输出级取或单元m的m个输入分别来自于m个输入级选择单元的第m个输出。

2.根据权利要求1所述的一种实现大容量线路交叉的结构，其特征在于：

所述输入级选择单元的具体实现结构如下：

采用并行处理结构，即输入级选择单元包含m个判断相等单元，每个判断相等单元的输入是相同的，都是输入级选择单元的输入信号亦即待交叉的输入信号，判断相等单元的输出为0或待交叉的输入信号。

Images