JP5121921B2 - ３次元クロスバーアレイシステム、並びに３次元クロスバーアレイ接合部に情報を書き込む方法及び３次元クロスバーアレイ接合部に格納された情報を読み出す方法 - Google Patents

３次元クロスバーアレイシステム、並びに３次元クロスバーアレイ接合部に情報を書き込む方法及び３次元クロスバーアレイ接合部に格納された情報を読み出す方法 Download PDF

Info

Publication number
JP5121921B2
JP5121921B2 JP2010500948A JP2010500948A JP5121921B2 JP 5121921 B2 JP5121921 B2 JP 5121921B2 JP 2010500948 A JP2010500948 A JP 2010500948A JP 2010500948 A JP2010500948 A JP 2010500948A JP 5121921 B2 JP5121921 B2 JP 5121921B2
Authority
JP
Japan
Prior art keywords
crossbar
nanowires
layer
nanowire
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010500948A
Other languages
English (en)
Other versions
JP2010522987A (ja
Inventor
ウー，ウェイ
ウィリアムズ，スタンレイ，アール
ロビネット，ワレン
スナイダー，グレゴリー
ユ，ツァオニン
ワン，シー−ユアン
ステワート，ダンカン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2010522987A publication Critical patent/JP2010522987A/ja
Application granted granted Critical
Publication of JP5121921B2 publication Critical patent/JP5121921B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/81—Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明の実施形態は、クロスバー回路を対象とし、特に、３次元クロスバーアレイを対象とする。
背景
過去５０年間、トランジスタ及び信号線等の基本的な電子部品のサイズを小さくし続けることによって、及びそれに応じて、プロセッサ及び電子メモリチップを含む集積回路の部品密度を高め続けることによって、電子工学産業及びコンピューティング産業は絶えず前に推進されてきた。しかしながら、結局は、フォトリソグラフィ法に基づく半導体回路製造技術において、根本的な部品サイズの限界に達することが予想されている。部品のサイズが、例えば、紫外線光の解像限界未満に小さくなると、フォトリソグラフィ技術を使用してさらに小さな部品を作成するには、技術的要求がはるかに厳しく且つはるかに費用のかかるより高いエネルギーの放射線に基づく技術を用いる必要がある。この新しい技術を使用するには、高価な半導体製造設備を作り直すことが必要となる可能性がある。また、多くの新しい障害に直面することも予想される。例えば、初期の半導体の表面上に既に製造されている部品に対して各工程で使用されるマスクを正確に位置合わせしながら、一連のフォトリソグラフィ工程を通じて半導体デバイスを製造することが必要である。部品サイズが小さくなるにつれて、正確な位置合わせがますます困難になり且つ費用を要するようになる。別の例として、半導体表面上に製造される部品のサイズが小さくなるにつれて、半導体表面にランダムに分布した特定のタイプの欠陥によって不良な半導体デバイスを結果として生じる確率が高くなる可能性があり、その結果、製造中の欠陥デバイスの割合が高くなり、それに対応して有用な製品の歩留まりが低下する。最終的には、分子スケールの距離でしか生じない様々な量子効果が、半導体の部品製造に対する現在の手法を完全に圧倒する可能性がある。
これらの問題に鑑みて、研究者及び開発者は、代替的な技術を使用してサブマイクロスケール及びナノスケールの電子デバイスを製造することにかなりの研究努力を費やしてきた。ナノスケールの電子デバイスは一般に、１００ナノメートル未満の幅を有するナノスケール信号線及び１００ナノメートル未満の寸法を有するナノスケール部品を用いる。より高密度で製造されるナノスケール電子デバイスは、５０ナノメートル未満の幅を有するナノスケール信号線、及び５０ナノメートル未満の寸法を有するナノスケール部品を用いることができる。
一般的なナノワイヤ技術が開発されているが、ナノワイヤ技術を用いて既存のタイプの回路及び構造を小型化することは必ずしも容易ではない。はるかに大きな現在の回路に類似した小型化されたナノワイヤ回路をうんざりするほど構築することは可能かもしれないが、現在の技術を使用してこのような小型化された回路を製造することは実用的ではなく、不可能であることが多い。たとえ、このような単純に小型化された回路が都合良く製造できたとしても、ナノスケール部品を互いに組み合わることから結果として生じるはるかに高い部品密度は、回路により生じる廃熱を取り除くことに関連したかなり異なる方策を必要とする。更に、物質の電子物性も、ナノスケール寸法では劇的に変化する場合があるので、比較的単純な既知の回路及びサブシステムであっても、ナノスケール寸法でそれらを製造するには、異なるタイプの手法及び物質を用いることが必要となる場合がある。また、電子デバイスの設計者、製造者、及びユーザも、電子デバイスの電子部品の密度を高めるためには、ナノスケール部品を構成する方法が必要であることを認識している。
概要
本発明の様々な実施形態は、３次元クロスバーアレイシステムを対象とする。本発明の一態様では、３次元クロスバーアレイシステムは、複数のクロスバーアレイと、第１のデマルチプレクサと、第２のデマルチプレクサと、第３のデマルチプレクサとを含む。各クロスバーアレイは、ナノワイヤの第１の層、ナノワイヤの第１の層に重なるナノワイヤの第２の層、及びナノワイヤの第２の層に重なるナノワイヤの第３の層を含む。第１のデマルチプレクサは、各クロスバーアレイのナノワイヤの第１の層におけるナノワイヤをアドレス指定するように構成され、第２のデマルチプレクサは、各クロスバーアレイのナノワイヤの第２の層におけるナノワイヤをアドレス指定するように構成され、第３のデマルチプレクサは、各クロスバーアレイのナノワイヤの第３の層におけるナノワイヤに信号を供給するように構成される。
２層ナノワイヤクロスバーアレイを示す図である。 ２層ナノワイヤクロスバー内の２つの隣接する層のナノワイヤを相互接続するクロスバー接合部を示す図である。 図１に示された２層ナノワイヤクロスバーの略図である。 クロスバー接合部に位置する再構成可能な非線形トンネル抵抗器の動作特性を表す電流対電圧曲線を示す図である。 本発明の一実施形態を表す第１の３次元クロスバーアレイシステムの等角図である。 本発明の一実施形態を表す３次元クロスバーアレイにおけるナノワイヤクロスバー接合部を構成する手法を示す図である。 本発明の一実施形態を表す３次元クロスバーアレイにおけるナノワイヤクロスバー接合部を構成する手法を示す図である。 本発明の一実施形態を表す３次元クロスバーアレイにおけるナノワイヤクロスバー接合部を構成する手法を示す図である。 本発明の一実施形態を表す３層ナノワイヤクロスバーアレイを示す図である。 本発明の一実施形態を表す３層ナノワイヤクロスバー内の３つの連続した層のナノワイヤを相互接続する第１のクロスバー接合部を示す図である。 本発明の一実施形態を表す図７に示された３層ナノワイヤの略図である。 本発明の一実施形態を表す図８に示されたクロスバー接合部の略図である。 本発明の一実施形態を表す第２の３次元クロスバーアレイシステムの等角図である。 本発明の一実施形態を表す図１０に示めされたクロスバーアレイシステムの略図である。 本発明の一実施形態を表す図１１に示めされたクロスバーアレイのクロスバー接合部を構成する手法を示す図である。 本発明の一実施形態を表す図１１に示めされたクロスバーアレイのクロスバー接合部を構成する手法を示す図である。 本発明の一実施形態を表す図１１に示めされたクロスバーアレイのクロスバー接合部を構成する手法を示す図である。 本発明の一実施形態を表す図１１に示めされたクロスバーアレイのクロスバー接合部を構成する手法を示す図である。 本発明の一実施形態を表す第２のクロスバー接合部を示す図である。 本発明の一実施形態を表す第３のクロスバー接合部を示す図である。 本発明の一実施形態を表す第３のクロスバー接合部を示す図である。
詳細な説明
本発明の様々な実施形態は、３次元クロスバーアレイシステムを対象とする。この３次元クロスバーアレイシステムは、情報の記憶及び処理を行うように構成され得る。本発明の特定の３次元クロスバーアレイシステムの実施形態は、複数の２層ナノワイヤクロスバーに基づいており、これらの実施形態は、第１のサブセクションで説明される。本発明の他の３次元クロスバーアレイシステムの実施形態は、複数の３層ナノワイヤクロスバーに基づいており、これらの実施形態は、第２のサブセクションで説明される。一般に、本発明の３次元クロスバーアレイシステムの実施形態は、同じ表面積を占める単一の２層クロスバーアレイシステム又は３層クロスバーアレイシステムよりも高密度のクロスバー接合部を提供する。
Ｉ．２層ナノワイヤクロスバーに基づく３次元クロスバーアレイシステムの実施形態
Ａ．２層ナノワイヤクロスバー
図１は、２層ナノワイヤクロスバーアレイを示す。図１では、ほぼ平行なナノワイヤの第１の層１０２の上に、ほぼ平行なナノワイヤの第２の層１０４が重ねられている。第２の層１０４は、配向が第１の層１０２のナノワイヤに対して概ね垂直であるが、層間の配向角は、変更することができる。これらナノワイヤの２つの層は、格子、即ちクロスバーを形成し、このクロスバーでは、第２の層１０４の各ナノワイヤが、第１の層１０２のナノワイヤのすべての上に重なり、２つのナノワイヤ間の最も接近した接点を表すナノワイヤ交差部において、第１の層１０２の各ナノワイヤと密接に接触する。図１の個々のナノワイヤは長方形の断面を有するように示されているが、ナノワイヤは、正方形、円形、楕円形、又はより複雑な断面を有することもできる。また、ナノワイヤは、多くの異なる幅又は直径、及びアスペクト比又は偏心率を有することもできる。用語「ナノワイヤクロスバー」は、ナノワイヤに加えて、サブマイクロスケールのワイヤ、マイクロスケールのワイヤ、又はより大きな寸法を有するワイヤからなる１つ又は複数の層を有するクロスバーを指す場合がある。
ナノワイヤ層は、機械的なナノインプリント技術によって製造され得る。代案として、ナノワイヤは、化学的に合成されることができ、ラングミュア−ブロジェットプロセスを含む１つ又は複数のプロセス工程において、ほぼ平行なナノワイヤの層として堆積され得る。また、ナノワイヤを製造するための、当該技術分野で良く知られた他の代替的な技術も使用され得る。このように、図１に示されるような第１の層及び第２の層からなる２層ナノワイヤクロスバーは、多数の比較的簡単なプロセスのうちの任意のものによって製造され得る。多くの異なるタイプの導電性ナノワイヤ及び半導電性ナノワイヤは、金属物質及び半導体物質から、これらのタイプの物質の組み合わせから、及び他のタイプの物質から、化学的に合成され得る。ナノワイヤクロスバーは、ナノワイヤを電気回路に組み込むために、様々な異なる方法を通じて、マイクロスケールのアドレスワイヤリード又は他の電子リードに接続され得る。
ナノワイヤ交差部では、抵抗器及び他のよく知られている基本的な電子部品等のナノスケール電子部品を製造して、２つの重なり合うナノワイヤを相互接続することができる。電子部品によって接続されるナノワイヤ交差部は、「クロスバー接合部」又は単に「接合部」と呼ばれる。図２は、ナノワイヤクロスバー内の２つの隣接する層のナノワイヤ２０２及び２０４を相互接続するクロスバー接合部の図を提供する。クロスバー接合部は、２つのナノワイヤ２０２と２０４との間の物理的な接触を伴う場合もあるし、又は伴わない場合もある。図２に示されるように、２つのナノワイヤは、それらの重なり合う点において物理的に接触していないが、ナノワイヤ２０２と２０４との間の間隙は、２つのナノワイヤ間でそれらの最も接近した重なり合う点に存在する抵抗素子２０６によって表される複数の分子によって橋渡しされ得る。抵抗素子２０６は、抵抗器として振舞う１つ又は複数の分子を表す場合がある。本発明の特定の実施形態では、抵抗素子２０６は、重なり合うナノワイヤの層間に形成される、「中間層」と呼ばれる別個の層に導入され得る。本発明の他の実施形態では、抵抗素子２０６は、２００６年１０月３日に出願され、「Electronically Actuated Switch」と題する米国特許出願第１１／５４２，９８６号に記載される電磁作動式スイッチの活性領域とすることができ、この特許文献は、参照により本明細書に援用される。
図３は、図１に示された２層ナノワイヤクロスバーの概略表現３００を提供する。図３に示されるように、ナノワイヤの２つの層１０２及び１０４は、それぞれ横線及び縦線によって表されている。詳細には、横線３０２〜３０５は、ナノワイヤの第１の層１０２におけるナノワイヤを表し、それぞれｘ０、ｘ１、ｘ２、及びｘ３と表記される。縦線３０６〜３０９は、ナノワイヤの第２の層１０４におけるナノワイヤを表し、それぞれｙ０、ｙ１、ｙ２、及びｙ３と表記される。クロスバー接合部に位置する抵抗素子は、丸印３１０等の丸印によって表される。ｘ及びｙのナノワイヤの表記は、ｘ及びｙのデカルト座標がｘｙ平面における点を示すのに使用されるのと同じように特定のクロスバー接合部を具体的に識別するために使用され得る。例えば、クロスバー接合部３１０は、座標（ｘ２、ｙ１）を有する。図３に示された概略表現は、本発明の様々な実施形態を示すために、このサブセクションの残りの部分全体を通じて使用される。
Ｂ．ナノワイヤクロスバー接合部
クロスバー接合部の分子の抵抗特性は、クロスバー接合部の分子の特定の分子構造又は電子的状態に従って変化する可能性がある。場合によっては、クロスバー接合部の分子の状態の変化は不可逆的である場合がある。クロスバー接合部に不可逆的なクロスバー接合部の分子を有する２層ナノワイヤクロスバーは、読み出し専用メモリデバイス（「ＲＯＭ」）等のプログラマブル電子デバイスを形成するために使用され得る。他の場合では、クロスバー接合部の分子は、導電性である場合があるが、それらの分子は、非常に高い電圧を印加することによって、クロスバー接合部に近接したナノワイヤの部分と共に、不可逆的に損傷を受けることができ、その結果、２つのナノワイヤ間の導電性が途絶され、それらの間の電気的接続が切断される。さらに他の場合では、クロスバー接合部の分子は、或る状態から別の状態へ及びその逆へ可逆的に遷移することができ、それによって、クロスバー接合部に構成される抵抗素子を、選択されたクロスバー接合部への差動電圧の印加によって再構成する、即ちプログラミングすることができる。クロスバー接合部に再構成可能なクロスバー接合部の分子を有する２層ナノワイヤクロスバーは、ランダムアクセスメモリ（「ＲＡＭ」）等の書き換え可能な電子デバイスを形成するのに使用することができる。
図２に示されるようなクロスバー接合部を橋渡しする分子は、それらの分子が抵抗性電気特性、半導体のような電気特性、又は導電性電気特性を示す様々な異なる状態を有することができる。クロスバー接合部の分子のこれらの状態、及び該状態の相対エネルギーは、クロスバー接合部を形成する重なり合うナノワイヤに差動電流レベル又は差動電圧を印加することによって制御され得る。例えば、クロスバー接合部の分子の特定の状態は、クロスバー接合部のナノワイヤに電圧を印加することによって設定され得る。印加される電圧は、クロスバー接合部の分子の抵抗状態を変化させることができ、それによって、クロスバー接合部の分子は、或る状態では低抵抗の抵抗器として動作し、又は別の状態では高抵抗の抵抗器として動作することができる。
線形抵抗器特性及び非線形抵抗器特性を有するクロスバー接合部の分子をクロスバー接合部に形成して、様々な電子デバイスを製作することができる。線形抵抗器として動作するクロスバー接合部の分子によって相互接続された２つの重なり合うナノワイヤ間を流れる電流は、電流−電圧式、即ち、
Ｉ＝（１／Ｒ）Ｖ
によって近似され得る。ここで、
Ｒは、クロスバー接合部の分子の抵抗であり、
Ｉは、クロスバー接合部を流れる電流であり、
Ｖは、クロスバー接合部の両端の電圧である。
非線形トンネル抵抗器として動作するクロスバー接合部の分子によって相互接続された２つの重なり合うナノワイヤ間を流れる電流は、電流−電圧式、即ち、
Ｉ＝１／２（ｋｅａＶ−ｋｅ−ａＶ）＝ｋｓｉｎｈ（ａＶ）
によってモデル化され得る。ここで、
ｋは、クロスバー接合部の疑似コンダクタンスであり、
ａは、電圧スケール係数である。
擬似コンダクタンスｋ及びスケール係数ａは、クロスバー接合部の分子の物理的特性によって決まるパラメータである。スケール係数ａは、クロスバー接合部の抵抗特性を表し、重なり合うナノワイヤ間の電圧の変化に基づいて、クロスバー接合部を流れる電流の変化を特徴付けるために使用され得る。パラメータｋは、線形抵抗器のコンダクタンスｇ＝１／Ｒに類似し、ここで、Ｒは抵抗を表す。上記で与えられた電流−電圧式に従って動作する非線形トンネル抵抗器は、「トンネル抵抗器」と呼ばれる。
再構成可能な線形ヒステリシス抵抗器及び非線形トンネルヒステリシス抵抗器は、書き換え可能な電子デバイスを製作するためにクロスバー接合部で使用され得る２つの追加のタイプの抵抗器である。これらの再構成可能なヒステリシス抵抗器は、クロスバーアレイのクロスバー接合部にビットを格納するために使用され得る。例えば、再構成可能なヒステリシス抵抗器を組み込んだクロスバーアレイは、再構成可能なＲＡＭとして使用され得る。図４は、クロスバー接合部に位置する再構成可能な非線形トンネル抵抗器の動作特性を表す電流対電圧曲線（「Ｉ−Ｖ曲線」）を示す。クロスバー接合部に位置する再構成可能な非線形トンネル抵抗器は、「トンネルヒステリシス抵抗器」と呼ばれる。図４において、横線４０２は電圧軸を表し、縦線４０４は電流軸を表す。Ｉ−Ｖ曲線４０６は、低抵抗状態におけるトンネルヒステリシス抵抗器の電流対電圧関係を表し、Ｉ−Ｖ曲線４０８は、高抵抗状態における同じトンネル抵抗器の電流対電圧関係を表す。Ｉ−Ｖ曲線４０６及び４０８は、定性的に異なる挙動の領域を示す。例えば、Ｉ−Ｖ曲線４０６は、直線領域４１０、第１の指数関数領域４１２、及び第２の指数関数領域４１４を有する。直線領域４１０では、トンネルヒステリシス抵抗器は、ｋａによって与えられる近似コンダクタンスを有する線形抵抗器接合部として動作する。トンネルヒステリシス抵抗器の両端の電圧の大きさが０に減少するにつれて、トンネルヒステリシス抵抗器の抵抗はほぼ一定となり、トンネルヒステリシス抵抗器を流れる電流の大きさは０に減少する。一方、指数関数領域４１２及び４１４では、Ｉ−Ｖ曲線４０６は、非線形の電流対電圧関係を示す。指数関数領域４１２及び４１４に対応する電圧を印加することによって、トンネルヒステリシス抵抗器の抵抗は減少し、コンダクタンスが指数関数的に増加する。これによって、より多くの電流がトンネル抵抗器を流れることが可能になる。図４において、電圧Ｖ− ｄｅｓｔ１及びＶ＋ ｄｅｓｔ１はそれぞれ、Ｉ−Ｖ曲線４０６及び４０８によって表されるトンネルヒステリシス抵抗器に印加され得る最小動作電圧及び最大動作電圧を表す。電圧範囲［Ｖ− ｄｅｓｔ１，Ｖ＋ ｄｅｓｔ１］の範囲外の電圧を印加すると、トンネルヒステリシス抵抗器の分子が不可逆的に損傷を受けることによってクロスバー接合部が破壊され、これによって、重なり合うナノワイヤ間の電気接続の有用性が損なわれ、トンネルヒステリシス抵抗器は、永続的に開状態又は永続的に閉状態になることによって動作不能となる。
トンネルヒステリシス抵抗器の抵抗状態は、トンネルヒステリシス抵抗器に２つの双安定抵抗状態間を交番させる状態遷移電圧を印加することによって制御され得る。曲線４０６に表される低抵抗状態は、ブール値又はメモリ状態「１」を表し、曲線４０８によって表される高抵抗状態は、ブール値又はメモリ状態「０」を表す。電圧Ｖｗ１及びＶｗ０は、ＷＲＩＴＥ（書き込み）「１」しきい値電圧及びＷＲＩＴＥ「０」しきい値電圧を表す。図４のＩ−Ｖ曲線４０６及び４０８によって表されるトンネルヒステリシス抵抗器は、次のように動作され得る。最初にＩ−Ｖ曲線４０８によって表される高抵抗状態にあるトンネルヒステリシス抵抗器を考える。電圧範囲［Ｖ− ｄｅｓｔ１，Ｖｗ１］４２０の電圧を印加することによって、トンネルヒステリシス抵抗器を高抵抗状態抵抗器として動作させることができる。一方、ＷＲＩＴＥ「１」電圧範囲［Ｖｗ１，Ｖ＋ ｄｅｓｔ１］４２２の電圧を印加することによって、トンネルヒステリシス抵抗器は、高抵抗状態からＩ−Ｖ曲線４０６によって表される低抵抗状態に速やかに遷移する。その結果、次に、電圧範囲［Ｖｗ０，Ｖ＋ ｄｅｓｔ１］４２４の電圧を印加することによって、トンネルヒステリシス抵抗器は低抵抗状態抵抗器として動作することができる。ＷＲＩＴＥ「０」電圧範囲［Ｖ− ｄｅｓｔ１，Ｖｗ０］４２６の電圧を印加することによって、トンネルヒステリシス抵抗器は、矢印４２８によって示されるように、低抵抗状態からＩ−Ｖ曲線４０８によって表される高抵抗状態に戻るように遷移する。トンネルヒステリシス抵抗器の抵抗状態の変化は、接合部の疑似コンダクタンスｋの変化としてモデル化され得る。線形ヒステリシス抵抗器は、ほぼ同一のヒステリシスの挙動を示し、曲線４０６及び４０８ではなく低抵抗状態及び高抵抗状態を表す２つの直線を使用して同様に表すことができることに留意されたい。
Ｃ．３次元クロスバーアレイの実施形態
図５は、本発明の一実施形態を表す構成可能な３次元クロスバーアレイシステム５００の概略表現を提供する。図５に示されるように、３次元クロスバーアレイシステム５００は、３つの２層クロスバーアレイシステム５０２〜５０４からなるスタック及びクロスバーアレイデマルチプレクサ５０６を含む。２層クロスバーアレイシステム５０２〜５０４のそれぞれは、クロスバーアレイ及び２つのナノワイヤデマルチプレクサを含む。例えば、クロスバーアレイシステム５０２は、点々のある領域によって表されるクロスバーアレイ５０８、並びに２つのナノワイヤデマルチプレクサ５０９及び５１０を含む。３次元クロスバーアレイシステム５００は、電気絶縁層５１２によって支持される。また、絶縁層５１３及び５１４は、クロスバーアレイシステム５０２〜５０４を分離し、２層クロスバーアレイシステム５０２〜５０４のクロスバーアレイ内で伝達される電気信号からの電気的干渉を防止する。また、絶縁層５１２〜５１４は、２層クロスバーアレイシステム５０２〜５０４のナノワイヤを支持する働きもする。クロスバーアレイデマルチプレクサ５０６は、１対の信号線を介して、各２層クロスバーアレイシステムの１対のデマルチプレクサに接続される。例えば、クロスバーアレイデマルチプレクサ５０６は、信号線５１６を介してデマルチプレクサ５０９に、信号線５１７を介してデマルチプレクサ５１０にそれぞれ接続される。
絶縁層５１２〜５１４用に選択される材料は、ナノワイヤ用に選択される材料のタイプに依存する。例えば、本発明の特定の実施形態では、絶縁層５１２〜５１４は、サファイア及びスピネルとすることができる。これらの絶縁体は類似した熱膨張を示すことから、これらのサファイア及びスピネルは、Ｓｉベースの半導体ナノワイヤに適した絶縁基板である。本発明の他の実施形態では、ＳｉＯ２又は適切なポリマを選択して絶縁層５１２〜５１４を製造することができる。
図６Ａ〜図６Ｃは、本発明の一実施形態を表す３次元クロスバーアレイシステム６００のナノワイヤクロスバー接合部を構成する手法を示す。図６Ａ〜図６Ｃに示されるように、３次元クロスバーアレイシステム６００は、３つの２層クロスバーアレイシステム６０２〜６０４を含む。クロスバーアレイシステム６０２〜６０４のそれぞれは、クロスバーアレイ、ｘナノワイヤデマルチプレクサ、及びｙナノワイヤデマルチプレクサを含む。例えば、クロスバーアレイ６０３は、５×５クロスバーアレイ６０６、ｘナノワイヤデマルチプレクサ６０７、及びｙナノワイヤデマルチプレクサ６０８を含む。また、３次元クロスバーアレイシステム６００は、クロスバーアレイデマルチプレクサ６１０も含む。クロスバーアレイデマルチプレクサ６１０は、信号線を介してクロスバーアレイシステム６０２〜６０４のそれぞれのデマルチプレクサに接続される。例えば、信号線６１２及び６１４は、クロスバーアレイデマルチプレクサ６１０をそれぞれｘナノワイヤデマルチプレクサ６０７及びｙナノワイヤデマルチプレクサ６０８に接続する。図６Ａ〜図６Ｃにおいて、丸印はクロスバー接合部を表す。クロスバー接合部は、上記セクションＩ．Ｂ．で説明されたように、再構成不能な抵抗器、再構成不能なトンネル抵抗器、再構成可能な抵抗器、又は再構成可能なトンネルヒステリシス抵抗器とすることができる。クロスバー接合部の分子の抵抗状態は、黒丸印及び白丸印によって表される。例えば、図６Ａ〜図６Ｃの白丸印は、最初に高抵抗状態にあるクロスバー接合部の分子を表す一方、黒丸印は、低抵抗状態のクロスバー接合部の分子を表し、低抵抗状態によって、クロスバー接合部の分子は、導体として動作する。
３次元クロスバーアレイシステム６００の各クロスバー接合部は、３次元デカルト座標空間における点に類似した一意の座標を有するものとみなすことができ、その３次元デカルト座標空間は、デカルト座標系６１６によって表される。図６Ａ〜図６Ｃに示されるように、クロスバーアレイシステム６０２〜６０４のそれぞれについて、横方向ナノワイヤは、ｘ０、ｘ１、ｘ２、ｘ３、及びｘ４と表記され、縦方向ナノワイヤは、ｙ０、ｙ１、ｙ２、ｙ３、及びｙ４と表記される。クロスバーアレイシステム６０２〜６０４はそれぞれ、ｚ０、ｚ１、及びｚ２と表記される。各クロスバーアレイ接合部は、ｘナノワイヤアドレス及びｙナノワイヤアドレス並びにｚクロスバーアドレスによって一意に識別され得る。例えば、クロスバー接合部６１８は、ナノワイヤアドレス（ｘ１、ｙ３、ｚ１）を有する。
図６Ａに示されるように、３次元クロスバーアレイシステム６００のクロスバー接合部の状態は、最初、白丸印によって表される。次に、図６Ｂに示されるように、ナノワイヤアドレス及びクロスバーアドレスを対応するデマルチプレクサに与えることによって、各クロスバー接合部は一意にアクセスされ得る。デマルチプレクサ６０７及び６０８はそれぞれ、特定のナノワイヤを識別するナノワイヤアドレスを受信して、高電圧及び低電圧の対応するパターン、又は逆極性の電圧のパターンをクロスバーアレイのナノワイヤ上に出力する。デマルチプレクサによって受信されたナノワイヤアドレスに対応するナノワイヤは、最も高い電圧出力を伝える。例えば、クロスバー接合部（ｘ１、ｙ３、ｚ１）６１８を構成するために、ナノワイヤｘ１に対応するナノワイヤアドレスが、ｘナノワイヤデマルチプレクサ６０７に入力され、ナノワイヤｙ３に対応するナノワイヤアドレスが、ｙナノワイヤデマルチプレクサ６０８に入力され、クロスバーアレイシステムｚ１ ６０３に対応するクロスバーアドレスが、クロスバーデマルチプレクサ６１０に入力される。クロスバーデマルチプレクサ６１０は、イネーブル信号ｓｅｎをデマルチプレクサ６２０及び６２２へ送信する。イネーブル信号がない場合、ｘナノワイヤデマルチプレクサ６０７は、第１のＷＲＩＴＥ電圧Ｖ’ｗを横方向ナノワイヤｘ１ ６２４に印加することができず、ｙナノワイヤデマルチプレクサ６０８は、第２のＷＲＩＴＥ電圧Ｖ”Ｗを縦方向ナノワイヤｙ３ ６２６に印加することができず、クロスバー接合部６１８の状態を白から黒へ変化させることができない。個々のクロスバー接合部は、図６Ｂに示される工程と同様の工程を通じて構成されることができ、図６Ｃに示される完全に構成されたナノスケール部品ネットワークという結果になる。図６Ｃでは、黒丸印６１８等の黒丸印は、ＷＲＩＴＥ電圧の選択的な印加によって構成されたクロスバー接合部を表す。図６Ｃに示されるように、クロスバー接合部に位置する抵抗器の分子のタイプに応じて、３次元クロスバーアレイシステム６００は、ＲＡＭ及びＲＯＭ等の集積回路の一部として使用され得る。例えば、クロスバー接合部６１８の状態は、入力電圧Ｖ’ｉをナノワイヤｘ１ ６２６に印加し、別の電圧Ｖ”ｉをナノワイヤｙ３に印加して、出力電圧Ｖ’ｏを生成することにより、読み出す（ＲＥＡＤ）ことができる。出力電圧Ｖ’ｏのレベルは、クロスバー接合部６１８に格納されたビットの値を示す。例えば、Ｖ’ｏの低電圧値は、２進数「０」に対応することができ、Ｖ’ｏの高電圧値は、２進数「１」に対応することができる。一般に、入力電圧Ｖ’ｉ、Ｖ”ｉ及び出力電圧Ｖ’ｏは、ＷＲＩＴＥ電圧Ｖ’ｗ、Ｖ”ｗと比較して相対的に低い大きさを有する。ナノワイヤのタイプ、半導体ナノワイヤの場合に用いられるドーパントのタイプ、及びナノワイヤクロスバーで用いられるクロスバー接合部の分子のタイプに応じて、多くの異なる構成プロセスを使用して、ナノワイヤベースの電気部品ネットワークの中へナノワイヤクロスバーを構成することができる。
II．３層ナノワイヤクロスバーに基づく３次元クロスバーアレイシステムの実施形態
Ａ．３層ナノワイヤクロスバー
図７は、本発明の一実施形態を表す３層ナノワイヤクロスバーアレイ７００を示す。ナノワイヤクロスバーアレイ７００は、ほぼ平行なナノワイヤ７０６〜７０８の第２層が重なるほぼ平行なナノワイヤ７０２〜７０４の第１層を含む。また、ナノワイヤクロスバーアレイ７００は、ほぼ平行なナノワイヤ７０６〜７０８の第２の層に重なるほぼ平行なナノワイヤ７１０〜７１２の第３層も含む。層間の配向角は変更することができるが、図７に示されるように、第２の層におけるナノワイヤ７０６〜７０８は、配向が第１の層におけるナノワイヤ７０２〜７０４に対して約６０°であり、第３の層におけるナノワイヤ７１０〜７１２は、配向が第２の層のナノワイヤ７０６〜７０８に対して約６０°である。例えば、第１の層におけるナノワイヤ７０４と第２の層におけるナノワイヤ７０７との間の角度は約６０°であり、第２の層におけるナノワイヤ７０７と第３の層におけるナノワイヤ７１２との間の角度も約６０°である。第２の層における各ナノワイヤは、第１の層におけるナノワイヤ７０２〜７０４のすべてに重なり、第３の層における各ナノワイヤは、第２の層におけるナノワイヤ７０６〜７０８のすべてに重なる。図７の個々のナノワイヤは、長方形の断面を有するように示されているが、ナノワイヤは、正方形、円形、楕円形、又はより複雑な断面を有することもできる。また、ナノワイヤは、図１に関連して上述されたように、多くの異なる幅又は直径、及びアスペクト比又は偏心率を有することもできる。３層ナノワイヤにおけるナノワイヤを製造する方法は、図１に関連して上述された２層ナノワイヤを製造するのに使用される方法と同一である。
図２に関連して上述されたように、抵抗器及び他のよく知られている基本的な電子部品等のナノスケール電子部品を特定のクロスバー接合部に製造することができる。図８は、本発明の一実施形態を表す３層ナノワイヤクロスバー内の３つの連続した層のナノワイヤを相互接続するクロスバー接合部の図を提供する。図８において、ナノワイヤ８０２、８０４、及び８０６は、３層ナノワイヤクロスバーのナノワイヤ交差部における重なり合うナノワイヤを表す。図８に示されるように、ナノワイヤ８０２、８０４、及び８０６は、それらの最も接近した重なり合う点において物理的に接触していない。その代わり、ナノワイヤ８０２と８０６との間の間隙は、４層にされた半導体クロスバー接合部８１０によって橋渡しされ得る。クロスバーは、抵抗器層８０８、第１の負にドーピングされた層（「ｎ層」）８１２、正にドーピングされた層（「ｐ層」）８１３、及び第２のｎ層８１４を含む。抵抗器層８０８は、上記セクションＩ．Ｂ．で説明されたように、再構成不能な抵抗器、再構成不能なトンネル抵抗器、再構成可能な抵抗器、又は再構成可能なトンネルヒステリシス抵抗器とすることができる。第１のｎ層８１２、ｐ層８１３、及び第２のｎ層８１４は、バイポーラ接合トランジスタ（「ＢＪＴ」）を形成する。ｐ層８１３は、正のキャリアでドーピングされ、ナノワイヤ８０４と電気通信する。ｎ層８１２及び８１４の負のキャリアの濃度は異なることができる。ｐ層８１３及びナノワイヤ８０４は、ナノワイヤ８０２と８０６との間を電流が流れることを防止するか又は許可するゲート又はスイッチとして動作され得る。層８１６は、ｎｐ接合であり、層８１７はｐｎ接合である。接合８１６及び８１７の一方は、順方向バイアス接合としての機能を果たす一方、他方は、クロスバー接合部８１０を通る電流の流れを禁止する逆方向バイアス接合としての機能を果たし、ＢＪＴは「オフ」であると呼ばれる。しかしながら、電流がナノワイヤ８０４に印加される場合、電流はＢＪＴを通じて流れることができ、トランジスタは、「オン」であると呼ばれる。また、本発明の他の実施形態では、ナノワイヤ８０４とｐ層８１３との間にＳｉＯ２等の誘電材料を形成することによって、金属酸化膜半導体電界効果トランジスタ（「ＭＯＳＦＥＴ」）をクロスバー接合部８１０に製造することもできる。電圧がナノワイヤ８０４に印加されるとき、電流はＭＯＳＦＥＴを通じて流れることができ、トランジスタは、「オン」であると呼ばれる。本発明の他の実施形態では、抵抗器層８０８は、２００６年１０月３日に出願され、「Electronically Actuated Switch」と題する米国特許出願第１１／５４２，９８６号に記載された電磁作動式スイッチの活性領域とすることができ、この特許文献は、参照により本明細書に援用される。
図９Ａは、本発明の一実施形態を表す図７に示された３層ナノワイヤクロスバー７００の概略表現９００を提供する。図９Ａに示されるように、直線９０２〜９０４はナノワイヤ７０２〜７０４を表し、直線９０６〜９０８はナノワイヤ７０６〜７０８を表し、直線９１０〜９１２はナノワイヤ７１０〜７１２を表す。図９Ｂは、本発明の一実施形態を表す図８に示されたクロスバー接合部の概略表現を提供する。図９Ｂに示されるように、直線９２０、９２２、及び９２４は、それに対応して、図８に示されたナノワイヤ８０２、８０４、及び８０６を表す。図８に関連して説明されたＢＪＴ又はＭＯＳＦＥＴは、トランジスタ記号９２６によって表され、抵抗器８０８は、可変抵抗器記号９２８によって表される。
抵抗器クロスバー接合部の分子の電子特性は、クロスバー接合部の分子の特定の分子構造又は電子的状態に従って変化する可能性がある。上記サブセクションＩ．Ｂ．に関連して説明されたように、抵抗器クロスバー接合部の分子の状態の変化は可逆的でない場合がある。場合によっては、クロスバー接合部の分子は、導電性である場合があるが、それらの分子は、非常に高い電圧を印加することによって、クロスバー接合部に近接したナノワイヤの部分と共に、不可逆的に損傷を受ける場合があり、その結果、２つのナノワイヤ間の導電性が途絶され、それらの間の電気的接続が切断される場合がある。他の場合には、抵抗器クロスバー接合部の分子は、或る状態から別の状態へ及びその逆へ可逆的に遷移することができ、それによって、クロスバー接合部に構成される抵抗素子は、選択されたクロスバー接合部への差動電圧の印加により再構成される、即ちプログラミングされ得る。
Ｂ．３次元クロスバーアレイの実施形態
図１０は、本発明の一実施形態を表す３次元クロスバーアレイシステム１０００の等角図を提供する。図１０に示されるように、３次元クロスバーアレイシステム１０００は、３つの３層クロスバーアレイ１００２〜１００４からなるスタック、ｘナノワイヤデマルチプレクサ１００６、ｙナノワイヤデマルチプレクサ１００８、及びクロスバーアレイデマルチプレクサ１０１０を含む。クロスバーアレイシステム１０００は、電気絶縁層１０１２によって支持される。また、絶縁層１０１３及び１０１４は、クロスバーアレイシステム１００２〜１００４を分離し、クロスバーアレイ１００２〜１００４内で伝達される電気信号からの電気的干渉を防止する。また、絶縁層１０１２〜１０１４は、クロスバーアレイ１００２〜１００４のナノワイヤを支持する働きもする。ｘナノワイヤデマルチプレクサ１００６は、クロスバーアレイ１００２、１００３、及び１００４のそれぞれにおけるｘナノワイヤに接続され、ｙナノワイヤデマルチプレクサ１００６は、クロスバーアレイ１００２、１００３、及び１００４のそれぞれにおけるｙナノワイヤに接続され、クロスバーアレイデマルチプレクサ１０１０は、ナノワイヤの別個のｚ層に接続される。
絶縁層１０１２〜１０１４用に選択される材料は、ナノワイヤ用に選択される材料のタイプに依存する。例えば、本発明の特定の実施形態では、絶縁層１０１２〜１０１４は、サファイア及びスピネルとすることができる。これらの絶縁体は類似した熱膨張を示すことから、これらのサファイア及びスピネルは、Ｓｉベースの半導体ナノワイヤに適した絶縁基板である。本発明の他の実施形態では、絶縁層１０１２〜１０１４を製造するために選択される絶縁材料は、ＳｉＯ２又は適切な絶縁ポリマとすることができる。
図１１は、本発明の一実施形態を表す図１０に示されたクロスバーアレイシステム１０００の概略表現１１００を提供する。クロスバーアレイシステム１１００は、３つの３層クロスバーアレイ１１０２〜１１０４、ｘナノワイヤデマルチプレクサ１１０６、ｙナノワイヤデマルチプレクサ１１０８、及びｚクロスバーデマルチプレクサ１１１０を含む。３次元クロスバーアレイ１１００の各クロスバー接合部は、３次元デカルト座標空間における点に類似した一意の座標を有するものとみなすことができる。図１１に示されるように、クロスバーアレイ１１０２〜１１０４のそれぞれにおいて、ｘ層ナノワイヤは、ｘ０、ｘ１、及びｘ２と表記され、ｙ層ナノワイヤは、ｙ０、ｙ１、及びｙ２と表記される。しかしながら、各クロスバーアレイのｚ層は、単一の表記によって識別される。詳細には、クロスバーアレイ１１０２におけるすべてのｚナノワイヤは、ｚ０と表記され、クロスバーアレイ１１０３におけるｚナノワイヤのすべては、ｚ１と表記され、クロスバーアレイ１１０４におけるｚナノワイヤのすべては、ｚ２と表記される。ナノワイヤの各クロスバー交差部は、ｘ座標、ｙ座標、及びｚ座標の一意の組を有する。例えば、クロスバー接合部１１１２は、座標（ｘ２、ｙ１、ｚ０）を有する。
図１２Ａ〜図１２Ｄは、本発明の一実施形態を表す図１１に示されたクロスバーアレイ１１００のクロスバー接合部を構成する手法を示す。図１２Ａ〜図１２Ｄに示される例は、ナノワイヤクロスバー接合部を電子回路の有用な部分として構成できる一般的なプロセスを示すように意図されている。例えば、図１１に示された３次元クロスバーアレイシステム１１００は、各クロスバー接合部が単一ビットの情報を格納するために使用されるＲＡＭデバイスとすることができる。高抵抗状態の書き換え可能なヒステリシス抵抗器を有するクロスバー接合部は、２進数「０」に対応することができ、低抵抗状態のクロスバー接合部は、２進数「１」に対応することができる。クロスバー接合部の分子は、或る状態から別の状態へ及びその逆へ可逆的に遷移する再構成可能なヒステリシス抵抗器とすることができ、それによって、クロスバー接合部に構成される抵抗素子は、選択されたクロスバー接合部への差動電圧の印加によって再構成される、即ちプログラミングされ得る。以下の説明では、各クロスバー接合部は、ＭＯＳＦＥＴ及び再構成可能なトンネルヒステリシス抵抗器からなるものと仮定される。図１２Ａ〜図１２Ｄに示されるクロスバー接合部に位置する白丸印は、最初に高抵抗状態の再構成可能なトンネルヒステリシス抵抗器を表し、黒丸印は、低抵抗状態の抵抗器を表す。
最初に、図１２Ａに示されるように、ナノワイヤクロスバーシステム１１００のクロスバー接合部は、高抵抗状態にある。クロスバー接合部（ｘ２、ｙ１、ｚ０）１１１２に低抵抗状態を書き込む（ＷＲＩＴＥ）ために、ｘ２ナノワイヤアドレスがｘナノワイヤデマルチプレクサ１１０６に入力され、ｙ１ナノワイヤアドレスがｙナノワイヤデマルチプレクサ１１０８に入力される。図１２Ｂにおいて肉太にされたｘ２ナノワイヤ１２０２〜１２０４及び肉太にされたｙ１ナノワイヤ１２０６〜１２０８により示されるように、ｘナノワイヤデマルチプレクサ１１０６は、ｘ２ナノワイヤの列におけるすべてのｘナノワイヤに適切な電圧を印加し、ｙナノワイヤデマルチプレクサ１１０８は、ｙ１ナノワイヤの列におけるすべてのｙナノワイヤに適切な電圧を印加し、ｚナノワイヤデマルチプレクサ１１１０は、ナノワイヤのｚ０層におけるすべてのナノワイヤに電圧を印加する。ｘ２ナノワイヤ１２０２〜１２０４及びｙ１ナノワイヤ１２０６〜１２０８に印加される電圧は、クロスバー接合部１１１２、１２１０、及び１２１２の両端に電圧を生成する。しかしながら、クロスバー接合部のそれぞれに位置するトランジスタは「オフ」であるため、電流は、クロスバー接合部１１１２、１２１０、及び１２１２を通じて流れない。次に、図１２Ｃに示されるように、ｚクロスバーアレイデマルチプレクサ１１１０に入力されたｚ０層アドレスによって、ｚ０層ナノワイヤ１２１４〜１２１６のすべてに電圧が印加され、これによって、ｚ０層のクロスバー接合部に位置するＭＯＳＦＥＴトランジスタは「オン」になる。クロスバー接合部１１１２に低抵抗状態を書き込む（ＷＲＩＴＥ）ために、図４に関連して上述されたように、ナノワイヤ１２０４、１２０８、及び１２１６に印加される電圧が結合されて、電圧範囲［Ｖｗ１、Ｖ＋ ｄｅｓｔ１］内に入る大きさ及び極性を有する電圧をクロスバー接合部１１１２の両端に生成する。クロスバー接合部１１１２は、３層クロスバーアレイ１１００において、３つの別個のナノワイヤから電圧を受け取る唯一のクロスバー接合部であることに留意されたい。他のクロスバー接合部における１つ又は２つの交差したナノワイヤからの電圧は、これらのクロスバー接合部における抵抗状態を変化させるには不十分である。この結果、図１２Ｄに示されるように、クロスバー接合部１１１２のみが低抵抗状態に切り替えられる。クロスバー接合部１１１２に高抵抗状態を書き込む（ＷＲＩＴＥ）ために、図４に関連して上述されたように、ナノワイヤ１２０４、１２０８、及び１２１６に印加される電圧が結合されて、電圧範囲［Ｖ− ｄｅｓｔ１、Ｖｗ０］内に入る大きさ及び極性を有する電圧をクロスバー接合部１１１２の両端に生成する。
抵抗状態を読み出す（ＲＥＡＤ）方法は、図４に関連して上述されたように、対応するナノワイヤに印加される電圧が結合されて、電圧範囲［Ｖ− ｄｅｓｔ１、Ｖｗ１］及び［Ｖｗ０、Ｖ＋ ｄｅｓｔ１］の一方の範囲内に入る大きさ及び極性を有する電圧を対応するクロスバー接合部の両端に生成することを除いて、クロスバー接合部に抵抗状態を書き込む（ＷＲＩＴＥ）方法と同一とすることができる。
ほぼ同一の説明が、各クロスバー接合部に位置するＢＪＴを有する３次元クロスバーアレイシステムのクロスバー接合部に抵抗器を構成することにも当てはまることに留意されたい。
本発明を特定の実施形態に関して説明してきたが、本発明がこれらの実施形態に限定されることは意図されていない。当業者には、本発明の思想の範囲内にある変更が明らかであろう。例えば、本発明の他の実施形態では、クロスバー層の数を拡大して３次元クロスバーアレイシステムを製作することが当業者には明らかであろう。詳細には、４つ以上の２層ナノワイヤクロスバーシステムを有する３次元クロスバーアレイシステムを製作すること及び４つ以上の３層ナノワイヤクロスバーを有する３次元クロスバーアレイシステムを製作することが当業者には明らかであろう。本発明の他の実施形態では、様々な異なる種類の混合電子デバイスを製造するために、異なる層又は特定のクロスバー接合部でクロスバー接合部の分子のタイプを変更することができる。例えば、３次元クロスバーアレイシステムは、ＲＡＭ及びＲＯＭの混合デバイスを形成するために、再構成可能なクロスバー接合部の１つの層、及び再構成不能なクロスバー接合部を有する異なる層を有することができる。本発明の他の実施形態では、交差するナノワイヤの各層は、クロスバー接合部用に選択されたクロスバー接合部の分子のタイプに従って区分され得る。本発明の他の実施形態では、図１３に示されるように、ｎｐｎバイポーラトランジスタの代わりに、ｐｎｐバイポーラトランジスタをクロスバー接合部で使用することができる。本発明の他の実施形態では、再構成可能なヒステリシス抵抗器の代わりに、図１４Ａ〜図１４Ｂに示されるコンデンサ１４０２等のコンデンサをクロスバー接合部で使用することができる。本発明の他の実施形態では、ｚナノワイヤとｎ層との間に誘電材料を形成することによって、図１３に示されるクロスバー接合部にＭＯＳＦＥＴを製造することができ、ｚナノワイヤに電圧を印加することによって、ＭＯＳＦＥＴを動作させることができる。
説明の目的上、上記説明は、本発明の完全な理解を提供するために特定の用語を使用している。しかしながら、本発明を実施するのに特定の細部が必要とされないことは当業者には明らかであろう。本発明の特定の実施形態に関する上記説明は、例示及び説明の目的で提示される。上記説明は、網羅的であることを意図するものでもなければ、開示された全く同一の形態に本発明を限定することを意図するものでもない。上記の教示に鑑みて、多くの変更及び変形が可能である。本発明の原理及びその実用的な用途を最も良く説明し、それによって、他の当業者が、企図された特定の使用に適するように様々な変更を加えて本発明及び様々な実施形態を最も良く利用することを可能にするために、実施形態は図示されて説明されている。本発明の範囲は、以下の特許請求の範囲、及びそれらの等価物によって規定されることが意図されている。

Claims (10)

  1. 構成可能な３次元クロスバーアレイシステム（1000）であって、
    複数のクロスバーアレイ（1102〜1104）であって、各クロスバーアレイは、ナノワイヤ（702〜704）の第１の層、前記ナノワイヤの第１の層に重なるナノワイヤ（706〜708）の第２の層、前記ナノワイヤの第２の層に重なるナノワイヤ（710〜712）の第３の層、及び３つの重なり合うナノワイヤの交差部に位置するクロスバー接合部（810）を含む、複数のクロスバーアレイ（1102〜1104）と、
    各クロスバーアレイの前記ナノワイヤの第１の層における前記ナノワイヤの少なくとも一部をアドレス指定するように構成された第１のデマルチプレクサ（1106）と、
    各クロスバーアレイの前記ナノワイヤの第２の層における前記ナノワイヤの少なくとも一部をアドレス指定するように構成された第２のデマルチプレクサ（1108）と、
    各クロスバーアレイの前記ナノワイヤの第３の層における前記ナノワイヤの少なくとも一部に信号を供給するように構成された第３のデマルチプレクサ（1110）とを含む、構成可能な３次元クロスバーアレイシステム（1000）。
  2. 前記第２の層における各ナノワイヤが、前記第１の層における各ナノワイヤに重なり、前記第３の層における各ナノワイヤが、前記第２の層における各ナノワイヤに重なる、請求項１に記載のシステム。
  3. 前記クロスバー接合部が、前記ナノワイヤの第２の層におけるナノワイヤ（804）に動作可能に接続されたトランジスタ（812〜814）をさらに含み、前記トランジスタが、前記ナノワイヤの第１の層におけるナノワイヤ（802）と前記ナノワイヤの第３の層におけるナノワイヤ（806）との間の電流の流れを制御するスイッチとして動作させることができる、請求項１に記載のシステム。
  4. 前記トランジスタがさらに、
    金属酸化膜半導体電界効果トランジスタ、
    ｎｐｎバイポーラ接合トランジスタ（812〜814）、及び
    ｐｎｐバイポーラ接合トランジスタのうちの１つからなる、請求項３に記載のシステム。
  5. 前記クロスバー接合部がさらに、
    線形ヒステリシス抵抗器、
    非線形ヒステリシス抵抗器、及び
    コンデンサのうちの１つからさらになる、請求項１に記載のシステム。
  6. 構成可能な３次元クロスバーアレイ（500）システムであって、
    複数の２次元クロスバーメモリアレイシステム（602〜604）であって、各２次元クロスバーメモリアレイシステムが、第１のデマルチプレクサ（607）によりアドレス指定されるナノワイヤの第１の層（102）、第２のデマルチプレクサ（608）によりアドレス指定されるナノワイヤの第２の層（104）、及び２つの重なり合うナノワイヤの交差部に位置するクロスバー接合部を含む、複数の２次元クロスバーメモリアレイシステム（602〜604）と、
    第１のイネーブル信号を各２次元クロスバーメモリアレイの前記第１のデマルチプレクサへ伝えると共に、第２のイネーブル信号を各２次元クロスバーメモリアレイの前記第２のデマルチプレクサへ伝えるように構成されたクロスバーアレイデマルチプレクサ（610）とを含む、構成可能な３次元クロスバーアレイシステム（500）。
  7. 前記第１の層の前記ナノワイヤ及び前記第２の層の前記ナノワイヤが、
    導電性材料、及び
    半導体材料のうちの一方からなる、請求項６に記載のシステム。
  8. 前記第２の層における各ナノワイヤが、前記第１の層における各ナノワイヤに重なる、請求項６に記載のシステム。
  9. 前記ナノワイヤの第１の層における各ナノワイヤが、抵抗器接合部（206）を介して前記ナノワイヤの第２の層における各ナノワイヤと電気通信する、請求項６に記載のシステム。
  10. 前記抵抗器接合部（206）がさらに、
    線形ヒステリシス抵抗器、
    非線形ヒステリシス抵抗器、及び
    不可逆抵抗器のうちの１つからなる、請求項９に記載のシステム。
JP2010500948A 2007-03-28 2008-03-21 ３次元クロスバーアレイシステム、並びに３次元クロスバーアレイ接合部に情報を書き込む方法及び３次元クロスバーアレイ接合部に格納された情報を読み出す方法 Expired - Fee Related JP5121921B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/729,228 US7763978B2 (en) 2007-03-28 2007-03-28 Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crossbar array junctions
US11/729,228 2007-03-28
PCT/US2008/003789 WO2008121252A1 (en) 2007-03-28 2008-03-21 Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crosbar array junctions

Publications (2)

Publication Number Publication Date
JP2010522987A JP2010522987A (ja) 2010-07-08
JP5121921B2 true JP5121921B2 (ja) 2013-01-16

Family

ID=39792855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010500948A Expired - Fee Related JP5121921B2 (ja) 2007-03-28 2008-03-21 ３次元クロスバーアレイシステム、並びに３次元クロスバーアレイ接合部に情報を書き込む方法及び３次元クロスバーアレイ接合部に格納された情報を読み出す方法

Country Status (6)

Country Link
US (1) US7763978B2 (ja)
JP (1) JP5121921B2 (ja)
KR (1) KR101409310B1 (ja)
CN (1) CN101647117B (ja)
DE (1) DE112008000800B4 (ja)
WO (1) WO2008121252A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009064842A1 (en) * 2007-11-13 2009-05-22 William Marsh Rice Unvirsity Vertically-stacked electronic devices having conductive carbon films
EP2351083B1 (en) * 2008-10-20 2016-09-28 The Regents of the University of Michigan A silicon based nanoscale crossbar memory
US7898844B2 (en) * 2008-10-31 2011-03-01 Seagate Technology, Llc Magnetic tunnel junction and memristor apparatus
WO2011112201A1 (en) * 2010-03-12 2011-09-15 Hewlett-Packard Development Company, L.P. Coding for crossbar architecture
US8351234B2 (en) * 2010-04-29 2013-01-08 Hewlett-Packard Development Company, L.P. Extensible three dimensional circuit having parallel array channels
KR20140088150A (ko) * 2011-10-13 2014-07-09 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 광전자 디바이스용 투명 전도체로서의 용액 공정된 나노입자-나노와이어 합성 막
WO2013098657A1 (en) 2012-01-01 2013-07-04 Ramot At Tel-Aviv University Ltd. Nanostructure and process of fabricating same
DE202012102039U1 (de) * 2012-06-04 2013-02-08 Ramot At Tel Aviv University Ltd. Nanostruktur
US9147438B2 (en) 2013-10-23 2015-09-29 Qualcomm Incorporated Monolithic three dimensional (3D) integrated circuits (ICs) (3DICs) with vertical memory components, related systems and methods
CN103560950B (zh) * 2013-11-13 2017-03-29 上海华力微电子有限公司 三维容错性自寻路径交叉开关矩阵设备
US10177310B2 (en) * 2014-07-30 2019-01-08 Hewlett Packard Enterprise Development Lp Amorphous metal alloy electrodes in non-volatile device applications
US9349860B1 (en) 2015-03-31 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and methods of forming same
US10410716B2 (en) 2015-09-25 2019-09-10 Hewlett Packard Enterprise Development Lp Crossbar arrays for calculating matrix multiplication
US10482940B2 (en) * 2015-12-17 2019-11-19 Hewlett Packard Enterprise Development Lp Computational accuracy in a crossbar array
WO2018221114A1 (ja) * 2017-05-31 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の製造方法
US10127494B1 (en) 2017-08-02 2018-11-13 Google Llc Neural network crossbar stack
KR102126791B1 (ko) * 2017-11-23 2020-06-25 서울대학교산학협력단 교차점 어레이를 이용한 신경 연결망 및 그 패턴 인식방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256767B1 (en) 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6128214A (en) * 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6870394B2 (en) 2001-10-29 2005-03-22 Hewlett-Packard Development, L.P. Controlled input molecular crossbar latch
US6466512B1 (en) 2001-11-13 2002-10-15 Hewlett Packard Company Method of generating address configurations for solid state memory
US6813182B2 (en) * 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
AU2003298530A1 (en) * 2002-07-25 2004-05-04 Brown University Sublithographic nanoscale memory architecture
US8004876B2 (en) * 2002-08-30 2011-08-23 Hewlett-Packard Development Company, L.P. Configurable molecular switch array
US7350132B2 (en) 2003-09-10 2008-03-25 Hewlett-Packard Development Company, L.P. Nanoscale interconnection interface
US7310004B2 (en) 2004-05-28 2007-12-18 California Institute Of Technology Apparatus and method of interconnecting nanoscale programmable logic array clusters
US7447055B2 (en) * 2005-04-22 2008-11-04 Hewlett-Packard Development Company, L.P. Multiplexer interface to a nanoscale-crossbar
US7786467B2 (en) * 2005-04-25 2010-08-31 Hewlett-Packard Development Company, L.P. Three-dimensional nanoscale crossbars
JP4364180B2 (ja) * 2005-08-17 2009-11-11 株式会社東芝 集積回路装置の製造方法

Also Published As

Publication number Publication date
DE112008000800T5 (de) 2010-07-01
CN101647117B (zh) 2013-01-16
DE112008000800B4 (de) 2016-01-28
US20080237886A1 (en) 2008-10-02
WO2008121252A1 (en) 2008-10-09
KR20100015735A (ko) 2010-02-12
US7763978B2 (en) 2010-07-27
CN101647117A (zh) 2010-02-10
KR101409310B1 (ko) 2014-06-18
JP2010522987A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5121921B2 (ja) ３次元クロスバーアレイシステム、並びに３次元クロスバーアレイ接合部に情報を書き込む方法及び３次元クロスバーアレイ接合部に格納された情報を読み出す方法
US6919740B2 (en) Molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits, and more complex circuits composed, in part, from molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits
US7922919B2 (en) Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points
US6880146B2 (en) Molecular-wire-based restorative multiplexer, and method for constructing a multiplexer based on a configurable, molecular-junction-nanowire crossbar
US7359888B2 (en) Molecular-junction-nanowire-crossbar-based neural network
US6314019B1 (en) Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
JP5068251B2 (ja) ３次元ナノスケールクロスバー
TWI497648B (zh) 三維多層電路及其構建方法
JP4745662B2 (ja) 構成可能な分子スイッチアレイ
JP4769860B2 (ja) ナノスケールクロスバーに対するマルチプレクサインターフェース
US6898098B2 (en) Molecular-junction-nanowire-crossbar-based associative array
US7257016B2 (en) Enhanced nanowire-crossbar latch array
US7358614B2 (en) Antisymmetric nanowire crossbars
US7340356B2 (en) Method and system for reading the resistance state of junctions in crossbar memory
US7292498B2 (en) Factored nanoscale multiplexer/demultiplexer circuit for interfacing nanowires with microscale and sub-microscale electronic devices
JP5047184B2 (ja) ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法
US20090189642A1 (en) Nanowire Crossbar Implementations of logic Gates using configurable, tunneling resistor junctions
US7228518B2 (en) Method for reducing the size and nanowire length used in nanowire crossbars without reducing the number of nanowire junctions
US7254799B2 (en) Method for allocating resources in heterogeneous nanowire crossbars having defective nanowire junctions
US20130121054A1 (en) Three-dimensional integrated circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5121921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees