CN101375342B - 基于遂穿电阻器结的微米尺度/纳米尺度多路信号分离器阵列 - Google Patents

Abstract

本发明的各种实施例涉及包括遂穿电阻器纳米线结的多路信号分离器，以及用于对纳米尺度和混合尺度多路信号分离器中的纳米线信号线可靠地寻址的纳米线寻址方法。在本发明一个实施例中，编码器-多路信号分离器包括多条输入信号线及编码器(1304)，该编码器生成n位常数权重码码字内部地址(1320，1506，1704)用于在输入信号线上接收的每个不同输入地址。该编码器-多路信号分离器还包括n条微米尺度信号线(1306-1311)，该编码器在该n条微米尺度信号线上输出n位常数权重码码字内部地址，多条编码器-多路信号分离器寻址纳米线信号线通过遂穿电阻器结与该n条微米尺度信号线(1306-1311)互连，该编码器-多路信号分离器寻址纳米线信号线均与n位常数权重码码字内部地址(1320，1506，1704)相关联。

Description

基于遂穿电阻器结的微米尺度/纳米尺度多路信号分离器阵列

技术领域

本发明涉及混合微米尺度/纳米尺度电子器件，且具体而言涉及基于遂穿电阻器逻辑的微米尺度/纳米尺度多路信号分离器(demultiplexer)阵列以及用于寻址基于遂穿电阻器逻辑的微米尺度/纳米尺度多路信号分离器阵列的方法。

背景技术

在过去五十年中，例如晶体管和信号线的基本电子元件的不断减小的尺寸，以及包括处理器和电子存储器芯片的集成电路的相应地不断增大的元件密度，残酷地推动电子器件和计算机工业向前发展。然而，最终预期在基于光刻方法的半导体电路制作技术中将达到基础元件尺寸极限。随着元件尺寸减小到低于紫外光的分辨率极限(即，约193nm)，例如，需要采用更多的技术上苛刻的技术来使用光刻技术形成更小元件。昂贵的半导体制作设备需要重建以使用新的技术。许多新的障碍将出现。例如，需要通过一系列光刻步骤制作半导体装置，每个步骤中使用的掩模与已经制作于初始形成的半导体(nascentsemiconductor)表面上的元件精确对准。随着元件尺寸减小，精确对准变得越来越困难和昂贵。作为另一例子，随着制造在半导体表面上的元件尺寸减小，在半导体表面中特定类型的随机分布的缺陷导致不合格半导体装置的可能性增大，这导致制造过程中不合格装置的比例增加，以及有用产品的产率相应地减小。最后，仅在分子尺度距离出现的各种量子效应会一起使当前的在半导体中制作元件的方法无法使用。

鉴于这些问题，研发人员已经投入大量的研究努力于使用备选技术来制作亚微米尺度和纳米尺度电子器件。纳米尺度电子器件通常采用纳米尺度信号线和纳米尺度元件，其中纳米尺度信号线的宽度以及纳米尺度元件的尺寸小于100nm。更致密地制作的纳米尺度电子器件可采用这样的纳米尺度信号线和纳米尺度元件，即纳米尺度信号线的宽度以及纳米尺度元件的尺寸小于50nm，或者在特定类型的器件中小于10nm。

一般的纳米线技术已被开发，不过不一定径直采用纳米线技术来微型化现有类型的电路和结构。尽管可以繁重地构造与大得多的当前电路相似的微型化纳米线电路，然而使用当前技术来制造这种微型化电路是不现实的，且经常是不可能的。即使能够可行地制造这种直接微型化的电路，将纳米尺度元件组合在一起而引起的高得多的元件密度则需要大不相同的策略以除去由电路产生的废热。此外，物质的电子特性在纳米尺度尺寸会急剧改变，使得需要采用不同类型的方法和物质以在纳米尺度尺寸制作甚至相对简单、公知的电路和子系统。例如，混合的微米尺度/纳米尺度编码器-多路信号分离器用于通过选择性互连来访问多路信号分离器纳米线，所述选择性互连制作于微米尺度信号线和纳米线交叉点。编码器通过输出与纳米线的选择性互连的模式相匹配的电压模式来访问特定纳米线。该电压模式通过微米尺度信号线被输入到多路信号分离器。然而，包含互连的特定电学元件例如二极管在纳米尺度尺寸下通常不可靠。结果，多路信号分离器的设计者、制造者以及使用者继续寻求可以用于在纳米尺度制作多路信号分离器的可靠的纳米尺度电子元件，以及使用该纳米尺度电子元件实施的多路信号分离器的性能评估方法。

发明内容

本发明的各种实施例涉及包括遂穿电阻器纳米线结的多路信号分离器，以及用于对纳米尺度和混合尺度多路信号分离器中的纳米线信号线进行可靠地寻址的纳米线寻址方法。在本发明的一个实施例中，编码器-多路信号分离器包括多条输入信号线及编码器，该编码器生成n位常数权重码(constant weight code)码字内部地址用于在输入信号线上接收的每个不同输入地址。该编码器-多路信号分离器包括n条微米尺度信号线，该编码器在该n条微米尺度信号线上输出n位常数权重码码字内部地址，其中每条微米尺度信号线承载该n位常数权重码码字内部地址的一个位。该编码器-多路信号分离器还包括通过遂穿电阻器结与该n条微米尺度信号线互连的多条编码器-多路信号分离器寻址的纳米线信号线，每条编码器-多路信号分离器寻址的纳米线信号线均与n位常数权重码码字内部地址相关联。

附图说明

图1说明纳米线交叉杆(crossbar)阵列。

图2A-2B提供纳米线结的两个不同图示，该纳米线结互连纳米线交叉杆内的两个邻近层的纳米线。

图3A-3D说明使用两层纳米线交叉杆来配置可重新配置的纳米尺度电元件网络的一种可能方法。

图4示出由制作于交叉杆阵列内的纳米尺度遂穿电阻器结产生的数据的电流对电压的关系曲线，以及对该数据拟合的电流-电压方程。

图5示出与遂穿电阻器结的操作特性相对应的电流对电压的关系曲线。

图6A说明并行遂穿电阻器束，每个遂穿电阻器具有相同的比例因子a₀和准电导(quasi conductance)k₀。

图6B说明由两个遂穿电阻器构成的分压器。

图7给出表示常数权重差错控制编码(error-control-encoding)代码的表。

图8说明二进制代码例如常数权重码的两个码字u_a和u_b之间的距离的运算。

图9示出所有的三位码字对之间的距离的表。

图10示出参考图9所述的三位数字集合的距离分布图。

图11说明码字的权重的确定。

图12说明常数权重码。

图13说明代表本发明许多实施例之一的微米尺度/纳米尺度编码器-多路信号分离器。

图14示出输入到图13所示的代表本发明许多实施例之一的微米尺度/纳米尺度多路信号分离器的编码器内的示例性二进制输入地址的表。

图15A-15B说明从编码器接收电压的多路信号分离器的纳米线的分压器表示。

图16A示出互连到代表本发明许多实施例之一的编码器-多路信号分离器的多条微米尺度信号线的纳米线的分压器表示。

图16B示出图16A所示的分压器表示的电阻器束的单个电阻器表示。

图17A-17D示出来自代表本发明许多实施例之一的采用遂穿电阻器结的多路信号分离器的纳米线的电压输出。

图18示出线性电阻器结基多路信号分离器和遂穿电阻器结基多路信号分离器的一对示例性标准化的纳米线输出电压对距离的关系曲线，所述线性电阻器结基多路信号分离器和遂穿电阻器结基多路信号分离器均使用常数权重码(22，64，8，11)且均代表本发明许多实施例之一。

图19示出线性电阻器结基多路信号分离器和遂穿电阻器结基多路信号分离器的一对示例性标准化的纳米线输出电压对距离的关系曲线，所述线性电阻器结基多路信号分离器和遂穿电阻器结基多路信号分离器均使用常数权重码(22，64，8，6)且均代表本发明许多实施例之一。

图20示出五条代表标准化纳米线输出电压对标准化距离的关系曲线，每条曲线对应于不同的标准化摆动电压(swing voltage)。

具体实施方式

本发明的各种实施例涉及包括非线性遂穿电阻器纳米线结的多路信号分离器，以及用于对多路信号分离器中的纳米线可靠地寻址的纳米线寻址方法。为了辅助理解对本发明各种实施例的描述，在第一子部分中给出对选定差错控制编码技术的数学描述。在第二子部分中给出对交叉杆阵列的综述。在第三子部分给出对遂穿电阻器性能的综述，以及在第四子部分给出了对常数权重码的综述。最后，在第五子部分描述本发明的各种装置和方法实施例。

选定差错控制编码技术的数学描述

本发明的实施例采用从差错控制编码中的公知技术导出的概念。该子部分给出有关差错校正码的背景信息，熟悉这些主题的读者可以略过该子部分。该领域的优秀参考文献为教科书″Error ControlCoding：The Fundamentals and Applications，″Lin and Costello，Prentice-Hall，Incorporated，New Jersey，1983。在该子部分，给出对差错控制编码中使用的差错检测和差错校正技术的简要描述。可以从上文引用的参考文献，或者从本领域的许多其它教科书、论文、及期刊文献知悉附加的细节。该子部分给出对特定类型的差错控制编码技术在数学方面相当精确但简练的描述。本发明采用这些差错编码技术中固有的概念用于不同目的。

差错控制编码技术系统地将补充位或符号引入到纯文本消息中，或者使用数目多于绝对所需要的位或符号，从而在编码消息中提供信息以实现检测以及在一些情形中校正在存储或传送过程中出现的差错。当码字视为矢量空间中的矢量且码字之间的距离为从码字的矢量减法得到的度量时，补充的或者多于绝对所需要的位或符号的一个效果是增加有效码字(codeword)之间的距离。本发明采用差错控制编码中使用的概念来添加补充地址信号线以增大有效地址之间的距离，从而相应地增大地址信号线的ON和OFF状态之间的信号间隔，例如电压或电流，并在接口互连中提供缺陷结容差(tolerance)。因此，在本发明中，差错控制编码的纯文本和编码消息类似于输入地址和编码地址，且差错控制编码中的附加或者数目大于所需要的符号或位类似于补充的或者数目大于绝对所需要的内部地址信号线。

在描述差错检测和校正时，描述作为一个或多个消息来发送、存储和获取的数据是有用的，其中消息μ包括符号μ_i的有序序列，这些符号为域F的元素。消息μ可以表示为：

μ＝(μ₀，μ₁，...μ_q-1)

其中μ₁∈F

域F是在乘法和加法下闭合的集合，并包括乘法和加法逆元。在计算差错检测和校正中通常采用大小等于质数的包括整数的子集的域，加法和乘法算子定义为模加法(modulo addition)和模乘法(modulomultiplication)。实际中，通常采用二进制域。通常，原始消息被编码成消息c，该消息也包括域F的元素的有序序列，表示如下：

c＝(c₀，c₁，...c_n-1)

其中c₁∈F

分块编码(block encoding)技术将数据编码成块。在该讨论中，块可以视为包括固定数目q个符号的消息μ，该消息μ被编码成包括n个符号的有序序列的消息c。编码消息c通常含有数目大于原始消息μ的符号，且因此n大于q。编码消息中的r个额外的符号用于承载冗余校验信息，从而以极高检测概率来检测并在许多情形下校正在传送、存储和获取过程中出现的差错，其中r等于n-q。

在线性分块代码中，2^q个码字形成域F上所有n个元祖(tuple)的矢量空间的q维子空间。码字的汉明权重(Hamming weight)为该码字中非零元素的数目，且两个码字之间的汉明距离(Hamming distance)为两个码字相互不同的元素的数目。例如，考虑下述两个码字a和b，假设来自二进制域的元素：

a＝(10011)

b＝(10001)

码字a的汉明权重为3，码字b的汉明权重为2，且码字a和b之间的汉明距离为1，因为码字a和b仅第四元素不同。线性分块代码经常用三元素元祖[n，q，d]表示，其中n为码字长度，q为消息长度，或者等效地为码字数目的以2为底的对数，以及d为不同码字之间的最小汉明距离，等于代码中最小汉明权重的非零码字。

当在数据的传送、存储和获取过程中未产生差错时，对数据进行编码以便传送、存储和获取以及随后解码该编码数据可以用符号描述如下：

μ→c(s)→c(r)→μ

其中c(s)为传送之前的编码消息，c(r)为初始获取或接收的消息。因此，初始消息μ被编码以产生编码消息c(s)，该编码消息c(s)随后被传送、存储、或者传送和存储，且随后被获取或接收作为初始接收的消息c(r)。当未被破坏时，初始接收的消息c(r)随后被解码以产生原始消息μ。如前所述，当没有差错出现时，原始编码消息c(s)等于初始接收的消息c(r)，且初始接收消息c(r)被直接解码为原始消息μ，而不进行差错校正。

当在编码消息的传送、存储或获取过程中出现差错时，消息编码和解码可以表示如下：

μ(s)→c(s)→c(r)→μ(r)

因此，如前所述，最终消息μ(r)可等于或者不等于初始消息μ(s)，取决于编码原始消息μ(s)以及解码或重构初始接收的消息c(r)以产生最终接收的消息μ(r)所采用的差错检测和差错校正技术的保真度(fidelity)。差错检测是这样的过程，其确定：

c(r)≠c(s)

而差错校正是这样的过程，其根据被破坏的初始接收的消息来重构该初始编码消息：

c(r)→c(s)

编码过程是这样的过程，其将使用μ符号表示的消息转变为编码消息c。备选地，消息μ可以视为包括来自包含F的元素的符号系统(alphabet)的有序符号集合的字，且编码消息c可以视为也包括来自包含F的元素的符号系统的有序符号集合的码字。字μ可以是选自F的元素的q个符号的任意有序组合，而码字c定义为通过下述编码过程的选自F的元素的n个符号的有序序列：

{c：μ→c}

通过将字μ视为q维矢量空间中的矢量，并将矢量μ乘以生成矩阵，线性分块编码技术编码长度为q的字，如下：

c＝μ·G

在符号上展开上述方程中的符号，得到任一下述备选表达式：

$(c_0,c_1,...,c_{n-1})=({\mathrm{\μ}}_0,{\mathrm{\μ}}_1,...,{\mathrm{\μ}}_{q-1})\left(\begin{array}{c}{g}_0\\ g_1\\ .\\ .\\ .\\ g_{q-1}\end{array}\right)$

其中g_i＝(g_i，0，g_i，1，g_i，2…g_i，n-1)。

线性分块代码的生成矩阵G可以具有下述形式：

$G_{q,n}=\left(\begin{array}{ccccccccc}{p}_{\mathrm{0,0}}& p_{\mathrm{0,1}}& ...& p_{0,r-1}& 1& 0& 0& ...& 0\\ p_{\mathrm{1,0}}& p_{\mathrm{1,1}}& ...& p_{1,r-1}& 0& 1& 0& ...& 0\\ .& .& ...& & 0& 0& 1& ...& 0\\ .& .& ...& & .& .& .& ...& .\\ .& .& ...& & .& .& .& ...& .\\ p_{q-\mathrm{1,0}}& p_{q-\mathrm{1,1}}& ...& p_{q-1,r-1}& 0& 0& 0& ...& 1\end{array}\right)$

或者，备选地：

G_q，n＝[P_q，r|I_q，q]

因此生成矩阵G可以置于使用q×q的单位矩阵I_q，q扩大的矩阵P内。由这种形式的生成矩阵生成的代码称为“系统码(systematic code)”。当该生成矩阵应用于字μ时，得到的码字c具有如下形式：

c＝(c₀，c₁，...，c_r-1，μ₀，μ₁，...，μ_q-1)

其中c_i＝μ₀p_0，i+(μ₁p_1，i，...，μ_q-1p_q-1，i)。

注意，在这里的讨论中采用这样的法则，其中校验符号在消息符号之前。也可以使用校验符号在消息符号之后的备选法则，且插入该生成矩阵内的奇偶校验(parity-check)和单位子矩阵以产生符合该备选法则的码字。因此，在系统线性分块代码中，码字包括r个奇偶校验符号c_i，在该奇偶校验符号之后为包括原始字μ的符号。当差错未出现时，原始字或消息μ以净文本形式出现在相应码字内，且容易从相应码字提取。奇偶校验符号为原始消息或字μ的符号的线性组合。

第二种有用的矩阵的一个形式为奇偶校验矩阵H_r，n，定义为：

H_r，n＝[I_r，r|-P^T]

或者，等价地，

$H_{r,n}=\left(\begin{array}{cccccccccc}1& 0& 0& ...& 0& -p_{\mathrm{0,0}}& -p_{\mathrm{1,0}}& -p_{\mathrm{2,0}}& ...& -p_{q-\mathrm{1,0}}\\ 0& 1& 0& ...& 0& -p_{\mathrm{0,1}}& -p_{\mathrm{1,1}}& -p_{\mathrm{2,1}}& ...& -p_{q-\mathrm{1,1}}\\ 0& 0& 1& ...& 0& -p_{\mathrm{0,2}}& -p_{\mathrm{1,2}}& -p_{2,2}& ...& -p_{q-\mathrm{1,2}}\\ .& .& .& ...& .& .& .& .& ...& .\\ 0& 0& 0& ...& 1& -p_{0,r-1}& -p_{1,r-1}& -p_{0,r-1}& ...& -p_{q-1,r-1}\end{array}\right)$

该奇偶校验矩阵可以用于系统差错检测和差错校正。差错检测和校正涉及由初始接收或获取的消息c(r)如下所述地计算校正子(syndrome)S：

S＝(s₀，s₁，...，s_r-1)＝c(r)·H^T

其中H^T为奇偶校验矩阵H_r，n的转置矩阵，表示为：

$H^T=\left(\begin{array}{ccccc}1& 0& 0& ...& 0\\ 0& 1& 0& ...& 0\\ 0& 0& 1& ...& 0\\ .& .& .& ...& 1\\ -p_{\mathrm{0,0}}& -p_{\mathrm{0,1}}& -p_{\mathrm{0,2}}& ...& -p_{0,r-1}\\ -p_{\mathrm{1,0}}& -p_{\mathrm{0,1}}& -p_{\mathrm{0,2}}& ...& -p_{0,r-1}\\ -p_{\mathrm{2,0}}& -p_{\mathrm{0,1}}& -p_{\mathrm{0,2}}& ...& -p_{0,r-1}\\ .& .& .& ...& .\\ -p_{q-\mathrm{1,0}}& -p_{q-\mathrm{1,1}}& -p_{q-\mathrm{1,2}}& ...& -p_{q-1,r-1}\end{array}\right)$

注意，当采用二进制域时，x＝-x，因此上文在H^T中示出的负号通常不示出。

汉明码(Hamming code)是为差错校正目的而产生的线性代码。对于大于或等于3的任意正整数m，存在这样的汉明码，其码字长度n、消息长度q、奇偶校验符号的数目r、以及最小汉明距离d_min为：

n＝2^m-1

q＝2^m-m-1

r＝n-q＝m

d_min＝3

汉明码的奇偶校验矩阵H可以表示为：

H＝[I_m|Q]

其中I_m为m×m的单位矩阵，且子矩阵Q包括所有的2^m-m-1相异列，这些相异列为均具有2或更多非零元素的m个元祖。例如，对于m＝3，[7，4，3]线性分块汉明码的奇偶校验矩阵为：

$H=\left(\begin{array}{ccccccc}1& 0& 0& 0& 1& 1& 1\\ 0& 1& 0& 1& 1& 1& 0\\ 0& 0& 1& 1& 0& 1& 1\end{array}\right)$

汉明码的生成矩阵由下式给出：

$G=\left[\begin{array}{cc}{Q}^T& I_{2^m-m-1}\end{array}\right]$

其中Q^T为子矩阵Q的转置矩阵，

为(2^m-m-1)×(2^m-m-1)的单位矩阵。通过从奇偶校验矩阵H系统地删除l个列，通常可以得到缩短的汉明码的奇偶校验矩阵H′，其中：

n＝2^m-l-1

q＝2^m-m-l-1

r＝n-q＝m

d_min≥3

如下文所讨论，本发明的一个实施例涉及将上述差错控制编码技术应用于非常不同的问题情形，其中不是从长度为q的消息生成长度为q+r的码字，而是从输入到q条输入信号线的地址生成q+r条内部信号线之间的互连。换言之，本发明的一个实施例涉及将差错控制编码技术应用于大小高达2^q的地址空间内的地址，以生成地址信号线和由2^q个地址寻址的多达2^q条信号线之间的互连映射(interconnectionmapping)。

其他类型的代码被采用以在各种应用中增大码字之间的汉明距离。许多这些备选代码不具有线性分块代码的方便性能，包括使用生成矩阵易于生成，以及线性分块代码的透明传递(pass-through)特征使得可以从码字直接读取编码值。对于线性分块代码，纯文本消息直接转变为包含附加的奇偶校验符号或位的码字。在其他类型的代码中，纯文本消息在相应码字中不是直接可读取的。在这两种情形中，码字均包含数目多于绝对所需要的符号或位，以列举将被编码的所有有效消息。在线性分块代码的情形下，所述附加符号或位为补充纯文本符号或位的奇偶校验符号或位，而在其他类型的代码中，有效消息遍布维数等于码字大小的矢量空间。

组合码(combinatoric code)提供了直接方法来增加码字之间的汉明距离。为了产生组合码(也称为“常数权重码”或“r热码”)，可以从n位的总码字空间选择具有固定数目的1的r位的组合，以产生长度为n的 $C_r^n=\frac{n!}{r!(n-r)!}$ 码字。当然，可以从n位的总码字空间选择具有固定数目的0的r位的组合，以产生具有相同数目的码字的对称码。例如，通过选择恰好三位具有值“1”的所有可能的11位码字，可以得到包括 $C_r^n=\frac{n!}{r!(n-r)!}=165$ 个码字的组合码，这些码字在下表中给出：

表1

11100000000 11010000000 11001000000 11000100000 11000010000 11000001000

11000000100 11000000010 11000000001 10110000000 10101000000 10100100000

10100010000 10100001000 10100000100 10100000010 10100000001 10011000000

10010100000 10010010000 10010001000 10010000100 10010000010 10010000001

10001100000 10001010000 10001001000 10001000100 10001000010 10001000001

10000110000 10000101000 10000100100 10000100010 10000100001 10000011000

10000010100 10000010010 10000010001 10000001100 10000001010 10000001001

10000000110 10000000101 10000000011 01110000000 01101000000 01100100000

01100010000 01100001000 01100000100 01100000010 01100000001 01011000000

01010100000 01010010000 01010001000 01010000100 01010000010 01010000001

01001100000 01001010000 01001001000 01001000100 01001000010 01001000001

01000110000 01000101000 01000100100 01000100010 01000100001 01000011000

01000010100 01000010010 01000010001 01000001100 01000001010 01000001001

01000000110 01000000101 01000000011 00111000000 00110100000 00110010000

00110001000 00110000100 00110000010 00110000001 00101100000 00101010000

00101001000 00101000100 00101000010 00101000001 00100110000 00100101000

00100100100 00100100010 00100100001 00100011000 00100010100 00100010010

00100010001 00100001100 00100001010 00100001001 00100000110 00100000101

00100000011 00011100000 00011010000 00011001000 00011000100 00011000010

00011000001 00010110000 00010101000 00010100100 00010100010 00010100001

00010011000 00010010100 00010010010 00010010001 00010001100 00010001010

00010001001 00010000110 00010000101 00010000011 00001110000 00001101000

00001100100 00001100010 00001100001 00001011000 00001010100 00001010010

00001010001 00001001100 00001001010 00001001001 00001000110 00001000101

00001000011 00000111000 00000110100 00000110010 00000110001 00000101100

00000101010 00000101001 00000100110 00000100101 00000100011 00000011100

00000011010 00000011001 00000010110 00000010101 00000010011 00000001110

00000001101 00000001011 00000000111

将消息编码成组合码略微更加复杂，但是实现这一点的逻辑可以在逻辑电路水平直接构造。组合码具有保证的最小汉明距离2，且具有显著更好的码字之间的平均汉明距离间隔。例如，在上述C₃ ¹¹代码中，码字之间的平均汉明距离为4.39。组合码也具有产生在较窄范围内的总信号可识别性的优点，因为这些代码具有常数权重，其中权重定义为具有值“1”的位的数目。

另一种类似类型的代码称为“随机”码，是通过选定固定长度的随机码字而得到的。例如，可以选择固定长度的二进制n位码字大小，并选择足够数目的随机n位二进制数以得到2^q个期望数目的二进制码字，其中n＞Aq。A的值越大，码字之间的预期最小汉明距离越大。当产生随机码时，可以进行距离检查以舍弃相对于已经选择码字而言汉明距离小于最小值的新码字，且具有近似相同数目的“1”和“0”的随机码字可被使用，以得到增加的平均汉明距离和增加的预期最小汉明距离。

在本发明的方法和系统中可以采用的再一类型的代码为随机线性码。在随机线性码中，生成矩阵是在线性限制下随机生成的，而不是生成为奇偶校验矩阵和单位矩阵的组合，其中该奇偶校验矩阵是由代表奇偶校验总和的信息元素的线性总和而生成的。随机线性分块码通常不是系统的，而是线性的。

互补重复码(repeated code)是基于线性分块码的互补重复代码(repetition code)，通过将线性分块码中每个码字的补码追加到该码字以产生平衡线性码码字而构成。由[n，q，d]线性码按这种方式生成的互补重复码产生常数权重码。常数权重码在下述子部分中进行描述。

交叉杆阵列和纳米线结

图1说明纳米线交叉杆阵列。在图1中，第一层近似平行的纳米线102位于第二层近似平行的纳米线104下方。第二层104在取向上大略垂直于第一层102的纳米线，不过这些层之间的取向角可以变化。两层纳米线形成格子或交叉杆，第二层104的每条纳米线叠置于第一层102的所有纳米线上方，且在代表两条纳米线之间最紧密接触的纳米线交叉点与第一层102的每条纳米线紧密接触。图1中的各条纳米线示为具有矩形截面，不过纳米线也可以具有方形、圆形、椭圆形、或者更复杂的截面。纳米线也可以具有不同的宽度或直径以及纵横比或偏心度。除了纳米线之外，措辞“纳米线交叉杆”可以指具有一层或多层的亚微米尺度线、微米尺度线、或者具有更大尺度的线的交叉杆。

纳米线层是通过机械纳米压印技术来制作的。备选地，纳米线可以化学合成且可以在包括朗缪尔-布罗基特(Langmuir-Blodgett)工艺的一个或多个工艺步骤中沉积成为近似平行的纳米线层。制作纳米线的其他备选技术也可以采用。因此，如图1所示的包括第一层和第二层的两层纳米线交叉杆可以通过许多较为直接的工艺的任意一种来制造。许多不同类型的导电和半导电纳米线可以由金属性物质和半导体物质、由这些类型的物质的组合、以及由其他类型的物质来化学合成。纳米线交叉杆可以通过各种不同方法连接到微米尺度地址线引线或者其他电子引线，从而将纳米线结合到电路中。

可以在纳米线交叉点处制作纳米尺度电子元件，例如电阻器和其他熟悉的基本电子元件，以互连两条交叠的纳米线。图2A-2B提供了纳米线结的两种不同图示，该纳米线结互连纳米线交叉杆内两个邻近层的纳米线202和204。该纳米线结可以涉及或者可以不涉及两条纳米线202和204之间的物理接触。如图2A所示，两条纳米线在其交叠点未物理接触，但是纳米线202和204之间的间隙跨过由电阻性元件206所示的多个分子，该电阻性元件206在这两条纳米线的最紧密接触点位于这两条纳米线之间。电阻性元件206可以由行为类似于电阻器的一个或分子构成。在本发明的特定实施例中，电阻性元件206可以被引入单独的层，该单独的层称为“中间层”，形成于交叠的纳米线的层之间且参考图3A-3D如下所述地进行配置。

纳米线结分子的电学性能例如电阻会根据纳米线结分子的具体分子配置或电子状态而改变。在一些情形中，纳米线结分子的状态变化不是可逆的。在其他情形中，纳米线结分子可以是导电的，但是通过施加非常高的电压，分子以及最接近纳米线结的部分纳米线会不可逆地损坏，导致中断两条纳米线之间的导电性以及断开其间的电连接。在另外其他情形中，纳米线结分子可以从一种状态可逆地转变到另一状态并转变回来，使得通过施加不同电压到选定纳米线结，配置在纳米线结处的电阻性元件可以被重新配置或编程。图2B说明图2A所示的电阻性元件206和交叠的纳米线202、204的示意性表示。图2B所示的示意性表示用于表示遍及其余图的电阻性纳米线结。

各种不同类型的分子可以引入在纳米线结处以用于各种不同目的，例如控制经过两条交叠纳米线之间的电流的水平。如图2A所示的跨过纳米线结的分子可具有不同状态，分子在这些状态中呈现电阻性、类似半导体、或者导电的电学性能。通过施加不同电流水平或电压到形成纳米线结的交叠的纳米线，可以控制纳米线结分子的这些状态以及这些状态的相对能量。例如，通过施加电压到纳米线结的纳米线，可以设置纳米线结分子的特定状态。所施加的电压可以改变纳米线结分子的氧化还原状态，使得纳米线结分子在还原状态下用作导体或者在氧化状态下用作绝缘体。

可以电学地、光学地、机械地或者通过其他手段来配置纳米线结。图3A-3D说明由两层纳米线交叉杆配置可重新配置的纳米尺度电学元件的网络的一种可能方法。图3A-3D的示例旨在说明一般工艺，通过该工艺纳米线交叉杆可以配置成电子电路的有用部分。在图3A-3D，示出了小的3×3纳米线交叉杆，在所有九个纳米线结处均具有圆，每个圆表示纳米线结分子的状态。在一种状态中，图3A-3D中标记为“1”，纳米线结分子具有电阻性能，而在第二种状态中，图3A-3D中标记“2”，纳米线结分子具有不同性能，其致使纳米线结分子用作绝缘体。最初，如图3A所示，纳米线交叉杆300的纳米线结的状态标记为“2”。接着，如图3B所示，通过施加写(WRITE)电压或者配置电压到交叉以形成纳米线结的纳米线，可以唯一地访问每个纳米线结，从而将该纳米线结配置或编程以具有状态“1”。例如，在图3B，第一写电压V′_w施加到水平纳米线302且第二写电压V″_w施加到垂直纳米线304，从而将纳米线结306的状态从“2”改变为“1”。可以通过与图3B所示步骤类似的步骤来配置各个纳米线结，形成如图3C所示的完全配置的纳米尺度元件网络。在图3C，通过选择性施加写电压来配置的纳米线结306、308和310的状态形成穿过纳米线交叉杆的朝下倾斜的对角线。如图3D所示，纳米尺度电学元件网络可以用作集成电路的一部分。输入电压V′_i、V″_i和V″_i可以施加到纳米尺度电元件格子(lattice)作为输入312，并且由于代表一部分集成电路的该纳米尺度电元件网络的运行，输出电压V′_o、V″_o和V″′_o314可以被访问。一般而言，输入电压V′_i、V″_i和V″′_i和输出电压V′_o、V″_o和V″′_o与写电压V_w相比具有较低幅值。取决于纳米线的类型、半导体纳米线情形中采用的掺杂剂类型、以及在纳米线交叉杆中采用的纳米线结分子的类型，可以使用许多不同的配置工艺将纳米线交叉杆配置成纳米线基电元件网络。

非线性遂穿电阻器结的性能

流过由纳米线结分子互连的两条交叠纳米线之间的电流可以用下述电流-电压方程来模拟，其中该纳米线结分子用作非线性遂穿电阻器：

$I=\frac{1}{2}({\mathrm{ke}}^{\mathrm{aV}}-{\mathrm{ke}}^{-\mathrm{aV}})=k\sinh \left(\mathrm{aV}\right)$

其中I为流过纳米线结的电流，

V为跨过纳米线结的电压，

k为纳米线结的准电导，以及

a为电压比例因子。

准电导k和比例因子a是由纳米线结分子的物理性能决定的参数。比例因子a代表纳米线结的电阻性性能，且可用于基于交叠纳米线之间的电压变化来表征流过纳米线结的电流变化。参数k类似于线性电阻器的电导g＝1/R，其中R代表电阻。依据上述电流-电压方程来工作的非线性遂穿电阻器也称为“遂穿电阻器”。

图4示出描述在交叉杆阵列内制作的纳米尺度遂穿电阻器结的工作的数据的电流对电压的关系曲线图。在图4中，水平线402代表电压轴，且垂直线404代表电流轴。曲线406和408为通过将-2V和2V之间的电压施加到尺寸为75nm×30nm的纳米尺度遂穿电阻器结而得到的两个电流对电压数据集合的曲线图。曲线410为对曲线406和408所代表的数据进行拟合的电流-电压方程：

I＝2×10^-7sinh(1.3455V)

曲线410表明该电流-电压方程是交叉杆阵列中在纳米线结制作的纳米尺度遂穿电阻器的良好表示。图4所示的遂穿电阻器分子的非线性性能是电子的量子力学隧穿该纳米线结分子的较低能量的未被占据的量子态的结果。在图4，电流对电压曲线在原点呈现反演对称性，因为使施加到遂穿电阻器结的交叠纳米线的电压反向将改变电流流动方向，但是不会影响流过遂穿电阻器结的电流的幅值|I|。

图5示出描述遂穿电阻器结的运行特性的电流对电压曲线。在图5，水平线502代表标准化电压轴，且垂直线504代表标准化电流轴。由电压轴代表的电压根据下式进行标准化：

$\stackrel{\‾}{V}=\frac{V}{V_u},$

其中V_u 506等于ln 2/a并称为“单位电压阶跃(unit voltage step)”。

电流根据下式进行标准化：

$\stackrel{\‾}{I}=\frac{I}{k}$

曲线508代表遂穿电阻器结的标准化电流-电压，其工作由下式表示：

$\stackrel{\‾}{I}=\sinh \left(\mathrm{aV}\right)=\sinh \frac{V\ln 2}{V_u}$

曲线508定性地示出不同的行为区域，这些区域标识为线性区域510和两个指数区域512、514。在线性区域510，曲线508示出可以用下式来近似的几乎线性的电流对电压关系：

$I\≅k\·a\·V$

对于|V|＜|V_l|，其中±V_l为线性电流对电压阈值电压。线性区域510表示，对于幅值小于线性阈值电压幅值|V_l|的电压，遂穿电阻器结用作电导为ka的线性电阻器结。线性区域510还表示，随着跨过遂穿电阻器结的电压的幅值减小，纳米线结的电阻几乎不变。结果，流过遂穿电阻器结的电流的幅值减小到零。相反，在指数区域512、514，曲线508表示可以用下式来近似的非线性电流对电压关系：

$\stackrel{\‾}{I}\≅\mathrm{sgn}\left(\stackrel{\‾}{V}\right)\·k\·2^{\left|\stackrel{\‾}{V}\right|-1}$

对于|V|≥|V_l|，其中sgn(V)为V的符号。指数区域512、514表示，对于幅值大于阈值电压|V_l|的电压，遂穿电阻器结的电阻减小，且流过纳米线结的电流指数地增大。电压±V_d代表可以施加到遂穿电阻器结的标准化电压范围的下限和上限。将大于|V_d|的电压施加到遂穿电阻器结会不可逆地损坏跨过该结的分子，使得该结无法工作，并断开交叠纳米线之间的电连接。

遂穿电阻器具有许多与线性电阻器相同的性能。例如，流过分别具有相同电导g的m个平行线性电阻器的束的总电流为流过每个电阻器的电流的总和，且可以用具有电导mg的单个线性电阻器来表示。图6A说明多个平行的遂穿电阻器600，每个遂穿电阻器具有相同的比例因子a₀和准电导k₀。在图6A，每个遂穿电阻器602提供从源V_DD604流到地606的电流路径。从源V_DD604流到地606的总电流I_total均匀地分到m个路径，每个路径承载相同电流I。流过平行遂穿电阻器600的总电流由下式给出：

I_Total＝mI＝(mk₀)sinh(a₀V)，

并且表示该多个平行遂穿电阻器可以用具有比例因子a₀和准电导mk₀的单个等效遂穿电阻器来代表。

遂穿电阻器也可以串联连接并用于制作分压器。图6B示出由两个遂穿电阻器构成的分压器。在图6B，上遂穿电阻器610和下遂穿电阻器612按下式对源604和地606之间的总电压进行分压：

v_T＝v₁+v₂

其中v₁为跨过上电阻器610的电压，v₂为跨过下电阻器612的电压。流过上遂穿电阻器610的电流等于流过下遂穿电阻器612的电流，且可以用下式表示：

k₁sinh(av₁)＝k₂sinh(av₂)

布线614被连接到将上遂穿电阻器610和下遂穿电阻器612连接的布线，该布线614的电压等于总电压减去遂穿电阻器610两端的电压降，v_T-v₁，或者换言之，遂穿电阻器612两端的电压降。布线614承载的电压为：

$v_w=\frac{1}{a}{\tanh }^{-1}\left(\frac{\sinh \left({\mathrm{av}}_T\right)}{\frac{k_2}{k_1}+\sinh \left({\mathrm{av}}_T\right)}\right)$

常数权重码

常数权重码是互补重复码的超级类。然而，不同于互补重复码，通常没有简单的矩阵生成元(matrix generator)用于常数权重码，不过基于特定类别，可以从互补重复码生成相对低效的常数权重码。常数权重码是公知的差错控制编码代码，且具有期望性能的常数权重码许多例子已被开发和发表。

出于当前讨论的目的，常数权重码可以看作用码表(code table)来表示。图7示出表示常数权重差错控制编码代码的表。图7所示的表702包括第一列704和第二列706，第一列704包含地址列表a₁-a_m-1，第二列706为相应的码字u₁-u_m-1。因此，每个地址a_i与唯一码字u_i相对应。在图7的常数权重码表702中，前四行708包含用二进制数表示的地址及相应的码字，而其余的行示出该地址和相应的码字的符号表示。所述地址均具有固定长度q的二进制位。码字具有n个二进制位的固定长度。常数权重码中码字的数目为M，或者换言之，表的长度。在许多线性分块码中，码大小为2的严格幂。相反，常数权重码不是如此。因此，尽管对于许多线性分块码，q＝log₂M，而对于常数权重码，q通常等于ceiling(log₂M)。

图8说明二进制码例如常数权重码的两个码字u_a和u_b之间的距离的运算。图8示出两个码字u_a802和u_b804的二进制行矢量表示，并说明码字u_a和u_b之间的距离的计算。该距离定义为：

d(u_a，u_b)＝w(u_a XOR u_b)

其中w是指码字u_a802和u_b804的异或(X0R)806的权重。对于图8所示具体码字，该距离等于4(图8中808)，该距离为两个码字之间数值不同的码字位矢量表示中的位置数目。

图9示出8个三位二进制数000、001、010、011、100、101、110和111的集合的距离概念。图9示出所有的三位码字对之间的距离的表900。8个三位二进制数沿着顶行902以及沿着最左列904放置。任意两个三位数之间的距离d是由表中的条目给出。例如，三位数“000”906和三位数“111”908之间的距离为“3”且位于表条目910。注意，该距离分布图包括每个码字与自己的距离。例如，对角线912中的”0”条目对应于每个码字与自己的距离，且为最小距离d_min。任意两个三位数之间的最大可能距离d_max为“3”，对应于对角线914中的条目。

图10示出参考图9所述三位数集合的距离分布图1000。距离分布图1000为在每个可能距离的唯一数(unique number)对的数目的直方图形式的曲线图。直方图的列对应于具有相同距离的三位二进制数的数目，该数目是通过计算表900中具有相同值的条目的数目来确定的。例如，直方图的列1002代表彼此之间相隔距离”1”的24个不同三位数对，这是通过计算表900中具有值“1”的所有条目来确定的。列1004对应于对角线912中的8个数“0”条目，以及列1006对应于对角线914中的8个数“3”条目。

图11说明码字的权重的确定。码字的权重是代表码字的位矢量中包含的位值(bit value)的总和。换言之，码字的权重为该码字中“1”位的数目。码字的权重可以通过计算该码字的位矢量表示中“1”位的数目1102来计算，或者备选地可以计算为该码字和全0位码字u₀1104之间的距离。码字的权重可以按函数形式指定为w(u)，或者备选地指定为w_u。

已经讨论了码字的权重w(u)、码字集合中两个码字之间的最小距离d_min、代码的长度M、以及码字的长度n，现在可以描述用于指定常数权重码的符号法则。图12说明常数权重码。常数权重码被指定为4整数元祖(n，M，d_min，w)，其中n为码字的长度，M为代码中码字的数目或者该代码的大小，d_min为该代码中任意两个码字之间的最小距离，以及w为该代码中每个码字的权重。顾名思义，在常数权重码中，所有码字具有相同的固定权重w。常数权重码可以看作算子E(n，M，d_min，w)1202，该算子对地址矢量a_i1204进行运算以产生码字u，1206。常数权重码也可用逆算子E^-1(n，M，d_min，w)1208来表征，该逆算子对n长度位矢量1210进行运算以产生地址矢量a_i1212。尽管加密算子(encryption operator)E(n，M，d_min，w)针对每个地址a_i产生单个唯一的码字u_i，但是逆算子E^-1(n，M，d_min，w)将码字u_i的特定距离内的所有码字映射到与码字u_i相对应的地址a_i。逆算子E^-1的这种多对一(many-to-one)映射是常数权重码以及其它差错校正码的差错校正方面的基础。需要通过有噪声通道传输的文本或数字值被分解成长度q的片断(segment)，每个片断被视为地址，这些地址通过常数权重码算子E而编码成为码字序列，且码字被传送。接收的码字中少量的差错，通常更少，d_min/2，可以被逆算子E^-1容忍，该逆算子将码字映射回到未编码信息。

本发明的实施例

本发明的各种实施例涉及包括非线性遂穿电阻器纳米线结的多路信号分离器，以及用于可靠地寻址多路信号分离器中的纳米线的纳米线寻址方法。这些实施例在微米尺度/纳米尺度编码器-多路信号分离器中采用常数权重码，该微米尺度/纳米尺度编码器-多路信号分离器可用于寻址纳米线交叉杆内的纳米线，包括纳米尺度存储器阵列中存储器元件内的纳米线、逻辑阵列内的纳米线、或者锁存器阵列中的锁存器。

图13说明代表本发明许多实施例之一的微米尺度/纳米尺度编码器-多路信号分离器1300。多路信号分离器1300包括混合微米尺度/纳米尺度交叉杆阵列1302和编码器1304。交叉杆阵列1302包括一组微米尺度信号线1306-1311，所述微米尺度信号线通过电阻器结例如电阻器结1316而选择性地互连到一组纳米线1312-1315。微米尺度信号线也互连到编码器1304。编码器1304根据常数权重码来编码所接收的地址a，并在微米尺度信号线1306-1311上以高低电压的模式或者以相反极性的电压的模式输出码字u1320。施加到微米尺度信号线1306-1311的电压形成纳米线1312-1315上的电压输出。

从与码字u相对应的编码器1304输出的电压模式导致从纳米线1312-1315输出的多个不同电压。其地址h与码字u匹配的纳米线承载最高电压输出，并称为“选定纳米线”。其余纳米线称为“非选定纳米线”。每条纳米线的地址对应于电阻器结的模式，所述电阻器结将该纳米线互连到从编码器1304引出的微米尺度信号线。纳米线的地址可以这样确定：从最左边微米尺度信号线开始，前进到最右边微米尺度信号线，以及用二进制值“1”表示包括电阻器的每个微米尺度信号线/纳米线交叉点并用二进制值“0”表示不包括电阻器的每个结。例如，通过从最左边信号线1306开始并朝最右边信号线1311前进，确定纳米线1312的地址，这揭示了电阻器结的模式“0”、“0”、“0”、“1”、“1”和“1”。结果，纳米线1312的地址h等于“000111”。图14示出代表本发明许多实施例之一的示例性二进制输入地址a和二进制输出地址u的表。输入到编码器1304内的二进制输入地址a显示在列1402上，且列1404显示从编码器1304输出的相应二进制码字u。列1404中的每个码字u对应于图13所示纳米线1312-1315之一的地址h。

从接收电压模式的纳米线输出的电压是由上文中参考图6A-6B所述的分压器效应而产生的。图15A-15B说明从编码器1304接收电压的纳米线1312的分压器表示的图解示例。图15A说明多路信号分离器1300的纳米线1312，该纳米线1312通过电阻器纳米线结1502-1504互连到微米尺度信号线1309-1311。在图15A，使用虚线围圈1506内的数字二进制值“0”和“1”来表示由编码器1304输出到微米尺度信号线的电压模式构成的码字。对应于二进制值“1”的电压可以视为源电压，且对应于二进制值“0”的电压可以视为地或者电压沉(voltagesink)。例如，二进制值“1”可以对应于电压2V，且二进制值“0”可以对应于地或者处于相对电压-2V的电压沉。承载与二进制值“1”相对应的电压的微米尺度信号线互连到纳米线1312，且可以视为将纳米线1312互连到电压源的一组并联电阻器。承载与二进制值“0”相对应的电压的微米尺度信号线互连到纳米线1312，且可以视为将纳米线1312互连到地或者电压沉的一组并联电阻器。图15B说明图15A所示的微米尺度/纳米尺度多路信号分离器的示意性分压器表示。在图15B，线1508代表纳米线1312；上电阻器1510代表微米尺度信号线1310与电阻器结1503的组合，该组合承载与二进制值“1”对应的电压；下电阻器1512和1514代表微米尺度信号线1309和电阻器结1502的组合以及微米尺度信号线1311和电阻器结1504的组合，二者均代表与二进制值“0”对应的电压。空心圆(open circle)1512代表电压源。互连到多条微米尺度信号线的纳米线的示意性分压器图解可以用于确定从该纳米线输出的电压。

图16A-16B示出互连到多路信号分离器的多条微米尺度信号线的纳米线的分压器图解，该多路信号分离器用于确定从纳米线输出的电压并代表本发明的许多实施例之一。在图16A，线1602代表多路信号分离器纳米线。每个上并联电阻器1604代表电阻器结，该电阻器结将纳米线1602互连到承载与二进制值“1”对应的电压的微米尺度信号线；每个下并联电阻器1606代表电阻器结，该电阻器结将纳米线1602互连到承载与二进制值“0”对应的电压的微米尺度信号线。两组并联电阻器1604和1606中的电阻器是相同的。上并联电阻器组1604中的电阻器数目可以由下述差值来确定：

w-z

其中

w为码字u的权重，

z＝d(h，u)/2为下并联电阻器组1606中的电阻器的数目，以及

d(h，u)为h和u之间的距离。

流过上并联电阻器组1604的总电流为(w-z)I₁，其中I₁为流过上电阻器束1604中每个电阻器的电流。流过下并联电阻器组1606的总电流为zI₂，其中I₂为流过下并联电阻器1604中每个电阻器的电流。结果，上并联电阻器组1604可以用单个电阻器表示，且下并联电阻器组1606可以用单个电阻器表示。图16B分别示出上并联电阻器组1604和下并联电阻器组1606的单个电阻器表示1612和1614。电压源1608和地1610之间的总电压v_T等于跨过两组并联电阻器1604和1606的电压的总和，且由下式给出：

v_T＝v₁+v₂

其中

v₁为跨过上并联电阻器组1604的电压，以及

v₂为跨过下并联电阻器组1606的电压。

由于上和下并联电阻器组1604和1606可以看作对应于串联的单个电阻器1612和1614，如图16B所示，流过上并联电阻器组1604的电流等于流过下并联电阻器组1606的电流，并用下述电流方程表示：

(w-z)I₁＝zI₂

该电流方程可以用于确定从纳米线1602输出的电压。将遂穿电阻器电流对电压关系：

I₁＝k sinh(av₁)

I₂＝k sinh(av₂)

代入上面的电流方程得到：

(w-z)ksinh(a(v_T-v₂))＝zk sinh(av₂)

其中

v₁＝v_T-v₂。

对电压v₂求解，得到从纳米线1602输出的电压：

$v_{h,a}^{\mathrm{nonlinear}}=\frac{1}{a}{\tanh }^{-1}\left(\frac{\sinh \left({\mathrm{av}}_T\right)}{\frac{d}{2w-d}+\cosh \left({\mathrm{av}}_T\right)}\right)$

多路信号分离器纳米线输出电压v_h，a ^nonlinear不依赖于参数k。

图17A-17D示出来自代表本发明许多实施例之一的采用遂穿电阻器结的多路信号分离器的纳米线的电压输出。在图17A，输入地址a“00”1802输入到编码器1304，该编码器1304输出与纳米线1312的地址h相对应的码字u“000111”1704。结果，选定纳米线1312输出电压：

$v_{h,a}^{\mathrm{nonlinear}}=\frac{1}{a}{\tanh }^{-1}\left(\frac{\sinh \left({\mathrm{av}}_T\right)}{\cosh \left({\mathrm{av}}_T\right)}\right)$

且其余非选定纳米线1313-1315分别输出电压：

$v_{h,a}^{\mathrm{nonlinear}}=\frac{1}{a}{\tanh }^{-1}\left(\frac{\sinh \left({\mathrm{av}}_T\right)}{2+\cosh \left({\mathrm{av}}_T\right)}\right)$

该电压小于由选定纳米线1312输出的电压。图17B-17D说明分别用于输入地址“01”、“10”和“11”的图17A所示多路信号分离器的操作，如参考图17A所述。

在图17A-17D，从非选定纳米线输出的电压相同，但是采用大量纳米线和大量微米尺度信号线的多路信号分离器可以输出多个与非选定纳米线不同的电压，所述电压落在称为“OFF电压范围”的电压范围内，该电压范围用下述区间表示：

其中

v_min ^OFF代表从非选定纳米线组输出的最小电压，以及

v_max ^OFF代表从非选定纳米线组输出的最大电压。

特定常数权重码与基于遂穿电阻器结的多路信号分离器的表现优于与基于线性电阻器结的多路信号分离器的表现，其他常数权重码与基于线性电阻器结的多路信号分离器的表现则优于与基于遂穿电阻器结的多路信号分离器的表现。常数权重码与基于遂穿电阻器结的多路信号分离器的表现更佳还是与基于线性电阻器结的多路信号分离器的表现更佳，可以通过将OFF电压范围的大小与电压差值v^ON-v_max ^OFF比较来评估，其中v^ON代表从选定纳米线输出的电压。例如，与第二多路信号分离器相比，OFF电压范围更窄且电压差值v^ON-v_max ^OFF更大的第一多路信号分离器的表现优于第二多路信号分离器，因为在第一多路信号分离器的工作期间，电压v^ON和v_max ^OFF更容易区分。通过计算斜度(splay)：

$s=\frac{v_{\max }^{\mathrm{OFF}}-v_{\min }^{\mathrm{OFF}}}{v^{\mathrm{ON}}-v_{\min }^{\mathrm{OFF}}}$

或者计算电压余量：

$\mathrm{\Δv}=1-s=\frac{v^{\mathrm{ON}}-v_{\max }^{\mathrm{OFF}}}{v^{\mathrm{ON}}-v_{\min }^{\mathrm{OFF}}}$

可以定性地评估常数权重码的表现。具有大的电压余量(小斜度)的第一多路信号分离器对应于比具有更小的电压余量(大斜度)的第二多路信号分离器更窄的OFF电压范围和更大的电压差值v^ON-v_max ^OFF。

下面与图18-19相关联的描述定性示例比较两种不同常数权重码与基于线性电阻器结的多路信号分离器以及与基于遂穿电阻器结的多路信号分离器的表现。在图18-19之后的讨论中提供了斜度和电压余量的应用，作为定量评估这两种不同常数权重码与基于线性电阻器结的多路信号分离器以及与基于遂穿电阻器结的多路信号分离器的表现的示例。

首先，如下所述确定基于线性电阻器结的多路信号分离器的纳米线输出的电压。采用线性电阻器结的多路信号分离器具有线性的电流对电压关系：

$I=\frac{v}{R}$

将线性的电流对电压关系I₁＝v₁/R和I₂＝v₂/R代入上面的电流方程，得到：

(w-z)v₁＝zv₂

对v₂求解，得到从采用线性电阻器结的多路信号分离器的纳米线输出的电压：

$v_{h,a}^{\mathrm{linear}}=(1-\frac{z}{w})v_T$

图18示出基于线性电阻器结的多路信号分离器和基于遂穿电阻器结的多路信号分离器的一对示例性标准化的纳米线输出电压对距离曲线图，二者均使用相同的常数权重码(22，64，8，11)且分别代表本发明许多实施例之一。在图18，水平轴1802为距离d(h，u)，垂直轴1804为标准化电压。从基于线性电阻器结的多路信号分离器的纳米线输出的标准化电压为：

$\stackrel{\stackrel{\‾}{\‾}}{v}=\frac{v_{h,a}^{\mathrm{linear}}}{v_T}$

且从基于遂穿电阻器结的多路信号分离器的纳米线输出的标准化电压为：

$\stackrel{\stackrel{\‾}{\‾}}{v}=\frac{v_{h,a}^{\mathrm{nonlinear}}}{v_T}$

曲线1806代表基于线性电阻器结的多路信号分离器的标准化电压，且非线性曲线1808为基于遂穿电阻器结的多路信号分离器的标准化电压，其中电流-电压方程v_h，a ^nonlinear中的比例因子a等于5.54。64条纳米线的地址h与由编码器输出的码字u之间具有四种可能距离“0”、“8”、“12”和“16”，分别由点1810-1813来标识。距离“0”1810对应于具有标准化电压

的选定纳米线。距离1811-1813对应于其余63条非选定纳米线。对于线性曲线1806和非线性曲线1808，距离1811和1813分别对应于标准化电压

和

。线性曲线1806上的电压投影到线性电压轴1816上，且非线性曲线1808上的电压投影到非线性电压轴1818上，如方向箭头所示。标准化电压值位于线性电压轴1816和非线性电压轴1818上电压

和

的左边。例如，点1822和1824分别对应于标准化电压14/22和6/22。在电压轴1816和1818上绘制的标准化电压表明，电压差值

，对于基于遂穿电阻器结的多路信号分离器比对于基于线性电阻器结的多路信号分离器更小。此外，与基于遂穿电阻器结的多路信号分离器相关联的电压范围1826小于与基于线性电阻器结的多路信号分离器相关联的电压范围1828。结果，常数权重码(22，64，8，11)与基于遂穿电阻器结的多路信号分离器的表现优于与基于线性电阻器结的多路信号分离器的表现。

图19示出基于线性电阻器结的多路信号分离器和基于遂穿电阻器结的多路信号分离器的一对示例性标准化的纳米线输出电压对距离曲线图，二者均使用常数权重码(22，64，8，6)且分别代表本发明许多实施例之一。64条纳米线的地址h与由编码器输出的码字u之间的三种可能距离“0”、“8”和“12”由点1902-1904来标识。距离“0”1902对应于选定纳米线，且距离“8”1903和“12”1904对应于非选定纳米线。曲线1906代表基于线性电阻器结的多路信号分离器的标准化电压，且曲线1908代表基于遂穿电阻器结的多路信号分离器的标准化电压。距离1903和1904对应于线性曲线1906和非线性曲线1908上的电压

和

。线性曲线1906电压

和

投影到线性电压轴1910上，且非线性曲线1908电压

和

投影到非线性电压轴1912上。在电压轴1910和1912上绘制的标准化电压表明，电压差值v^ON-v_max ^OFF，对于基于线性电阻器结的多路信号分离器比对于基于遂穿电阻器结的多路信号分离器更大，并且与基于线性电阻器结的多路信号分离器相关联的OFF电压范围1914小于与基于遂穿电阻器结的多路信号分离器相关联的OFF电压范围1916。结果，常数权重码(22，64，8，6)与基于线性电阻器结的多路信号分离器的表现优于与基于遂穿电阻器结的多路信号分离器的表现。

表1示出参考图18-19如上所述所确定的常数权重码的斜度s和电压余量Δv值。

表1

斜度s或者电压余量Δv可以用于评估常数权重码(22，64，8，11)和(22，64，8，6)的表现。电压余量Δv值为1/2和2/3表明基于线性电阻器结的多路信号分离器与常数权重码(22，64，8，6)的表现优于与常数权重码(22，64，8，11)的表现。电压余量Δv值为0.766和0.562表明基于遂穿电阻器结的多路信号分离器与常数权重码(22，64，8，11)的表现优于与常数权重码(22，64，8，6)的表现。表1所示的斜度s或电压余量Δv也可以用于定量地比较不同的常数权重码。最大的电压余量Δv值0.766表示，使用遂穿电阻器结的多路信号分离器与常数权重码(22，64，8，11)组合可以提供最优总体性能。

上文中代表v_h，a ^nonlinear的方程表示，从基于遂穿电阻器结的多路信号分离器的纳米线输出的电压取决于比例因子a和施加到遂穿电阻器结的总电压电平v_T。增大电压v_T和比例因子a可以改善基于遂穿电阻器结的多路信号分离器的性能。考虑将下述方程：

${\mathrm{av}}_T=\frac{v_T\ln 2}{V_u}={\stackrel{\‾}{v}}_T\ln 2$

代入上述v_h，a ^nonlinear方程，得到由基于遂穿电阻器结的多路信号分离器的纳米线输出的电压的标准化表示：

${\stackrel{\stackrel{\‾}{\‾}}{v}}_{h,a}^{\mathrm{nonlinear}}=\frac{1}{{\stackrel{\‾}{v}}_T\ln 2}{\tanh }^{-1}\left(\frac{\sinh \left({\stackrel{\‾}{v}}_T\ln 2\right)}{{({\stackrel{\‾}{d}}^{-1}-1)}^{-1}+\cosh \left({\stackrel{\‾}{v}}_T\ln 2\right)}\right)$

其中

d为标准化距离，以及

v_T为电压摆动，并以单位电压阶跃V_u标准化。

电压v_T是比例因子a和总电压v_T的乘积。

图20示出五条标准化纳米线输出电压

对标准化距离d的曲线，每条曲线对应于代表本发明实施例的不同v_T。在图20中，水平轴2002为标准化距离d，垂直线2004为标准化电压。曲线2006-2010分别代表v_T等于“1”、“2”、“4”、“8”和“16”的标准化电压

。曲线2006-2010是关于距离0.5对称的且表明，非线性程度通过增大v_T而增大。此外，随着电压v_T增大，对标准化距离d的依赖性减小。例如，曲线2006几乎近似于斜率为-1的直线。相反，曲线2010具有平坦的线性区域和在等于“0”和“1”的d附近的两个陡峭倾斜区域。曲线2006和2010的相对比的斜率表明，由曲线2006表征的纳米线输出电压

具有比由曲线2010表征的纳米线输出电压

大的压缩/膨胀。曲线2006-2010的非线性程度影响OFF电压范围

的大小以及电压差值v^ON-v_max ^OFF。例如，点2012对应于ON电压v^ON。曲线2010的OFF电压v_max ^OFF2014和v_min ^OFF2016分别对应于标准化距离d_min2018和d_max2020，并投影到电压轴2022上以得到OFF电压范围2032。曲线2006上的OFF电压v_max ^OFF2026和v_min ^OFF2028也分别对应于标准化距离d_min2018和d_max2020，并投影到电压轴2030上以得到OFF电压范围2034。OFF电压范围2032窄于电压范围2034，且曲线2010的电压差值v^ON-v_max ^OFF大于曲线2006的该电压差值。结果，曲线2006-2010表明，通过增大v_T，基于遂穿电阻器结的多路信号分离器的性能得到改善。

虽然，以具体的实施例描述了本发明，但是本发明不受这些实施例的限制。在本发明的精神范围内的任何的修改，对本领域的技术人员来说都是显而易见的。例如，在本发明的备选实施例中，确认为对于所述实施例是有利的常数权重码的属性对于纯微米尺度装置及其他装置也可能是有用的。在所述实施例中，每条被寻址纳米线具有与常数权重码的码字相对应的唯一内部地址，不过在本发明的备选实施例中，两条或更多条纳米线可具有相同常数权重码地址且可以同时被选定。尽管所述实施例全部使用电压信号，不过在备选实施例中可以采用电流信号和其他类型的信号。尽管输出到选定纳米线的区别信号为比输出到非选定纳米线的信号更高的电压信号，不过在本发明的备选实施例中，该区别信号可具有比输出到非选定纳米线的信号更小的幅值或与其相反的电压极性。

前面的说明中，为了解释，使用了具体的术语以使本发明得到透彻的理解。然而对本领域的技术人员显而易见的是，实施本发明并不需要这些具体的细节。前面本发明具体实施例的说明是为了说明和描述的目的。它们并不是穷尽的，也不是用来将本发明限制到公开的明确的形式。明显的，参照上面的教导可以有许多的修改或改变。展示并描述实施例是为了更好的解释本发明的原理和实际应用，从而使本领域的其他的技术人员更好地利用本发明和适合于预期的特殊使用的各种修改的实施例。本发明的范围由下面的权利要求及其等同特征来定义。

Claims (7)

1.一种多路信号分离器，包括：

q条输入信号线；

编码器(1304)，为在所述q条输入信号线上接收的每个不同输入地址(1318，1702)，生成n位常数权重码码字(1320，1506，1704)内部地址；

n条微米尺度信号线(1306-1311)，由所述编码器(1304)在所述n条微米尺度信号线上输出n位常数权重码码字内部地址(1320，1506，1704)，每条微米尺度信号线承载所述n位常数权重码码字内部地址的一个位；以及

通过遂穿电阻器结(1316)与所述n条微米尺度信号线(1306-1311)互连的多条多路信号分离器寻址的信号线(1312-1315)，所述多路信号分离器寻址的信号线(1312-1315)每一条均与n位常数权重码码字内部地址(1320，1506，1704)相关联。

2.如权利要求1所述的多路信号分离器，其中所述n条微米尺度信号线(1306-1311)与所述多路信号分离器寻址的信号线(1312-1315)选择性互连，使得当所述编码器输出特定的n位常数权重码码字内部地址(1320，1506，1704)到所述n条微米尺度信号线(1306-1311)时，信号被输入到与所述n位常数权重码码字内部地址(1320，1506，1704)相关联的多路信号分离器寻址的信号线(1312-1315)，该信号与输入到和所述n位常数权重码码字内部地址(1320，1506，1704)不相关联的所有多路信号分离器寻址的信号线的信号是可区分的。

3.如权利要求2所述的多路信号分离器，其中输入到与所述n位常数权重码码字内部地址(1320，1506，1704)相关联的所述多路信号分离器寻址的信号线(1312-1315)的、与输入到和所述n位常数权重码码字内部地址(1320，1506，1704)不相关联的所有多路信号分离器寻址的信号线(1312-1315)的信号可区分的所述信号为电压信号，该电压信号的幅值大于输出到和所述n位常数权重码码字内部地址(1320，1506，1704)不相关联的所有多路信号分离器寻址的信号线(1312-1315)的电压信号。

4.如权利要求2所述的多路信号分离器，其中输入到与所述n位常数权重码码字内部地址(1320，1506，1704)相关联的所述多路信号分离器寻址的信号线(1312-1315)的、与输入到和所述n位常数权重码码字内部地址(1320，1506，1704)不相关联的所有多路信号分离器寻址的信号线的信号可区分的所述信号为电压信号，该电压信号的幅值小于输出到和所述n位常数权重码码字内部地址(1320，1506，1704)不相关联的所有多路信号分离器寻址的信号线的电压信号。

5.如权利要求1所述的多路信号分离器，其中所述q条输入信号线和所述n条微米尺度信号线为微米尺度信号线，所述编码器以微米尺度或者亚微米尺度逻辑电路实施，且所述多条多路信号分离器寻址的信号线为纳米线。

6.一种用于寻址混合微米尺度/纳米尺度多路信号分离器中的信号线的方法，所述方法包括：

确定需要被寻址的多条多路信号分离器寻址的信号线(1312-1315)；

确定输出到选定的被寻址的信号线的信号和输出到非选定的被寻址的信号线的任意信号之间所需的信号余量；以及

实施基于遂穿电阻器结的多路信号分离器(1302)以寻址所述多条多路信号分离器寻址的信号线(1312-1315)；

其中，所述多路信号分离器包括：

q条输入信号线；

基于常数权重码的编码器(1304)，为在所述q条输入信号线上接收的每个不同外部地址，生成n位常数权重码码字内部地址(1320，1506，1704)；和

n条微米尺度信号线(1306-1311)，由所述编码器(1304)在所述n条微米尺度信号线上输出n位常数权重码码字内部地址(1320，1506，1704)，所述n条微米尺度信号线(1306-1311)与所述多路信号分离器寻址的信号线互连，所述多路信号分离器寻址的信号线每一条均与n位常数权重码码字内部地址相关联。

7.如权利要求6所述的方法，其中q等于ceiling(log₂(M))，且其中多路信号分离器寻址的信号线(1312-1315)的数目小于或等于M。

Images