JP5096376B2 - トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ - Google Patents
トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ Download PDFInfo
- Publication number
- JP5096376B2 JP5096376B2 JP2008552500A JP2008552500A JP5096376B2 JP 5096376 B2 JP5096376 B2 JP 5096376B2 JP 2008552500 A JP2008552500 A JP 2008552500A JP 2008552500 A JP2008552500 A JP 2008552500A JP 5096376 B2 JP5096376 B2 JP 5096376B2
- Authority
- JP
- Japan
- Prior art keywords
- demultiplexer
- encoder
- nanowire
- voltage
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002070 nanowire Substances 0.000 claims description 223
- 238000000034 method Methods 0.000 claims description 32
- 239000011159 matrix material Substances 0.000 description 26
- 239000013598 vector Substances 0.000 description 14
- 238000012937 correction Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000007921 spray Substances 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000009897 systematic effect Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
- H03M13/51—Constant weight codes; n-out-of-m codes; Berger codes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Semiconductor Memories (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
過去50年間、トランジスタ及び信号線のような基本的な電子部品のサイズを小さくし続けることによって、及びそれに応じて、プロセッサ及び電子メモリチップを含む集積回路の部品密度を高め続けることによって、電子工学産業及びコンピューティング産業は絶えず推進されてきた。しかしながら、最終的には、フォトリソグラフィ法に基づく半導体回路製造技術において、根本的な部品サイズの限界に達することが予想される。部品サイズが、例えば、紫外光の解像限界(即ち、約193nm)未満になると、フォトリソグラフィ技術を用いてさらに小さな部品を形成するために、技術的にはるかに要求が厳しい技術が利用される必要がある可能性がある。新たな技術を使用するために、高価な半導体製造設備を作り直す必要がある可能性がある。多数の新たな障害に直面する可能性もある。例えば、初期の半導体の表面上に既に形成されている部品に対して、各ステップにおいて用いられるマスクを正確に位置合わせしながら、一連のフォトリソグラフィステップを通じて、半導体デバイスを製造する必要がある。部品サイズが小さくなると、正確な位置合わせが益々難しくなり且つ費用がかかるようになる。別の例として、半導体表面上に製造される部品のサイズが小さくなると、半導体表面における或る特定のタイプの欠陥がランダムに分布する結果として欠陥のある半導体デバイスが生じる確率が高くなり、結果として製造中に欠陥のあるデバイスの割合が増加し、それに応じて、有用な製品の歩留まりが低下する可能性がある。最終的には、分子スケールの距離でのみ生じる種々の量子効果が全体として大きくなり、半導体内に部品を製造するための現在の手法が役に立たなくなる可能性がある。
本発明の種々の実施形態は、トンネル抵抗ナノワイヤ接合部を含むデマルチプレクサと、ナノスケール及び混合スケールのデマルチプレクサ内のナノワイヤ信号線を確実にアドレス指定するためのナノワイヤアドレス指定方法とを対象とする。本発明の一実施形態では、エンコーダ−デマルチプレクサが、多数の入力信号線と、入力信号線上で受信される異なる入力アドレス毎に1つのnビット定重み符号コードワード内部アドレスを生成するエンコーダとを含む。エンコーダ−デマルチプレクサは、n本のマイクロスケール信号線を含み、それらの信号線上にnビット定重み符号コードワード内部アドレスがエンコーダによって出力され、各マイクロスケール信号線は、nビット定重み符号コードワード内部アドレスのうちの1ビットを伝える。また、エンコーダ−デマルチプレクサは、エンコーダ−デマルチプレクサによってアドレス指定される多数のナノワイヤ信号線も含み、それらのナノワイヤ信号線はトンネル抵抗接合部を介してn本のマイクロスケール信号線と相互接続され、エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線はそれぞれ、1つのnビット定重み符号コードワード内部アドレスに関連付けられる。
本発明の種々の実施形態は、非線形トンネル抵抗ナノワイヤ接合部を含むデマルチプレクサ、及びデマルチプレクサ内のナノワイヤを確実にアドレス指定するナノワイヤアドレス指定方法を対象とする。本発明の種々の実施形態の説明を理解するのを助けるために、第1のサブセクションにおいて、選択された誤り制御符号化技術の数学的な説明が提供される。第2のサブセクションでは、クロスバーアレイの概説が提供される。第3のサブセクションでは、トンネル抵抗器の特性の概説が提供され、第4のサブセクションでは、定重み符号の概説が提供される。最後に、第5のサブセクションでは、本発明の種々のデバイス及び方法の実施形態が説明される。
本発明の実施形態は、誤り制御符号化において良く知られた技術から導出される概念を利用する。このサブセクションは、誤り訂正符号に関する背景情報を提供し、これらの題目に精通している人は読み飛ばしてもよい。当該技術分野のための優れた参考文献は、教科書、Lin and Costello著、「Error Control Coding: The Fundamentals and Applications」、Prentice-Hall, Incorporated, New Jersey, 1983年である。このサブセクションでは、誤り制御符号化において用いられる誤り検出技術及び誤り訂正技術の簡単な説明が説明される。さらなる詳細は、上記で引用された教科書から、又は当該技術分野における多数の他の教科書、論文及び雑誌記事から入手され得る。このサブセクションは、或る特定のタイプの誤り制御符号化技術に関する、数学的に正確であるが簡潔な説明を表す。本発明は、異なる目的のために、これらの誤り制御符号化技術に固有の概念を利用する。
μ=(μ0,μ1,...μq−1)
ただし、μi∈Fである。
領域Fは乗法及び加法に関して閉じており、乗法的逆元及び加法的逆元を含む集合である。誤り検出及び訂正を計算する際に、或る素数に等しいサイズを有する整数の部分集合を含む領域を利用するのが一般的である。ただし、加算演算子及び乗算演算子はモジュロ加算及びモジュロ乗算と定義される。実際には、2値領域が一般的に利用される。一般的に、元のメッセージは、メッセージcに符号化され、また以下のように表される領域Fの順序付けられた一連の要素を含む。即ち、
c=(c0,c1,...cn−1)
ただし、ci∈Fである。
a=(10011)
b=(10001)
コードワードaは3のハミング重みを有し、コードワードbは2のハミング重みを有し、コードワードa及びbは第4の要素でしか異ならないため、コードワードaとbとの間のハミング距離は1である。線形ブロック符号は多くの場合に、3要素組[n,q,d]によって示される。ただし、nはコードワード長であり、qはメッセージ長であり、即ちコードワードの数の2を底とする対数と同等であり、dは異なるコードワード間の最小ハミング距離であり、その符号内の最小ハミング重みで、0でないコードワードに等しい。
μ→c(s)→c(r)→μ
ただし、c(s)は伝送前の符号化されたメッセージであり、c(r)は最初に検索又は受信されたメッセージである。従って、初期メッセージμを符号化して、符号化されたメッセージc(s)が生成され、その後、そのメッセージは伝送されるか、格納されるか、又は伝送及び格納され、その後、最初に受信されたメッセージc(r)として検索又は受信される。汚染されていない場合、その後、最初に受信されたメッセージc(r)を復号化して元のメッセージμが生成される。上記で示されたように、誤りが生じない場合、最初に符号化されたメッセージc(s)は最初に受信されたメッセージc(r)に等しく、最初に受信されたメッセージc(r)は、誤り訂正を用いることなく、元のメッセージμに簡単に復号化される。
μ(s)→c(s)→c(r)→μ(r)
従って、上述したように、元のメッセージμ(s)を符号化し、最初に受信されたメッセージc(r)を復号化又は再構成して、最後の受信メッセージμ(r)を生成するために用いられる誤り検出技術及び誤り訂正技術の忠実度によって、最後のメッセージμ(r)は、最初のメッセージμ(s)に等しいことも、等しくないこともある。誤り検出は、
c(r)≠c(s)
であることを判定するプロセスであるが、誤り訂正は、汚染された最初に受信されたメッセージから、最初の符号化されたメッセージを再構成するプロセスである。即ち、
c(r)→c(s)である。
{c:μ→c}である。
c=μ・G
上記の式内のシンボルを表記的に拡張すると、以下の代替の式のいずれかが生成される。
c=(c0,c1,...,cr−1,μ0,μ1,...,μq−1)
ただし、ci=μ0P0,i+(μ1P1,i,...,μq−1Pq−1,i)である。
ここでの説明において、検査シンボルがメッセージシンボルに先行するという規則が用いられることに留意されたい。検査シンボルがメッセージシンボルに後続するという代替の規則を用いることもでき、生成行列内のパリティ検査及び恒等部分行列が代替の規則に従うコードワードを生成するように挿入される。従って、組織的線形ブロック符号では、コードワードは、r個のパリティ検査シンボルciと、それに続く、元のワードμを含むシンボルとを含む。誤りが生じない場合、元のワード、即ちメッセージμは、対応するコードワード内でクリアテキスト形式において生じ、その対応するコードワードから容易に抽出される。パリティ検査シンボルは結局、元のメッセージ、即ちワードμのシンボルの一次結合になる。
Hr,n=[Ir,r|−PT]
又は、同等に以下のように表される。
S=(S0,S1,...,Sr−1)=c(r)・HT
ただし、HTは、以下のように表されるパリティ検査行列Hr,nの転置行列である。
n=2m−1
q=2m−m−1
r=n−q=m
dmin=3
ハミング符号のためのパリティ検査行列Hは、以下のように表すことができる。即ち、
H=[Im|−Q]
ただし、Imはm×m恒等行列であり、部分行列Qは全ての2m−m−1個の別個の列を含み、それは、それぞれが2個以上の0でない要素を有するm組である。例えば、m=3の場合、[7,4,3]線形ブロックハミング符号のためのパリティ検査行列は、以下のようになる。即ち、
は、(2m−m−1)×(2m−m−1)恒等行列である。パリティ検査行列Hからl個の列を組織的に削除することによって、一般的に、短縮ハミング符号のためのパリティ検査行列H’を、以下の式を用いて求めることができる。即ち、
n=2m−l−1
q=2m−m−l−1
r=n−q=m
dmin≧3
図1はナノワイヤクロスバーアレイを示す。図1では、概ね平行なナノワイヤ102の第1の層の上に、概ね平行なナノワイヤ104の第2の層が重ねられる。第2の層104は、第1の層102のナノワイヤに対して、向き(配向)において概ね垂直であるが、層間の配向角は変更してもよい。ナノワイヤの2つの層は格子又はクロスバーを形成し、第2の層104の各ナノワイヤは第1の層102の全てのナノワイヤの上に重なり、2つのナノワイヤ間の最も近い接点を表すナノワイヤ交差部において、第1の層102の各ナノワイヤに間近で接触する。図1の個々のナノワイヤは長方形の断面を有するように示されるが、ナノワイヤは、正方形、円形、楕円形、又はさらに複雑な断面を有することもできる。また、ナノワイヤは、多数の異なる幅又は直径、及びアスペクト比又は偏心率を有することもできる。用語「ナノワイヤクロスバー」は、ナノワイヤに加えて、サブマイクロスケールワイヤ、マイクロスケールワイヤ、又はさらに大きな寸法のワイヤから成る1つ又は複数の層を有するクロスバーを指すことがある。
非線形トンネル抵抗器として動作するナノワイヤ接合部分子によって相互接続される2つの重なり合うナノワイヤ間に流れる電流は、電流−電圧式によってモデル化され得る。即ち、
I=(1/2)(keaV−ke−aV)=ksinh(aV)
ただし、Iはナノワイヤ接合部の中に流れる電流であり、Vはナノワイヤ接合部の両端の電圧であり、kはナノワイヤ接合部の擬似コンダクタンスであり、aは電圧スケール係数である。擬似コンダクタンスk及びスケール係数aは、ナノワイヤ接合部分子の物理的特性によって決定されるパラメータである。スケール係数aは、ナノワイヤ接合部の抵抗特性を表し、重なり合うナノワイヤ間の電圧の変化に基づいて、ナノワイヤ接合部を流れる電流の変化を特徴付けるために使用され得る。パラメータkは、線形抵抗器のコンダクタンスg=1/Rに類似し、Rは抵抗を表す。上記で与えられた電流−電圧式に従って動作する非線形トンネル抵抗器は、「トンネル抵抗器」とも呼ばれる。
I=2×10−7sinh(1.3455V)
曲線410は、電流−電圧式が、クロスバーアレイ内のナノワイヤ接合部に形成されるナノスケールトンネル抵抗器を良好に表していることを示す。図4に示されるトンネル抵抗器分子の非線形特性は、ナノワイヤ接合部分子の相対的に低エネルギーの非占有量子状態を通じた、電子の量子力学的トンネル現象の結果である。図4において、電流対電圧曲線は、原点についての反転対称を示す。なぜなら、トンネル抵抗接合部の重なり合うナノワイヤに印加される電圧を逆にすると、電流の方向が変化するが、トンネル抵抗接合部を流れる電流の大きさ|I|は影響を及ぼされないからである。
の場合に、
I≒k・a・V
によって近似され得る概ね線形な電流対電圧関係を示す。ただし、
は線形電流対電圧しきい値電圧である。線形領域510は、線形しきい値電圧の大きさ
よりも小さな大きさの電圧の場合に、トンネル抵抗接合部が、コンダクタンスkaを有する線形抵抗接合部として動作することを示す。また、線形領域510は、トンネル抵抗接合部の両端の電圧の大きさが小さくなると、ナノワイヤ接合部の抵抗が概ね一定になることを示す。結果として、トンネル抵抗接合部を流れる電流の大きさは0まで減少する。対照的に、指数関数領域512及び514では、曲線508は、
の場合に、以下の式によって近似され得る非線形の電流対電圧関係を示す。
指数関数領域512及び514は、しきい値電圧
よりも大きな大きさの電圧の場合に、トンネル抵抗接合部の抵抗が減少し、ナノワイヤ接合部を流れる電流が指数関数的に増加することを示す。電圧
はトンネル抵抗接合部に印加され得る正規化された電圧の領域の下限及び上限を表す。
よりも高い電圧をトンネル抵抗接合部に印加すると、接合部を橋渡しする分子が不可逆的に損傷を受けて、その接合部が動作不可能になり、重なり合うナノワイヤ間の電気的接続が破壊される。
ITotal=mI=(mk0)sinh(a0V)
並列のトンネル抵抗器の数が、スケール係数a0及び擬似コンダクタンスmk0を有する単一の等価なトンネル抵抗器によって表され得ることを示す。
vT=v1+v2
ただし、v1は上側抵抗器610の両端の電圧であり、v2は下側抵抗器612の両端の電圧である。上側トンネル抵抗器610を流れる電流は、下側トンネル抵抗器612を流れる電流に等しく、以下の式によって表される。即ち、
k1sinh(av1)=k2sinh(av2)
上側トンネル抵抗器610及び下側トンネル抵抗器612を接続するワイヤに接続されるワイヤ614は、全電圧からトンネル抵抗器610の両端での電圧降下を引いた値、vT−v1、即ち、トンネル抵抗612の両端での電圧降下に等しい電圧を有する。ワイヤ614によって伝えられる電圧は、以下の式によって与えられる。
定重み符号は、相補繰返し符号のスーパークラスである。しかしながら、相補繰返し符号とは異なり、一般に、定重み符号には簡単な生成行列はないが、或る種の比較的効率の悪い定重み符号に基づいて、相補繰返し符号から生成され得る。定重み符号は、良く知られた誤り制御符号化符号であり、所望の特性を有する定重み符号の多数の例が開発及び発表されている。
d(ua,ub)=w(uaXORub)
ただし、wはコードワードua802及びub804の排他的論理和(「XOR」)806の重みを指している。図8に示される特定のコードワードの場合、その距離は4に等しく(図8の808)、それは、コードワードのビットベクトル表現において、2つのコードワードの値が異なる位置の数である。
本発明の種々の実施形態は、非線形トンネル抵抗器ナノワイヤ接合部を含むデマルチプレクサ、及びデマルチプレクサ内のナノワイヤを確実にアドレス指定するためのナノワイヤアドレス指定方法を対象とする。それらの実施形態は、ナノスケールメモリアレイ内のメモリ素子内のナノワイヤ、ロジックアレイ内のナノワイヤ、又はラッチアレイのラッチを含む、ナノワイヤクロスバー内のナノワイヤをアドレス指定するために使用され得るマイクロスケール/ナノスケールエンコーダ−デマルチプレクサにおいて定重み符号を利用する。
vT=v1+v2
ただし、v1は1組の上側並列抵抗器1604にかかる電圧であり、v2は1組の下側並列抵抗器1606にかかる電圧である。1組の上側並列抵抗器1604及び1組の下側並列抵抗器1606は、図16Bに示されるように、単一の抵抗器1612及び1614を直列に接続したものに対応すると見なされることができるため、1組の上側並列抵抗器1604を流れる電流は、1組の下側並列抵抗器1606を流れる電流に等しく、以下の電流式によって表される。即ち、
(w−z)I1=zI2
この式を用いて、ナノワイヤ1602から出力される電圧を求めることができる。トンネル抵抗器電流対電圧関係、即ち、
I1=ksinh(av1)
I2=ksinh(av2)
を上記の電流式に代入することによって、以下の式が与えられる。即ち、
(w−z)ksinh(a(vT−v2))=zksinh(av2)
ただし、v1=vT−v2である。電圧v2について解くと、ナノワイヤ1602から出力される電圧が与えられる。
[vmin OFF,vmax OFF]
によって表される「オフ電圧範囲」と呼ばれる電圧範囲内に入る、選択されないナノワイヤからの多数の異なる電圧を出力することができる。ただし、vmin OFFは、1組の選択されないナノワイヤから出力される最小電圧を表し、vmax OFFは、1組の選択されないナノワイヤから出力される最大電圧を表す。
s=(vmax OFF−vmin OFF)/(vON−vmin OFF)
又は電圧マージン
Δv=1−s=(vON−vmax OFF)/(vON−vmin OFF)
を計算することによって定性的に評価され得る。電圧マージンが大きい(スプレーが小さい)第1のデマルチプレクサは、電圧マージンが小さい(スプレーが大きい)第2のデマルチプレクサよりも、狭いオフ電圧範囲及び大きな電圧差vON−vmax OFFに対応する。
I=v/R
線形な電流対電圧関係I1=v1/R及びI2=v2/Rを上記の電流式に代入すると、以下の式が与えられる。即ち、
(w−z)v1=zv2
v2について解くと、線形抵抗接合部を利用するデマルチプレクサのナノワイヤから出力される電圧が与えられる。即ち、
vh,a linear=(1−z/w)vT
を有する選択されたナノワイヤに対応する。距離1811〜1813は、残りの63本の選択されないナノワイヤに対応する。距離1811及び1813は、線形な曲線1806及び非線形な曲線1808の両方に関して、正規化された電圧
にそれぞれ対応する。矢印によって示されるように、線形な曲線1806上の電圧は、線形電圧軸1816上に投影され、非線形な曲線1808上の電圧は、非線形電圧軸1818上に投影される。正規化された電圧値は、線形電圧軸1816及び非線形電圧軸1818上の電圧
の左に配置される。例えば、点1822及び1824はそれぞれ、正規化された電圧14/22及び6/22に対応する。電圧軸1816及び1818上にプロットされる正規化された電圧は、電圧差
が、線形抵抗接合部ベースのデマルチプレクサの場合よりも、トンネル抵抗接合部ベースのデマルチプレクサの場合に小さいことを示す。さらに、トンネル抵抗接合部ベースのデマルチプレクサに関連付けられる電圧範囲1826は、線形抵抗接合部ベースのデマルチプレクサに関連付けられる電圧範囲1828よりも小さい。結果として、定重み符号(22,64,8,11)は、線形抵抗接合部ベースのデマルチプレクサの場合よりも、トンネル抵抗接合部ベースのデマルチプレクサの場合に良好に機能する。
に対応する。線形曲線1906の電圧
は線形電圧軸1910上に投影され、非線形曲線1908の電圧
は非線形電圧軸1912上に投影される。電圧軸1910及び1912上にプロットされる正規化された電圧は、電圧差vON−vmax OFFが、トンネル抵抗接合部ベースのデマルチプレクサの場合よりも、線形抵抗接合部ベースのデマルチプレクサの場合に大きいことを示し、線形抵抗接合部ベースのデマルチプレクサに関連付けられるオフ電圧範囲1914が、トンネル抵抗接合部ベースのデマルチプレクサに関連付けられるオフ電圧範囲1916よりも小さいことを示す。結果として、定重み符号(22,64,8,6)は、トンネル抵抗接合部ベースのデマルチプレクサの場合よりも、線形抵抗接合部ベースのデマルチプレクサの場合に良好に機能する。
対正規化された距離バーd曲線を示しており、各曲線は異なるバーvTに対応する。図20において、横軸2002は正規化された距離バーdであり、縦軸2004は正規化された電圧
である。曲線2006〜2010はそれぞれ、バーvTが「1」、「2」、「4」、「8」及び「16」に等しい場合の正規化された電圧
を表す。曲線2006〜2010は距離0.5について対称であり、バーvTを大きくすることによって、非線形の度合いが大きくなることを示す。さらに、電圧バーvTが大きくなると、正規化された距離バーdへの依存度が低くなる。例えば、曲線2006は傾きが−1の直線に概ね近似する。対照的に、曲線2010は、平坦な線形領域と、「0」及び「1」に等しいバーdに近い2つの急勾配の領域とを有する。曲線2006及び2010の対照的な傾きは、曲線2006によって特徴付けられるナノワイヤ出力電圧
が曲線2010によって特徴付けられるナノワイヤ出力電圧
よりも大きな圧縮/拡大を有することを示す。曲線2006〜2010の非線形性の度合いは、オフ電圧範囲[vmin OFF,vmax OFF]及び電圧差vON−vmax OFFのサイズに影響を及ぼす。例えば、点2012は、オン電圧vONに対応する。曲線2010のオフ電圧vmax OFF2014及びvmin OFF2016はそれぞれ、正規化された距離dmin2018及びdmax2020に対応し、電圧軸2022上に投影されて、オフ電圧範囲2032を与える。また、曲線2006上のオフ電圧vmax OFF2026及びvmin OFF2028もそれぞれ、正規化された距離dmin2018及びdmax2020に対応し、電圧軸2030上に投影されて、オフ電圧範囲2034を与える。オフ電圧範囲2032は、電圧範囲2034よりも狭く、電圧差vON−vmax OFFは、曲線2006の場合よりも、曲線2010の場合に大きい。結果として、曲線2006〜2010は、バーvTを大きくすることによって、トンネル抵抗接合部ベースのデマルチプレクサの性能が改善されることを示す。
Claims (8)
- 混合マイクロスケール/ナノスケールのエンコーダ−デマルチプレクサであって、
qビットを有する入力アドレス(1318、1702)を受信するためのq本の入力信号線と、
前記q本の入力信号線上で受信される異なる入力アドレス(1318、1702)毎に、1つのnビット定重み符号コードワード(1320、1506、1704)内部アドレスを生成するエンコーダ(1034)であって、nがqより大きい、エンコーダ(1034)と、
前記エンコーダ(1304)によって前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)が出力されるn本のマイクロスケール信号線(1306〜1311)であって、各マイクロスケール信号線が前記nビット定重み符号コードワード内部アドレスのうちの1ビットを伝える、n本のマイクロスケール信号線(1306〜1311)と、
トンネル抵抗接合部(1316)を介して前記n本のマイクロスケール信号線(1306〜1311)と相互接続される、エンコーダ−デマルチプレクサによってアドレス指定される多数のナノワイヤ信号線(1312〜1315)とを含み、エンコーダ−デマルチプレクサによってアドレス指定される多数のナノワイヤ信号線(1312〜1315)のそれぞれが、1つの前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)に関連付けられる、混合マイクロスケール/ナノスケールのエンコーダ−デマルチプレクサ。 - 前記n本のマイクロスケール信号線(1306〜1311)が、前記エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線(1312〜1315)と選択的に相互接続され、その結果、前記エンコーダが特定のnビット定重み符号コードワード内部アドレス(1320、1506、1704)を前記n本のマイクロスケール信号線(1306〜1311)に出力する際に、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線に入力される信号と区別することができる信号が、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記エンコーダ−デマルチプレクサによってアドレス指定される信号線(1312〜1315)に入力される、請求項1に記載のエンコーダ−デマルチプレクサ。
- 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられた、前記エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線(1312〜1315)に入力される信号は、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に出力される電圧信号よりも大きい大きさの電圧信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
- 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、アドレス指定される全てのナノワイヤ信号線に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記アドレス指定されるナノワイヤ信号線(1312〜1315)に入力される信号は、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記アドレス指定される全ての信号線に出力される電圧信号よりも小さい大きさの電圧信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
- 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記アドレス指定される信号線(1312〜1315)に入力される信号は、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に出力される電圧信号よりも大きな大きさの電流信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
- 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線(1312〜1315)に入力される信号が、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記エンコーダ−デマルチプレクサによってアドレス指定される全ての信号線(1312〜1315)に出力される電圧信号よりも小さい大きさの電流信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
- qはceiling(log2(M))に等しく、前記エンコーダ−デマルチプレクサによってアドレス指定される多数の信号線(1312〜1315)がM未満またはMに等しい、請求項1に記載のエンコーダ−デマルチプレクサ。
- 請求項1〜7のうちの1つに記載の混合マイクロスケール/ナノスケールデマルチプレクサにおいて信号線をアドレス指定するための方法であって、
内部アドレス(1320、1506、1704)のための前記nビット定重み符号コードワードが、選択されたアドレス指定される信号線に出力される信号と、選択されなかったアドレス指定される信号線に出力される任意の信号との間に必要とされる信号マージンに基づいて決定される、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/343,325 | 2006-01-30 | ||
US11/343,325 US7319416B2 (en) | 2006-01-30 | 2006-01-30 | Tunneling-resistor-junction-based microscale/nanoscale demultiplexer arrays |
PCT/US2007/002577 WO2007089802A2 (en) | 2006-01-30 | 2007-01-30 | Tunneling-resistor-junction-based microscale/nanoscale demultiplexer arrays |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009525558A JP2009525558A (ja) | 2009-07-09 |
JP5096376B2 true JP5096376B2 (ja) | 2012-12-12 |
Family
ID=38321528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008552500A Expired - Fee Related JP5096376B2 (ja) | 2006-01-30 | 2007-01-30 | トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7319416B2 (ja) |
EP (1) | EP1979911B1 (ja) |
JP (1) | JP5096376B2 (ja) |
KR (1) | KR100959423B1 (ja) |
CN (1) | CN101375342B (ja) |
WO (1) | WO2007089802A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9199330B2 (en) | 2011-11-13 | 2015-12-01 | Victor Equipment Company | Hollow contact tip-diffuser for GMAW manual/robotic arc welding MIG guns |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7489583B2 (en) * | 2005-09-06 | 2009-02-10 | Hewlett-Packard Development Company, L.P. | Constant-weight-code-based addressing of nanoscale and mixed microscale/nanoscale arrays |
US7778061B2 (en) * | 2006-10-16 | 2010-08-17 | Hewlett-Packard Development Company, L.P. | Crossbar-memory systems and methods for writing to and reading from crossbar memory junctions of crossbar-memory systems |
US7741204B2 (en) * | 2006-10-30 | 2010-06-22 | Hewlett-Packard Development Company, L.P. | Mixed-scale electronic interfaces |
EP2245087B1 (en) | 2008-01-18 | 2015-08-12 | Rhodia Opérations | Latex binders, aqueous coatings and paints having freeze-thaw stability and methods for using same |
US7737726B1 (en) | 2008-03-12 | 2010-06-15 | Rensselaer Polytechnic Institute | Hybrid resistor/FET-logic demultiplexer architecture design for hybrid CMOS/nanodevice circuits |
US8539318B2 (en) * | 2010-06-04 | 2013-09-17 | École Polytechnique Fédérale De Lausanne (Epfl) | Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience |
US8792289B2 (en) | 2010-07-28 | 2014-07-29 | Hewlett-Packard Development Company, L.P. | Rewriting a memory array |
US10090965B2 (en) * | 2015-06-12 | 2018-10-02 | Infineon Technologies Ag | Electronic circuit and method for transferring data between clock domains |
AU2016342029B2 (en) * | 2015-10-23 | 2021-07-01 | Nanocomp Technologies, Inc. | Directed infrared radiator article |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2224508B1 (en) * | 1999-07-02 | 2016-01-06 | President and Fellows of Harvard College | Method of separating metallic and semiconducting nanoscopic wires |
JP2001284572A (ja) * | 2000-03-29 | 2001-10-12 | Hewlett Packard Co <Hp> | 電子デバイス |
US6466512B1 (en) * | 2001-11-13 | 2002-10-15 | Hewlett Packard Company | Method of generating address configurations for solid state memory |
US6570795B1 (en) * | 2002-04-10 | 2003-05-27 | Hewlett-Packard Development Company, L.P. | Defective memory component of a memory device used to represent a data bit in a bit sequence |
CN1270379C (zh) * | 2002-06-05 | 2006-08-16 | 中国科学院物理研究所 | 利用碳纳米管设计的非挥发性随机存储器及制备方法 |
US7350132B2 (en) * | 2003-09-10 | 2008-03-25 | Hewlett-Packard Development Company, L.P. | Nanoscale interconnection interface |
US7191380B2 (en) * | 2003-09-10 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Defect-tolerant and fault-tolerant circuit interconnections |
-
2006
- 2006-01-30 US US11/343,325 patent/US7319416B2/en not_active Expired - Fee Related
-
2007
- 2007-01-30 KR KR1020087021291A patent/KR100959423B1/ko not_active IP Right Cessation
- 2007-01-30 JP JP2008552500A patent/JP5096376B2/ja not_active Expired - Fee Related
- 2007-01-30 CN CN2007800039137A patent/CN101375342B/zh not_active Expired - Fee Related
- 2007-01-30 WO PCT/US2007/002577 patent/WO2007089802A2/en active Application Filing
- 2007-01-30 EP EP07762918A patent/EP1979911B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9199330B2 (en) | 2011-11-13 | 2015-12-01 | Victor Equipment Company | Hollow contact tip-diffuser for GMAW manual/robotic arc welding MIG guns |
US9481047B2 (en) | 2011-11-13 | 2016-11-01 | Victor Equipment Company | Gas diffuser for GMAW manual/robotic arc welding MIG guns |
Also Published As
Publication number | Publication date |
---|---|
CN101375342A (zh) | 2009-02-25 |
US20070176801A1 (en) | 2007-08-02 |
EP1979911A2 (en) | 2008-10-15 |
EP1979911B1 (en) | 2011-08-03 |
US7319416B2 (en) | 2008-01-15 |
WO2007089802A2 (en) | 2007-08-09 |
WO2007089802A3 (en) | 2007-11-15 |
KR20080091282A (ko) | 2008-10-09 |
JP2009525558A (ja) | 2009-07-09 |
CN101375342B (zh) | 2012-07-25 |
KR100959423B1 (ko) | 2010-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5096376B2 (ja) | トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ | |
JP5086359B2 (ja) | クロスバーメモリシステム及びクロスバーメモリシステムのクロスバーメモリ接合部に対して書込み及び読出しを行なう方法 | |
Kuekes et al. | Defect-tolerant interconnect to nanoelectronic circuits: internally redundant demultiplexers based on error-correcting codes | |
KR100979022B1 (ko) | 인코더-디멀티플렉서 및 나노스케일 메모리 어레이 | |
US7191380B2 (en) | Defect-tolerant and fault-tolerant circuit interconnections | |
JP4685159B2 (ja) | ナノスケール相互接続インターフェース | |
JP5006930B2 (ja) | 直列複製及び誤り制御符号化を用いる耐欠陥・耐故障性デマルチプレクサ | |
US20040151012A1 (en) | Molecular-junction-nanowire-crossbar-based associative array | |
JP5047184B2 (ja) | ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法 | |
US8405530B2 (en) | Encoding data based on weight constraints | |
Kuekes et al. | Defect-Tolerant Interconnect to Nanoelectronic Circuits: Internally-Redundant Demultiplexers Based on Error-Correcting Codes | |
Kuekes et al. | Defect-tolerant demultiplexers for nano-electronics constructed from error-correcting codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |