JP5096376B2 - トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ - Google Patents

トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ Download PDF

Info

Publication number
JP5096376B2
JP5096376B2 JP2008552500A JP2008552500A JP5096376B2 JP 5096376 B2 JP5096376 B2 JP 5096376B2 JP 2008552500 A JP2008552500 A JP 2008552500A JP 2008552500 A JP2008552500 A JP 2008552500A JP 5096376 B2 JP5096376 B2 JP 5096376B2
Authority
JP
Japan
Prior art keywords
demultiplexer
encoder
nanowire
voltage
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008552500A
Other languages
English (en)
Other versions
JP2009525558A (ja
Inventor
ロビネット,ウォーレン
スナイダー,グレゴリー・エス
スチュワート,ダンカン
ストラズニッキー,ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2009525558A publication Critical patent/JP2009525558A/ja
Application granted granted Critical
Publication of JP5096376B2 publication Critical patent/JP5096376B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • H03M13/51Constant weight codes; n-out-of-m codes; Berger codes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Semiconductor Memories (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は、混合マイクロスケール/ナノスケールの電子回路に関し、特に、トンネル抵抗ロジックベースのマイクロスケール/ナノスケールのデマルチプレクサアレイ、及びトンネル抵抗ロジックベースのマイクロスケール/ナノスケールのデマルチプレクサアレイをアドレス指定する方法に関する。
発明の背景
過去50年間、トランジスタ及び信号線のような基本的な電子部品のサイズを小さくし続けることによって、及びそれに応じて、プロセッサ及び電子メモリチップを含む集積回路の部品密度を高め続けることによって、電子工学産業及びコンピューティング産業は絶えず推進されてきた。しかしながら、最終的には、フォトリソグラフィ法に基づく半導体回路製造技術において、根本的な部品サイズの限界に達することが予想される。部品サイズが、例えば、紫外光の解像限界(即ち、約193nm)未満になると、フォトリソグラフィ技術を用いてさらに小さな部品を形成するために、技術的にはるかに要求が厳しい技術が利用される必要がある可能性がある。新たな技術を使用するために、高価な半導体製造設備を作り直す必要がある可能性がある。多数の新たな障害に直面する可能性もある。例えば、初期の半導体の表面上に既に形成されている部品に対して、各ステップにおいて用いられるマスクを正確に位置合わせしながら、一連のフォトリソグラフィステップを通じて、半導体デバイスを製造する必要がある。部品サイズが小さくなると、正確な位置合わせが益々難しくなり且つ費用がかかるようになる。別の例として、半導体表面上に製造される部品のサイズが小さくなると、半導体表面における或る特定のタイプの欠陥がランダムに分布する結果として欠陥のある半導体デバイスが生じる確率が高くなり、結果として製造中に欠陥のあるデバイスの割合が増加し、それに応じて、有用な製品の歩留まりが低下する可能性がある。最終的には、分子スケールの距離でのみ生じる種々の量子効果が全体として大きくなり、半導体内に部品を製造するための現在の手法が役に立たなくなる可能性がある。
これらの問題に鑑みて、研究者及び開発者は、代替の技術を用いてサブマイクロスケール及びナノスケールの電子デバイスを製造することに、著しい研究努力を費やしてきた。ナノスケール電子デバイスは一般に、100ナノメートル未満の幅を有するナノスケール信号線、及び100ナノメートル未満の寸法を有するナノスケール部品を利用する。より高密度に製作されるナノスケール電子デバイスは、50ナノメートル未満、又は或る特定のタイプのデバイスでは10ナノメートル未満の幅を有するナノスケール信号線、及びそのような寸法を有するナノスケール部品を利用することができる。
一般的なナノワイヤ技術が開発されてきたが、ナノワイヤ技術を利用して既存のタイプの回路及び構造を小型化することは、必ずしも簡単ではない。はるかに大きな現在の回路と同様の小型化されたナノワイヤ回路を飽きるほど構成することはできるかもしれないが、現在の技術を用いてそのような小型化された回路を製造するのは実用的ではなく、場合によっては不可能である。そのように単純に小型化される回路が都合よく製造できたとしても、ナノスケール部品を互いに組み合わせることから結果として生じる、はるかに高い部品密度は、回路によって生成される廃熱を除去することに関連する全く異なる方策を必要とする。さらに、ナノスケール寸法では物質の電子特性が著しく変化することがあるので、ナノスケール寸法において、比較的簡単な既知の回路及びサブシステムを形成する場合であっても、異なるタイプの手法及び物質が利用される必要があるかもしれない。例えば、混合マイクロスケール/ナノスケールのエンコーダ−デマルチプレクサを利用して、マイクロスケール信号線及びナノワイヤ交差部において形成される選択的な相互接続を通じて、デマルチプレクサナノワイヤがアクセスされる。ナノワイヤの選択的な相互接続のパターンに一致する電圧のパターンを出力することによって、エンコーダが特定のナノワイヤにアクセスする。その電圧のパターンは、マイクロスケール信号線を介してデマルチプレクサに入力される。しかしながら、相互接続を含む、ダイオードのような特定の電気部品は一般に、ナノスケール寸法では信頼性がない。結果として、デマルチプレクサの設計者、製造者及び使用者は、ナノスケールにおいてデマルチプレクサを製造するために使用され得る信頼性のあるナノスケール電子部品、及びナノスケール電子部品で実現されるデマルチプレクサの性能を評価する方法を求め続けている。
発明の概要
本発明の種々の実施形態は、トンネル抵抗ナノワイヤ接合部を含むデマルチプレクサと、ナノスケール及び混合スケールのデマルチプレクサ内のナノワイヤ信号線を確実にアドレス指定するためのナノワイヤアドレス指定方法とを対象とする。本発明の一実施形態では、エンコーダ−デマルチプレクサが、多数の入力信号線と、入力信号線上で受信される異なる入力アドレス毎に1つのnビット定重み符号コードワード内部アドレスを生成するエンコーダとを含む。エンコーダ−デマルチプレクサは、n本のマイクロスケール信号線を含み、それらの信号線上にnビット定重み符号コードワード内部アドレスがエンコーダによって出力され、各マイクロスケール信号線は、nビット定重み符号コードワード内部アドレスのうちの1ビットを伝える。また、エンコーダ−デマルチプレクサは、エンコーダ−デマルチプレクサによってアドレス指定される多数のナノワイヤ信号線も含み、それらのナノワイヤ信号線はトンネル抵抗接合部を介してn本のマイクロスケール信号線と相互接続され、エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線はそれぞれ、1つのnビット定重み符号コードワード内部アドレスに関連付けられる。
発明の詳細な説明
本発明の種々の実施形態は、非線形トンネル抵抗ナノワイヤ接合部を含むデマルチプレクサ、及びデマルチプレクサ内のナノワイヤを確実にアドレス指定するナノワイヤアドレス指定方法を対象とする。本発明の種々の実施形態の説明を理解するのを助けるために、第1のサブセクションにおいて、選択された誤り制御符号化技術の数学的な説明が提供される。第2のサブセクションでは、クロスバーアレイの概説が提供される。第3のサブセクションでは、トンネル抵抗器の特性の概説が提供され、第4のサブセクションでは、定重み符号の概説が提供される。最後に、第5のサブセクションでは、本発明の種々のデバイス及び方法の実施形態が説明される。
選択された誤り制御符号化技術の数学的な説明
本発明の実施形態は、誤り制御符号化において良く知られた技術から導出される概念を利用する。このサブセクションは、誤り訂正符号に関する背景情報を提供し、これらの題目に精通している人は読み飛ばしてもよい。当該技術分野のための優れた参考文献は、教科書、Lin and Costello著、「Error Control Coding: The Fundamentals and Applications」、Prentice-Hall, Incorporated, New Jersey, 1983年である。このサブセクションでは、誤り制御符号化において用いられる誤り検出技術及び誤り訂正技術の簡単な説明が説明される。さらなる詳細は、上記で引用された教科書から、又は当該技術分野における多数の他の教科書、論文及び雑誌記事から入手され得る。このサブセクションは、或る特定のタイプの誤り制御符号化技術に関する、数学的に正確であるが簡潔な説明を表す。本発明は、異なる目的のために、これらの誤り制御符号化技術に固有の概念を利用する。
誤り制御符号化技術は、符号化されたメッセージの中に情報を与えて格納中又は伝送中に生じる誤りを検出することを可能にし、場合によっては訂正することを可能にするために、普通テキストメッセージの中に補助ビット又はシンボルを系統的に導入するか、或いは絶対に必要とされるものよりも多い数のビット又はシンボルを用いて、普通テキストメッセージを符号化する。補助ビット又はシンボル、或いは絶対に必要な数よりも多いビット又はシンボルの1つの効果は、コードワードがベクトル空間内のベクトルと見なされ、コードワード間の距離が、コードワードのベクトル減算から導出される計量である場合、有効なコードワード間の距離を長くすることである。本発明は、アドレス信号線のオン状態とオフ状態との間の信号分離、例えば電圧又は電流をそれ相応に大きくするために、及びインターフェース相互接続における欠陥接合部許容度を与えるために、誤り制御符号化において用いられる概念を利用して、補助アドレス信号線を追加し、有効なアドレス間の距離を長くする。従って、本発明において、普通テキスト、及び誤り制御符号化の符号化されたメッセージは、入力アドレス及び符号化されたアドレスに類似し、誤り制御符号化における付加的な又は必要とされる数よりも多いシンボル又はビットは、補助的な又は絶対に必要とされる数よりも多い数の内部アドレス信号線に類似する。
誤り検出及び訂正を説明する際に、伝送、格納、及び検索されるべきデータを1つ又は複数のメッセージとして記述することが有用である。ただし、メッセージμは、領域Fの要素である、順序づけられた一連のシンボルμを含む。メッセージμは以下のように表すことができる。即ち、
μ=(μ,μ,...μq−1
ただし、μ∈Fである。
領域Fは乗法及び加法に関して閉じており、乗法的逆元及び加法的逆元を含む集合である。誤り検出及び訂正を計算する際に、或る素数に等しいサイズを有する整数の部分集合を含む領域を利用するのが一般的である。ただし、加算演算子及び乗算演算子はモジュロ加算及びモジュロ乗算と定義される。実際には、2値領域が一般的に利用される。一般的に、元のメッセージは、メッセージcに符号化され、また以下のように表される領域Fの順序付けられた一連の要素を含む。即ち、
c=(c,c,...cn−1
ただし、c∈Fである。
ブロック符号化技術はデータを複数のブロック内に符号化する。ここでの説明において、ブロックは、順序づけられた一連のn個のシンボルを含むメッセージcに符号化される一定の数のシンボルqを含むメッセージμと見なすことができる。符号化されたメッセージcは一般に、元のメッセージμよりも多い数のシンボルを含み、従ってnはqよりも大きい。符号化されたメッセージ内のr個の余分なシンボル(ただしr=n−q)を用いて冗長な検査情報が搬送され、伝送、格納及び検索中に生じる誤りを、極めて高い検出確率で検出することが可能になり、そして多くの場合に訂正することが可能になる。
線形ブロック符号では、2個のコードワードが、領域Fにわたる全てのn組のベクトル空間のq次元部分空間を形成する。コードワードのハミング重みはコードワード内の0でない要素の数であり、2つのコードワード間のハミング距離は2つのコードワードが異なる要素の数である。例えば、2値領域からの要素を仮定して、以下の2つのコードワードa及びbについて考える。即ち、
a=(10011)
b=(10001)
コードワードaは3のハミング重みを有し、コードワードbは2のハミング重みを有し、コードワードa及びbは第4の要素でしか異ならないため、コードワードaとbとの間のハミング距離は1である。線形ブロック符号は多くの場合に、3要素組[n,q,d]によって示される。ただし、nはコードワード長であり、qはメッセージ長であり、即ちコードワードの数の2を底とする対数と同等であり、dは異なるコードワード間の最小ハミング距離であり、その符号内の最小ハミング重みで、0でないコードワードに等しい。
伝送、格納及び検索のためのデータの符号化、及び符号化されたデータのその後の復号化は、データの伝送、格納及び検索中に誤りが生じない場合に、以下のように表記され得る。即ち、
μ→c(s)→c(r)→μ
ただし、c(s)は伝送前の符号化されたメッセージであり、c(r)は最初に検索又は受信されたメッセージである。従って、初期メッセージμを符号化して、符号化されたメッセージc(s)が生成され、その後、そのメッセージは伝送されるか、格納されるか、又は伝送及び格納され、その後、最初に受信されたメッセージc(r)として検索又は受信される。汚染されていない場合、その後、最初に受信されたメッセージc(r)を復号化して元のメッセージμが生成される。上記で示されたように、誤りが生じない場合、最初に符号化されたメッセージc(s)は最初に受信されたメッセージc(r)に等しく、最初に受信されたメッセージc(r)は、誤り訂正を用いることなく、元のメッセージμに簡単に復号化される。
符号化されたメッセージの伝送、格納又は検索中に誤りが生じる場合、メッセージの符号化及び復号化は以下のように表され得る。即ち、
μ(s)→c(s)→c(r)→μ(r)
従って、上述したように、元のメッセージμ(s)を符号化し、最初に受信されたメッセージc(r)を復号化又は再構成して、最後の受信メッセージμ(r)を生成するために用いられる誤り検出技術及び誤り訂正技術の忠実度によって、最後のメッセージμ(r)は、最初のメッセージμ(s)に等しいことも、等しくないこともある。誤り検出は、
c(r)≠c(s)
であることを判定するプロセスであるが、誤り訂正は、汚染された最初に受信されたメッセージから、最初の符号化されたメッセージを再構成するプロセスである。即ち、
c(r)→c(s)である。
符号化プロセスは、μとしてシンボル化されるメッセージが、符号化されたメッセージcに変換されるプロセスである。代案として、メッセージμは、Fの要素を含むアルファベットから順序付けられた1組のシンボルを含むワードであると見なされることができ、符号化されたメッセージcは、Fの要素のアルファベットから順序付けられた1組のシンボルを含むコードワードと見なされることもできる。ワードμは、Fの要素から選択されるq個のシンボルの任意の順序付けられた組み合わせとすることができ、コードワードcは、符号化プロセスを介してFの要素から選択される順序付けられた一連のn個のシンボルと定義される。即ち、
{c:μ→c}である。
線形ブロック符号化技術は、ワードμをq次元ベクトル空間内のベクトルであると見なして、以下のように、ベクトルμと生成行列とを乗算することによって、長さqのワードを符号化する。即ち、
c=μ・G
上記の式内のシンボルを表記的に拡張すると、以下の代替の式のいずれかが生成される。
ただし、g=(gi,0,gi,1,gi,2,・・・gi,n−1)である。
線形ブロック符号のための生成行列Gは、以下の形を有することができる。
従って、生成行列Gは、q×q恒等行列Iq,qで拡大された行列Pに置き換えることができる。この形の生成行列によって生成される符号は、「組織符号」と呼ばれる。この生成行列がワードμに適用されると、結果として生成されるコードワードcは以下の形を有する。即ち、
c=(c,c,...,cr−1,μ,μ,...,μq−1
ただし、c=μ0,i+(μ1,i,...,μq−1q−1,i)である。
ここでの説明において、検査シンボルがメッセージシンボルに先行するという規則が用いられることに留意されたい。検査シンボルがメッセージシンボルに後続するという代替の規則を用いることもでき、生成行列内のパリティ検査及び恒等部分行列が代替の規則に従うコードワードを生成するように挿入される。従って、組織的線形ブロック符号では、コードワードは、r個のパリティ検査シンボルcと、それに続く、元のワードμを含むシンボルとを含む。誤りが生じない場合、元のワード、即ちメッセージμは、対応するコードワード内でクリアテキスト形式において生じ、その対応するコードワードから容易に抽出される。パリティ検査シンボルは結局、元のメッセージ、即ちワードμのシンボルの一次結合になる。
第2の有用な行列の1つの形は、以下のように定義されるパリティ検査行列Hr,nである。即ち、
r,n=[Ir,r|−PT
又は、同等に以下のように表される。
パリティ検査行列は、組織的誤り検出及び誤り訂正に使用され得る。誤り検出及び訂正は、以下のように、最初に受信又は検索されたメッセージc(r)からシンドロームSを計算することを含む。即ち、
S=(S,S,...,Sr−1)=c(r)・HT
ただし、Hは、以下のように表されるパリティ検査行列Hr,nの転置行列である。
2値領域が利用される場合に、x=−xであるので、H内に上記で示されるマイナス符号は一般的には示されないことを留意されたい。
ハミング符号は、誤り訂正のために作成された線形符号である。3以上の任意の正の整数mの場合、以下のように、コードワード長n、メッセージ長q、パリティ検査シンボルの数r、及び最小ハミング距離dminを有するハミング符号が存在する。即ち、
n=2−1
q=2−m−1
r=n−q=m
min=3
ハミング符号のためのパリティ検査行列Hは、以下のように表すことができる。即ち、
H=[I|−Q]
ただし、Iはm×m恒等行列であり、部分行列Qは全ての2−m−1個の別個の列を含み、それは、それぞれが2個以上の0でない要素を有するm組である。例えば、m=3の場合、[7,4,3]線形ブロックハミング符号のためのパリティ検査行列は、以下のようになる。即ち、
ハミング符号のための生成行列は、以下の式によって与えられる。即ち、
ただし、Qは部分行列Qの転置行列であり、

は、(2−m−1)×(2−m−1)恒等行列である。パリティ検査行列Hからl個の列を組織的に削除することによって、一般的に、短縮ハミング符号のためのパリティ検査行列H’を、以下の式を用いて求めることができる。即ち、
n=2−l−1
q=2−m−l−1
r=n−q=m
min≧3
以下で説明されるように、本発明の一実施形態は、上述した誤り制御符号化技術を全く異なる問題空間に利用することを含み、その問題空間では、長さqのメッセージから長さq+rのコードワードを生成するのではなく、q+r本の内部信号線間の相互接続が、q本の入力信号線へのアドレス入力から生成される。言い換えると、本発明の一実施形態は、誤り制御符号化技術を最大でサイズ2のアドレス空間内のアドレスに適用して、アドレス信号線と、2個のアドレスによってアドレス指定される最大で2本の信号線との間の相互接続マッピングを生成することを含む。
種々の用途においてコードワード間のハミング距離を大きくするために、他のタイプの符号が利用される。これら代替の符号のうちの多くは、生成行列を用いて容易に生成されること、及び符号化された値がコードワードから直接読み出されることを可能にする線形ブロック符号のトランスペアレントなパススルー機構を含む、線形ブロック符号の好都合な特性を持たない。線形ブロック符号の場合、普通テキストメッセージは、パリティ検査シンボル又はビットをさらに含むコードワードに直接移行する。他のタイプの符号では、対応するコードワードにおいて、普通テキストメッセージはそのまま読み取られることができない。いずれの場合でも、コードワードは、符号化されるべき全ての有効なメッセージを列挙するために絶対に必要とされる数よりも多い数のシンボル又はビットを含む。線形ブロック符号の場合には、付加的なシンボル又はビットは、平文シンボル又はビットを補うパリティ検査シンボル又はビットであるが、他のタイプの符号では、有効なメッセージが、コードワードサイズに等しい次元のベクトル空間の全体にわたって分散される。
組み合わせ符号は、コードワード間のハミング距離を大きくするための簡単な手法を提供する。組み合わせ符号(「定重み符号」又は「rホットコード」としても知られている)を作成するために、nビットの全コードワード空間から一定の数の1を有するrビットの組み合わせを選択して、長さnのC =n!/r!(n−r)!個のコードワードを生成することができる。当然のことながら、nビットの全コードワード空間から一定の数の0を有するrビットの組み合わせを選択することによって、同じ数のコードワードを有する対称な符号を生成することができる。例えば、C =n!/r!(n−r)!=165個のコードワードを含む組み合わせ符号は、厳密に3つのビットが値「1」を有する、全ての可能な11ビットコードワードを選択することによって得ることができ、それらのコードワードは以下の表に与えられる。
メッセージを組み合わせ符号に符号化するのは幾分複雑であるが、そのように行うための論理は、論理回路レベルにおいて簡単に構成され得る。組み合わせ符号は、2の保証最小ハミング距離を有し、コードワード間で著しく良好な平均ハミング距離分離を有することができる。例えば、上記のC 11符号の場合、コードワード間の平均ハミング距離は4.39である。また、組み合わせ符号は一定の重みを有するので、比較的狭い範囲内での全信号の区別可能性をもたらすという利点を有する。ただし、重みは値「1」を有するビットの数として定義される。
別の類似したタイプの符号は、「ランダム」符号と呼ばれ、一定の長さのランダムなコードワードを選択することによって得られる。例えば、所望の数の2値コードワード2を得るために、一定の長さの2値nビットコードワードサイズを選択し、十分な数のランダムなnビット2進数を選択することができる。ただし、n>Aqである。Aの値が大きくなると、コードワード間の予想される最小ハミング距離も大きくなる。ランダム符号を作成する場合、既に選択されているコードワードに対する最小値よりも小さなハミング距離を有する新たなコードワードを不合格にするために、距離検査を実行することができ、増大した平均ハミング距離、及び増大した予想最小ハミング距離を得るために、概ね等しい数の「1」ビット及び「0」ビットを有するランダムなコードワードが使用され得る。
本発明の方法及びシステムにおいて使用され得るさらに別のタイプの符号は、ランダム線形符号である。ランダム線形符号では、生成行列は、パリティ検査和を表す情報要素の線形和から生成されるパリティ検査行列と、恒等行列との組み合わせとして生成されるのではなく、線形性の制約の下でランダムに生成される。ランダム線形ブロック符号は一般的に組織的ではなく、線形である。
相補繰返し符号は、線形ブロック符号に基づく相補反復符号であり、線形ブロック符号内の各コードワードの補数をコードワードに添付して、平衡線形符号コードワードを生成することによって構成される。[n,q,d]線形符号からこのようにして生成される相補繰返し符号は定重み符号を生成する。定重み符号は、以下のサブセクションにおいて説明される。
クロスバーアレイ及びナノワイヤ接合部
図1はナノワイヤクロスバーアレイを示す。図1では、概ね平行なナノワイヤ102の第1の層の上に、概ね平行なナノワイヤ104の第2の層が重ねられる。第2の層104は、第1の層102のナノワイヤに対して、向き(配向)において概ね垂直であるが、層間の配向角は変更してもよい。ナノワイヤの2つの層は格子又はクロスバーを形成し、第2の層104の各ナノワイヤは第1の層102の全てのナノワイヤの上に重なり、2つのナノワイヤ間の最も近い接点を表すナノワイヤ交差部において、第1の層102の各ナノワイヤに間近で接触する。図1の個々のナノワイヤは長方形の断面を有するように示されるが、ナノワイヤは、正方形、円形、楕円形、又はさらに複雑な断面を有することもできる。また、ナノワイヤは、多数の異なる幅又は直径、及びアスペクト比又は偏心率を有することもできる。用語「ナノワイヤクロスバー」は、ナノワイヤに加えて、サブマイクロスケールワイヤ、マイクロスケールワイヤ、又はさらに大きな寸法のワイヤから成る1つ又は複数の層を有するクロスバーを指すことがある。
ナノワイヤ層は、機械的なナノインプリント技術によって製造され得る。代案として、ナノワイヤは、化学的に合成されることができ、ラングミュア−ブロジェット工程を含む1つ又は複数の工程ステップにおいて、概ね平行なナノワイヤの層として堆積され得る。また、ナノワイヤを製造する他の代替の技術も利用することができる。こうして、図1に示されるような、第1の層及び第2の層を含む2層ナノワイヤクロスバーは、多数の比較的簡単な工程のうちのいずれかによって製造され得る。多数の異なるタイプの導電性ナノワイヤ及び半導電性ナノワイヤは、金属物質及び半導体物質から、これらのタイプの物質の組み合わせから、及び他のタイプの物質から、化学的に合成され得る。ナノワイヤを電気回路に組み込むために、多種多様な方法を通じて、ナノワイヤクロスバーをマイクロスケールのアドレスワイヤリード又は他の電子リードに接続することができる。
ナノワイヤ交差部において、抵抗器及び他のよく知られている基本的な電子部品のようなナノスケール電子部品を製造して、2つの重なり合うナノワイヤを相互接続することができる。図2A及び図2Bは、ナノワイヤクロスバー内の2つの隣接する層のナノワイヤ202及び204を相互接続する、ナノワイヤ接合部の2つの異なる図を提供する。ナノワイヤ接合部は、2つのナノワイヤ202と204との間の物理的な接触を伴うことも、伴わないこともある。図2Aに示されるように、2つのナノワイヤは、その重なり合う点において物理的に接触していないが、ナノワイヤ202と204との間の隙間は、その最も近い接点において2つのナノワイヤ間に存在する、抵抗性素子206によって表される多数の分子によって橋渡しされる。抵抗性素子206は、抵抗器として動作する1つ又は複数の分子から構成され得る。本発明の特定の実施形態では、抵抗性素子206は、重なり合うナノワイヤの層間に形成され、図3A〜図3Dに関連して後述されるように構成される、「中間層」と呼ばれる別個の層において導入され得る。
ナノワイヤ接合部分子の抵抗のような電子的特性は、ナノワイヤ接合部分子の特定の分子構成又は電子的状態に応じて変化する可能性がある。場合によっては、ナノワイヤ接合部分子の状態の変化は、可逆的でないことがある。他の場合には、ナノワイヤ接合部分子は導電性であるが、その分子は、非常に高い電圧を印加することによって、ナノワイヤのナノワイヤ接合部に近い部分と共に、不可逆的に損傷を受けることがあり、結果として、2つのナノワイヤ間の導電性が途絶して、それらの間の電気的接続が切断されることがある。さらに他の場合には、ナノワイヤ接合部分子は、1つの状態から別の状態に、及び逆戻りして可逆的に移行することができ、その結果、ナノワイヤ接合部において構成される抵抗性素子は、選択されたナノワイヤ接合部に差動電圧を印加することによって、再構成される、即ちプログラムされ得る。図2Bは、図2Aに示された抵抗性素子206並びに重なり合うナノワイヤ202及び204の略図を示す。図2Bに示された略図は、残りの図面の全体にわたって、抵抗性ナノワイヤ接合部を表すために使用される。
種々の異なるタイプの分子が、2つの重なり合うナノワイヤ間に流れる電流のレベルを制御することのような、多種多様な目的のためにナノワイヤ接合部に導入され得る。図2Aに示されるような、ナノワイヤ接合部を橋渡しする分子は、分子が抵抗性の電気的特性、半導体のような電気的特性又は導電性の電気的特性を示す種々の異なる状態を有することができる。ナノワイヤ接合部分子の状態、及びその状態の相対的なエネルギーは、ナノワイヤ接合部を形成する重なり合うナノワイヤに差動電流レベル又は差動電圧を印加することによって制御され得る。例えば、ナノワイヤ接合部のナノワイヤに電圧を印加することによって、ナノワイヤ接合部分子の特定の状態を設定することができる。印加される電圧は、ナノワイヤ接合部分子のレドックス状態を変更することができ、それによって、ナノワイヤ接合部分子が、還元された状態で導体として動作し、又は酸化された状態で絶縁体として動作する。
ナノワイヤ接合部は、電気的に、光学的に、機械的に、又は他の手段によって構成され得る。図3A〜図3Dは、2層ナノワイヤクロスバーから再構成可能なナノスケール電気部品のネットワークを構成する1つの可能な手法を示す。図3A〜図3Dの例は、ナノワイヤクロスバーを電子回路の有用な部分として構成することができる一般的なプロセスを示すことを意図している。図3A〜図3Dでは、小さな3×3ナノワイヤクロスバーが示されており、全部で9個のナノワイヤ接合部に円があり、その円がそれぞれ、ナノワイヤ接合部分子の状態を示している。図3A〜図3Dにおいて「1」を付された1つの状態では、ナノワイヤ接合部分子は抵抗特性を有することができ、一方、図3A〜図3Dにおいて「2」を付された第2の状態では、ナノワイヤ接合部分子は異なる特性を有することができ、その特性によって、ナノワイヤ接合部分子は絶縁体として働く。最初に、図3Aに示されるように、ナノワイヤクロスバー300のナノワイヤ接合部の状態は「2」を付されている。次に、図3Bに示されるように、状態「1」を有するようにナノワイヤ接合部を構成、即ちプログラムするために、ナノワイヤ接合部を形成するように交差するナノワイヤに書込み電圧、即ち構成電圧を印加することによって、各ナノワイヤ接合部に一意にアクセスすることができる。例えば、図3Bでは、水平ナノワイヤ302に第1の書込み電圧v’が印加され、垂直ナノワイヤ304に第2の書込み電圧v’’が印加されて、ナノワイヤ接合部306の状態が「2」から「1」に変化する。図3Bに示されたステップに類似したステップを通じて、個々のナノワイヤ接合部を構成することができ、結果として、図3Cに示されるように、ナノスケール部品ネットワークが完全に構成される。図3Cでは、書込み電圧を選択的に印加することによって構成されているナノワイヤクロスバーを通じて、ナノワイヤ接合部306、308及び310の状態が、下方に傾斜した対角線を形成する。図3Dに示されるように、そのナノスケール電気部品ネットワークは、集積回路の一部として使用され得る。ナノスケール電気部品格子に入力312として入力電圧v’、v’’及びv’’’を印加することができ、集積回路の一部を表すナノスケール電気部品ネットワークの動作の結果として、出力電圧v’、v’’及びv’’’314にアクセスすることができる。一般に、入力電圧v’、v’’及びv’’’、並びに出力電圧v’、v’’及びv’’’は、書込み電圧vと比べて、相対的に低い大きさを有する。ナノワイヤのタイプ、半導体ナノワイヤの場合に利用されるドーパントのタイプ、及びナノワイヤクロスバーにおいて利用されるナノワイヤ接合部分子のタイプに応じて、ナノワイヤクロスバーを、ナノワイヤベースの電気部品ネットワークに構成するために、多数の異なる構成プロセスを用いることができる。
非線形トンネル抵抗接合部の特性
非線形トンネル抵抗器として動作するナノワイヤ接合部分子によって相互接続される2つの重なり合うナノワイヤ間に流れる電流は、電流−電圧式によってモデル化され得る。即ち、
I=(1/2)(keaV−ke−aV)=ksinh(aV)
ただし、Iはナノワイヤ接合部の中に流れる電流であり、Vはナノワイヤ接合部の両端の電圧であり、kはナノワイヤ接合部の擬似コンダクタンスであり、aは電圧スケール係数である。擬似コンダクタンスk及びスケール係数aは、ナノワイヤ接合部分子の物理的特性によって決定されるパラメータである。スケール係数aは、ナノワイヤ接合部の抵抗特性を表し、重なり合うナノワイヤ間の電圧の変化に基づいて、ナノワイヤ接合部を流れる電流の変化を特徴付けるために使用され得る。パラメータkは、線形抵抗器のコンダクタンスg=1/Rに類似し、Rは抵抗を表す。上記で与えられた電流−電圧式に従って動作する非線形トンネル抵抗器は、「トンネル抵抗器」とも呼ばれる。
図4は、クロスバーアレイ内に形成されたナノスケールトンネル抵抗接合部の動作を示す電流対電圧データのプロットを示す。図4では、水平線402は電圧軸を表し、垂直線404は電流軸を表す。曲線406及び408は、寸法75nm×30nmのナノスケールトンネル抵抗接合部に−2V〜2Vの電圧を印加することによって得られる2つの電流対電圧データセットのプロットである。曲線410は、曲線406及び408によって表されるデータに適合させた電流−電圧式のプロットである。即ち、
I=2×10−7sinh(1.3455V)
曲線410は、電流−電圧式が、クロスバーアレイ内のナノワイヤ接合部に形成されるナノスケールトンネル抵抗器を良好に表していることを示す。図4に示されるトンネル抵抗器分子の非線形特性は、ナノワイヤ接合部分子の相対的に低エネルギーの非占有量子状態を通じた、電子の量子力学的トンネル現象の結果である。図4において、電流対電圧曲線は、原点についての反転対称を示す。なぜなら、トンネル抵抗接合部の重なり合うナノワイヤに印加される電圧を逆にすると、電流の方向が変化するが、トンネル抵抗接合部を流れる電流の大きさ|I|は影響を及ぼされないからである。
図5は、トンネル抵抗接合部の動作特性を示す電流対電圧曲線を示す。図5において、水平線502は、正規化された電圧軸を表し、垂直線504は、正規化された電流軸を表す。電圧軸によって表される電圧は、以下の式に従って正規化される。
ただし、V506はln2/aに等しく、「単位電圧ステップ」と呼ばれる。電流は以下の式に従って正規化される。
曲線508は、トンネル抵抗接合部のための正規化された電流−電圧を表しており、その動作は以下の式によって表される。
曲線508は、線形領域510、並びに2つの指数関数領域512及び514として特定される種々の挙動領域を定性的に示す。線形領域510では、曲線508は、

の場合に、
I≒k・a・V
によって近似され得る概ね線形な電流対電圧関係を示す。ただし、

は線形電流対電圧しきい値電圧である。線形領域510は、線形しきい値電圧の大きさ

よりも小さな大きさの電圧の場合に、トンネル抵抗接合部が、コンダクタンスkaを有する線形抵抗接合部として動作することを示す。また、線形領域510は、トンネル抵抗接合部の両端の電圧の大きさが小さくなると、ナノワイヤ接合部の抵抗が概ね一定になることを示す。結果として、トンネル抵抗接合部を流れる電流の大きさは0まで減少する。対照的に、指数関数領域512及び514では、曲線508は、

の場合に、以下の式によって近似され得る非線形の電流対電圧関係を示す。
ただし、

指数関数領域512及び514は、しきい値電圧

よりも大きな大きさの電圧の場合に、トンネル抵抗接合部の抵抗が減少し、ナノワイヤ接合部を流れる電流が指数関数的に増加することを示す。電圧

はトンネル抵抗接合部に印加され得る正規化された電圧の領域の下限及び上限を表す。

よりも高い電圧をトンネル抵抗接合部に印加すると、接合部を橋渡しする分子が不可逆的に損傷を受けて、その接合部が動作不可能になり、重なり合うナノワイヤ間の電気的接続が破壊される。
トンネル抵抗器は、線形抵抗器と共通の多数の特性を有する。例えば、それぞれ同じコンダクタンスgを有するm個の並列の線形抵抗器の束を流れる全電流は、各抵抗器を流れる電流の和であり、コンダクタンスmgを有する単一の線形抵抗器によって表され得る。図6Aは、各トンネル抵抗器が同じスケール係数a及び擬似コンダクタンスkを有する、多数の並列のトンネル抵抗器600を示す。図6Aにおいて、各トンネル抵抗器602は、電流が電源VDD604からグランド606まで流れるための経路Iを与える。電源VDD604からグランド606まで流れる全電流ITotalは、m個の経路に均等に分割され、各経路は同じ電流Iを伝える。並列のトンネル抵抗600を流れる全電流は、以下の式によって与えられ,
Total=mI=(mk)sinh(aV)
並列のトンネル抵抗器の数が、スケール係数a及び擬似コンダクタンスmkを有する単一の等価なトンネル抵抗器によって表され得ることを示す。
また、トンネル抵抗は、直列に接続されて、分圧器を形成するために使用され得る。図6Bは、2つのトンネル抵抗器から構成される分圧器を示す。図6Bにおいて、上側トンネル抵抗610及び下側トンネル抵抗612は、電源604とグランド606との間の全電圧を、以下のように分割する。即ち、
=v+v
ただし、vは上側抵抗器610の両端の電圧であり、vは下側抵抗器612の両端の電圧である。上側トンネル抵抗器610を流れる電流は、下側トンネル抵抗器612を流れる電流に等しく、以下の式によって表される。即ち、
sinh(av)=ksinh(av
上側トンネル抵抗器610及び下側トンネル抵抗器612を接続するワイヤに接続されるワイヤ614は、全電圧からトンネル抵抗器610の両端での電圧降下を引いた値、v−v、即ち、トンネル抵抗612の両端での電圧降下に等しい電圧を有する。ワイヤ614によって伝えられる電圧は、以下の式によって与えられる。
定重み符号
定重み符号は、相補繰返し符号のスーパークラスである。しかしながら、相補繰返し符号とは異なり、一般に、定重み符号には簡単な生成行列はないが、或る種の比較的効率の悪い定重み符号に基づいて、相補繰返し符号から生成され得る。定重み符号は、良く知られた誤り制御符号化符号であり、所望の特性を有する定重み符号の多数の例が開発及び発表されている。
ここでの説明のために、定重み符号は、符号表によって表されるものと見なすことができる。図7は、定重み誤り制御符号化符号を表す表を示す。図7に示された表702は、アドレスa〜am−1のリストを含む第1の列704と、対応するコードワードu〜um−1の第2の列706とを含む。従って、各アドレスaに対応する一意のコードワードuがある。図7の定重み符号表702では、最初の4つの行708は2進数として表されるアドレス及び対応するコードワードを含むが、残りの行はアドレス及び対応するコードワードのシンボル表現を示す。アドレスは全て、2進数でq個の一定の長さを有する。コードワードは、n個の2進数の一定の長さを有する。定重み符号内のコードワードの数はMであり、即ち、表の長さである。多くの線形ブロック符号では、符号サイズは厳密に2の累乗である。対照的に、定重み符号はそうではない。従って、多数の線形ブロック符号の場合に、q=logMであるが、定重み符号の場合には、qは一般にceiling(logM)に等しい。
図8は、定重み符号のような、2値符号の2つのコードワードuとuとの間の距離の計算を示す。図8は、2つのコードワードu802及びu804の2値の行ベクトル表現を示し、コードワードuとuとの間の距離の計算を示す。その距離は、以下のように定義される。即ち、
d(u,u)=w(uXORu
ただし、wはコードワードu802及びu804の排他的論理和(「XOR」)806の重みを指している。図8に示される特定のコードワードの場合、その距離は4に等しく(図8の808)、それは、コードワードのビットベクトル表現において、2つのコードワードの値が異なる位置の数である。
図9及び図10は、8つの3ビット2進数000、001、010、011、100、101、110及び111の集合に関する距離の概念を示す。図9は、3ビットコードワードの全ての対間の距離の表900を示す。8つの3ビット2進数は、一番上の行902に沿って、且つ一番左の列904に沿って配置される。任意の2つの3ビット数間の距離dは、その表内の項目として与えられる。例えば、3ビット数「000」906と3ビット数「111」908との間の距離は「3」であり、表の項目910に配置される。その距離プロファイルは、各コードワードの自身との距離を含むことに留意されたい。例えば、対角線912における「0」項目は、各コードワードの自身との距離に対応し、最小距離dminである。2つの3ビット数のいずれかの間の最大限取り得る距離dmaxは「3」であり、それは、対角線914内の項目に対応する。
図10は、図9に関連して説明された3ビット数の集合に関する距離プロファイル1000を示す。距離プロファイル1000は、取り得る距離毎の一意の数の対の数をヒストグラム形式でプロットしたものである。そのヒストグラムの列は、同じ距離を有する3ビット2進数の数に対応し、それは、同じ値を有する表900内の項目の数をカウントすることによって求められる。例えば、そのヒストグラムの列1002は、「1」の距離だけ互いから分離される、24個の異なる3ビット数の対を表し、それは、値「1」を有する表900内の全ての項目をカウントすることによって求められる。列1004は、対角線912内の8個の数の「0」項目に対応し、列1006は、対角線914内の8個の数の「3」項目に対応する。
図11は、コードワードの重みを求めることを示す。コードワードの重みは、そのコードワードを表すビットベクトルに含まれるビット値の和である。言い換えると、コードワードの重みは、コードワード内の「1」ビットの数である。コードワードの重みは、そのコードワードのビットベクトル表現内の「1」ビット1102の数をカウントすることによって計算され得るか、又は代案として、そのコードワードと全ての0ビットのコードワードu1104との間の距離として計算され得る。コードワードの重みは、w(u)として関数の形で、又は代替的にwとして指定され得る。
コードワードの重みw(u)、1組のコードワード内の2つのコードワード間の最小距離dmin、符号の長さM、及びコードワードの長さnが説明されてきたが、ここで、定重み符号を指定するために用いられる表記上の規則を説明することができる。図12は定重み符号を示す。定重み符号は、4組の整数(n,M,dmin,w)として指定される。ただし、nはコードワードの長さであり、Mは符号内のコードワードの数、即ち符号のサイズであり、dminは符号内の任意の2つのコードワード間の最小距離であり、wは符号内の各コードワードの重みである。その名前が暗示するように、定重み符号では、全てのコードワードが、同じで一定の重みwを有する。定重み符号は、アドレスベクトルa1204に関して演算し、コードワードu1206を生成する演算子E(n,M,dmin,w)1202と考えることができる。また、定重み符号は、n長ビットベクトル1210に関して演算し、アドレスベクトルa1212を生成する逆演算子E−1(n,M,dmin,w)1208によっても特徴付けられる。暗号化演算子E(n,M,dmin,w)はアドレスa毎に単一の一意のコードワードuを生成するが、逆演算子E−1(n,M,dmin,w)は、コードワードuの或る距離内にある全てのコードワードを、コードワードuに対応するアドレスaにマッピングする。逆演算子E−1のこの多対一マッピングは、定重み符号の誤り訂正の態様、及び他の誤り訂正符号のための基礎である。雑音のあるチャネルを介して転送される必要があるテキスト及び数値は、それぞれが1つのアドレスであると見なされる、長さqのセグメントに分割され、そのアドレスが定重み符号演算子Eによって一連のコードワードとして符号化され、そのコードワードが伝送される。受信されたコードワード内に少数の誤り、一般的にはdmin/2未満の誤りは、コードワードを符号化されていない情報に戻すようにマッピングする逆演算子E−1により、許容され得る。
本発明の実施形態
本発明の種々の実施形態は、非線形トンネル抵抗器ナノワイヤ接合部を含むデマルチプレクサ、及びデマルチプレクサ内のナノワイヤを確実にアドレス指定するためのナノワイヤアドレス指定方法を対象とする。それらの実施形態は、ナノスケールメモリアレイ内のメモリ素子内のナノワイヤ、ロジックアレイ内のナノワイヤ、又はラッチアレイのラッチを含む、ナノワイヤクロスバー内のナノワイヤをアドレス指定するために使用され得るマイクロスケール/ナノスケールエンコーダ−デマルチプレクサにおいて定重み符号を利用する。
図13は、本発明の多数の実施形態のうちの1つを表す、マイクロスケール/ナノスケールエンコーダ−デマルチプレクサ1300を示す。デマルチプレクサ1300は、混合マイクロスケール/ナノスケールクロスバーアレイ1302と、エンコーダ1304とを含む。クロスバーアレイ1302は、抵抗接合部1316のような、抵抗接合部を介して1組のナノワイヤ1312〜1315に選択的に相互接続される1組のマイクロスケール信号線1306〜1311を含む。また、マイクロスケール信号線は、エンコーダ1304にも相互接続される。エンコーダ1304は、定重み符号に従って受信したアドレスaを符号化し、高電圧及び低電圧のパターンとして、又は逆の極性を有する電圧のパターンとして、マイクロスケール信号線1306〜1311上にコードワードu1320を出力する。マイクロスケール信号線1306〜1311に電圧が印加される結果として、ナノワイヤ1312〜1315上に電圧が出力される。
コードワードuに対応して、エンコーダ1304から電圧のパターンが出力される結果として、ナノワイヤ1312〜1315から多数の異なる電圧が出力される。コードワードuに一致するアドレスhを有するナノワイヤは、最も高い電圧出力を伝え、「選択されたナノワイヤ」と呼ばれる。残りのナノワイヤは、「選択されないナノワイヤ」と呼ばれる。各ナノワイヤのアドレスは、ナノワイヤをエンコーダ1304から出るマイクロスケール信号線に相互接続する抵抗接合部のパターンに対応する。ナノワイヤのアドレスは、最も左側のマイクロスケール信号線から開始し、最も右側のマイクロスケール信号線まで進み、抵抗器を含む各マイクロスケール信号線/ナノワイヤ交差部を2値の「1」によって表し、抵抗器を含まない各接合部を2値の「0」によって表すことによって、求めることができる。例えば、ナノワイヤ1312のアドレスは、最も左側の信号線1306から開始し、最も右側の信号線1311に向かって進むことによって求められ、それによって、抵抗接合部のパターン「0」、「0」、「0」、「1」、「1」及び「1」が明らかにされる。結果として、ナノワイヤ1312のアドレスhは、「000111」に等しい。図14は、本発明の多数の実施形態のうちの1つを表す、2値入力アドレスa及び2値出力アドレスuの一例の表を示す。エンコーダ1304に入力される2値入力アドレスaは列1402内に表示され、列1404は、エンコーダ1304から出力される、対応する2値コードワードuを表示する。列1404内の各コードワードuは、図13に示されるナノワイヤ1312〜1315のうちの1つのアドレスhに対応する。
図6A及び図6Bに関連して上述されたように、電圧のパターンを受信するナノワイヤから出力される電圧は、分圧器効果に起因する。図15A及び図15Bは、エンコーダ1304から電圧を受信するナノワイヤ1312の分圧器表現の一例を示す。図15Aは、抵抗器ナノワイヤ接合部1502〜1504を介して、マイクロスケール信号線1309〜1311に相互接続されるデマルチプレクサ1300のナノワイヤ1312を示す。図15Aでは、マイクロスケール信号線にエンコーダ1304によって出力される電圧のパターンから構成されるコードワードは、破線の囲い1506内の数値の2値「0」及び「1」によって表される。2値の「1」に対応する電圧は、電源電圧であると見なされることができ、2値の「0」に対応する電圧は、グランド、又は電圧シンクであると見なされ得る。例えば、2値の「1」は、電圧2Vに対応することができ、2値の「0」は−2Vの相対電圧にあるグランド又は電圧シンクに対応することができる。2値の「1」に対応する電圧を伝えるマイクロスケール信号線は、ナノワイヤ1312に相互接続され、ナノワイヤ1312を電圧源に相互接続する1組の並列抵抗器と見なされ得る。2値の「0」に対応する電圧を伝えるマイクロスケール信号線は、ナノワイヤ1312に相互接続され、ナノワイヤ1312をグランド又は電圧シンクに相互接続する1組の並列抵抗器と見なされ得る。図15Bは、図15Aに示されたマイクロスケール/ナノスケールデマルチプレクサの分圧器の回路図を示す。図15Bにおいて、線1508はナノワイヤ1312を表し、上側抵抗器1510は2値の「1」に対応する電圧を伝えるマイクロスケール信号線1310及び抵抗接合部1503の組み合わせを表し、下側抵抗器1512及び1514は、マイクロスケール信号線1309及び抵抗接合部1502の組み合わせ、並びにマイクロスケール信号線1311及び抵抗接合部1504の組み合わせを表しており、いずれも、2値の「0」に対応する電圧を表す。白丸1512は、電圧源を表す。多数のマイクロスケール信号線に相互接続される1つのナノワイヤの分圧器の回路図を用いて、ナノワイヤから出力される電圧を求めることができる。
図16A及び図16Bは、ナノワイヤから出力される電圧を求めるために用いられると共に、本発明の多数の実施形態のうちの1つを表す、デマルチプレクサの多数のマイクロスケール信号線に相互接続されるナノワイヤの分圧器表現を示す。図16Aにおいて、線1602は、デマルチプレクサナノワイヤを表す。上側並列抵抗器1604はそれぞれ、ナノワイヤ1602を、2値の「1」に対応する電圧を伝えるマイクロスケール信号線に相互接続する抵抗接合部を表し、下側並列抵抗器1606はそれぞれ、ナノワイヤ1602を、2値「0」に対応する電圧を搬送するマイクロスケール信号線に相互接続する抵抗接合部を表す。いずれの組の並列抵抗器1604及び1606の抵抗器は同一である。1組の上側並列抵抗器1604内の抵抗器の数は、差w−zによって求めることができる。ただし、wはコードワードuの重みであり、z=d(h,u)/2は、1組の下側並列抵抗器1606内の抵抗器の数であり、d(h,u)はhとuとの間の距離である。
1組の上側並列抵抗器1604を流れる全電流は(w−z)Iである。ただし、Iは上側抵抗器束1604内の各抵抗器を流れる電流である。1組の下側並列抵抗器1606を流れる全電流はzIである。ただし、Iは1組の下側並列抵抗器1604内の各抵抗器を流れる電流である。結果として、1組の上側並列抵抗器1604は単一の抵抗器によって表されることができ、1組の下側並列抵抗器1606も、単一の抵抗器によって表され得る。図16Bは、それぞれ、1組の上側並列抵抗器1604及び1組の下側並列抵抗器1606の単一抵抗器表現1612及び1614を示す。電圧源1608とグランド1610との間の全電圧vは、両方の組の並列抵抗器1604及び1606にかかる電圧の和に等しく、以下の式によって与えられる。即ち、
=v+v
ただし、vは1組の上側並列抵抗器1604にかかる電圧であり、vは1組の下側並列抵抗器1606にかかる電圧である。1組の上側並列抵抗器1604及び1組の下側並列抵抗器1606は、図16Bに示されるように、単一の抵抗器1612及び1614を直列に接続したものに対応すると見なされることができるため、1組の上側並列抵抗器1604を流れる電流は、1組の下側並列抵抗器1606を流れる電流に等しく、以下の電流式によって表される。即ち、
(w−z)I=zI
この式を用いて、ナノワイヤ1602から出力される電圧を求めることができる。トンネル抵抗器電流対電圧関係、即ち、
=ksinh(av
=ksinh(av
を上記の電流式に代入することによって、以下の式が与えられる。即ち、
(w−z)ksinh(a(v−v))=zksinh(av
ただし、v=v−vである。電圧vについて解くと、ナノワイヤ1602から出力される電圧が与えられる。
デマルチプレクサナノワイヤ出力電圧vh,a nonlinearは、パラメータkとは無関係である。
図17A〜図17Dは、本発明の多数の実施形態のうちの1つを表す、トンネル抵抗接合部を利用するデマルチプレクサのナノワイヤからの電圧出力を示す。図17Aにおいて、入力アドレスa「00」1802がエンコーダ1304に入力され、エンコーダは、ナノワイヤ1312のアドレスhに対応するコードワードu「000111」1704を出力する。結果として、選択されたナノワイヤ1312は、以下の電圧を出力する。
残りの選択されないナノワイヤ1313〜1315はそれぞれ以下の電圧を出力する。
その電圧は、選択されたナノワイヤ1312によって出力される電圧よりも低い。図17B〜図17Dは、図17Aに関連して説明されたように、それぞれ入力アドレス「01」、「10」及び「11」に関して、図17Aに示されたデマルチプレクサの動作を示す。
図17A〜図17Dにおいて、選択されないナノワイヤから出力される電圧は同一であるが、多数のナノワイヤ及び多数のマイクロスケール信号線を利用するデマルチプレクサは、間隔
[vmin OFF,vmax OFF
によって表される「オフ電圧範囲」と呼ばれる電圧範囲内に入る、選択されないナノワイヤからの多数の異なる電圧を出力することができる。ただし、vmin OFFは、1組の選択されないナノワイヤから出力される最小電圧を表し、vmax OFFは、1組の選択されないナノワイヤから出力される最大電圧を表す。
特定の定重み符号は、線形抵抗接合部ベースのデマルチプレクサよりも、トンネル抵抗接合部ベースのデマルチプレクサの場合に良好に機能し、他の定重み符号は、トンネル抵抗接合部ベースのデマルチプレクサよりも、線形抵抗接合部ベースのデマルチプレクサの場合に良好に機能する。定重み符号が、トンネル抵抗接合部ベースのデマルチプレクサの場合に良好に機能するか、又は線形抵抗接合部ベースのデマルチプレクサの場合に良好に機能するかは、オフ電圧範囲のサイズと、電圧差vON−vmax OFFとを比較することによって評価されることができる。ただし、vONは、選択されたナノワイヤから出力される電圧を表す。例えば、第2のデマルチプレクサよりも、オフ電圧範囲が狭く、電圧差vON−vmax OFFが大きな第1のデマルチプレクサは、第2のデマルチプレクサよりも良好に機能する。なぜなら、第1のデマルチプレクサの動作中に、電圧vON及びvmax OFFを、より容易に区別することができるためである。定重み符号の性能は、スプレー(splay)、即ち、
s=(vmax OFF−vmin OFF)/(vON−vmin OFF
又は電圧マージン
Δv=1−s=(vON−vmax OFF)/(vON−vmin OFF
を計算することによって定性的に評価され得る。電圧マージンが大きい(スプレーが小さい)第1のデマルチプレクサは、電圧マージンが小さい(スプレーが大きい)第2のデマルチプレクサよりも、狭いオフ電圧範囲及び大きな電圧差vON−vmax OFFに対応する。
以下の図18及び図19に関連した説明は、2つの異なる定重み符号が、線形抵抗接合部ベースのデマルチプレクサ、及びトンネル抵抗接合部ベースのデマルチプレクサで如何に機能するかを比較する定性的な例を提供する。以下の図18及び図19の説明では、2つの異なる定重み符号が、線形抵抗接合部ベースのデマルチプレクサ、及びトンネル抵抗接合部ベースのデマルチプレクサで如何に機能するかの定性的な評価の例として、スプレー及び電圧マージンの適用が提供される。
最初に、線形抵抗接合部ベースのデマルチプレクサのナノワイヤから出力される電圧は、以下のように求められる。線形抵抗接合部を利用するデマルチプレクサは、以下の線形な電流対電圧関係を有する。即ち、
I=v/R
線形な電流対電圧関係I=v/R及びI=v/Rを上記の電流式に代入すると、以下の式が与えられる。即ち、
(w−z)v=zv
について解くと、線形抵抗接合部を利用するデマルチプレクサのナノワイヤから出力される電圧が与えられる。即ち、
h,a linear=(1−z/w)v
図18は、いずれも同じ定重み符号(22,64,8,11)を使用し、それぞれ本発明の多数の実施形態のうちの1つを表す、線形抵抗接合部ベースのデマルチプレクサ及びトンネル抵抗接合部ベースのデマルチプレクサに関して一対の正規化されたナノワイヤ出力電圧対距離プロット例を示す。図18において、横軸1802は距離d(h,u)であり、縦軸1804は正規化された電圧である。線形抵抗接合部ベースのデマルチプレクサのナノワイヤから出力される正規化された電圧は、以下の通りである。
また、トンネル抵抗接合部ベースのデマルチプレクサのナノワイヤから出力される正規化された電圧は以下の通りである。
曲線1806は、線形抵抗接合部ベースのデマルチプレクサに関する正規化された電圧を表し、非線形な曲線1808は、トンネル抵抗接合部ベースのデマルチプレクサに関する正規化された電圧である。ただし、電流−電圧式vh,a nonlinearのスケール係数aは5.54に等しい。64本のナノワイヤのアドレスhと、エンコーダによって出力されるコードワードuとの間には4つの考えられる距離「0」、「8」、「12」及び「16」があり、それぞれ点1810〜1813によって特定される。距離「0」1810は、正規化された電圧

を有する選択されたナノワイヤに対応する。距離1811〜1813は、残りの63本の選択されないナノワイヤに対応する。距離1811及び1813は、線形な曲線1806及び非線形な曲線1808の両方に関して、正規化された電圧

にそれぞれ対応する。矢印によって示されるように、線形な曲線1806上の電圧は、線形電圧軸1816上に投影され、非線形な曲線1808上の電圧は、非線形電圧軸1818上に投影される。正規化された電圧値は、線形電圧軸1816及び非線形電圧軸1818上の電圧

の左に配置される。例えば、点1822及び1824はそれぞれ、正規化された電圧14/22及び6/22に対応する。電圧軸1816及び1818上にプロットされる正規化された電圧は、電圧差

が、線形抵抗接合部ベースのデマルチプレクサの場合よりも、トンネル抵抗接合部ベースのデマルチプレクサの場合に小さいことを示す。さらに、トンネル抵抗接合部ベースのデマルチプレクサに関連付けられる電圧範囲1826は、線形抵抗接合部ベースのデマルチプレクサに関連付けられる電圧範囲1828よりも小さい。結果として、定重み符号(22,64,8,11)は、線形抵抗接合部ベースのデマルチプレクサの場合よりも、トンネル抵抗接合部ベースのデマルチプレクサの場合に良好に機能する。
図19は、いずれも定重み符号(22,64,8,6)を使用し、それぞれ本発明の多数の実施形態のうちの1つを表す、線形抵抗接合部ベースのデマルチプレクサ及びトンネル抵抗接合部ベースのデマルチプレクサに関する一対の正規化されたナノワイヤ出力電圧対距離プロットの例を示す。64本のナノワイヤのアドレスhと、エンコーダによって出力されるコードワードuとの間の3つの考えられる距離「0」、「8」及び「12」は、点1902〜1904によって特定される。距離「0」1902は、選択されたナノワイヤに対応し、距離「8」1903及び「12」1904は選択されないナノワイヤに対応する。曲線1906は、線形抵抗接合部ベースのデマルチプレクサに関する正規化された電圧を表し、曲線1908は、トンネル抵抗接合部ベースのデマルチプレクサに関する正規化された電圧を表す。距離1903及び1904は、線形曲線1906及び非線形曲線1908上の電圧

に対応する。線形曲線1906の電圧

は線形電圧軸1910上に投影され、非線形曲線1908の電圧

は非線形電圧軸1912上に投影される。電圧軸1910及び1912上にプロットされる正規化された電圧は、電圧差vON−vmax OFFが、トンネル抵抗接合部ベースのデマルチプレクサの場合よりも、線形抵抗接合部ベースのデマルチプレクサの場合に大きいことを示し、線形抵抗接合部ベースのデマルチプレクサに関連付けられるオフ電圧範囲1914が、トンネル抵抗接合部ベースのデマルチプレクサに関連付けられるオフ電圧範囲1916よりも小さいことを示す。結果として、定重み符号(22,64,8,6)は、トンネル抵抗接合部ベースのデマルチプレクサの場合よりも、線形抵抗接合部ベースのデマルチプレクサの場合に良好に機能する。
表2は、図18及び図19に関連して上述された定重み符号に関して求められるスプレーs及び電圧マージンΔvの値を示す。
スプレーs又は電圧マージンΔvのいずれかの値を用いて、定重み符号(22,64,8,11)及び(22,64,8,6)の性能を評価することができる。1/2及び2/3の電圧マージンΔvの値は、線形抵抗接合部ベースのデマルチプレクサが、定重み符号(22,64,8,11)の場合よりも、定重み符号(22,64,8,6)の場合に良好に機能することを示す。0.766及び0.562の電圧マージンΔvの値は、トンネル抵抗接合部ベースのデマルチプレクサが、定重み符号(22,64,8,6)の場合よりも、定重み符号(22,64,8,11)の場合に良好に機能することを示す。また、表2に示されるスプレーs又は電圧マージンΔvの値は、異なる定重み符号を定量的に比較するために使用され得る。0.766の最も大きな電圧マージンΔvの値は、最良の全体性能が、トンネル抵抗接合部を用いるデマルチプレクサと、定重み符号(22,64,8,11)とを組み合わせることによって与えられることを示す。
上記のvh,a nonlinearを表す式は、トンネル抵抗接合部ベースのデマルチプレクサのナノワイヤから出力される電圧が、スケール係数a及びトンネル抵抗接合部に印加される全電圧レベルvの両方に依存することを示す。電圧v及びスケール係数aを大きくすると、トンネル抵抗接合部ベースのデマルチプレクサの性能を改善することができる。以下の式
を上記のvh,a nonlinearの式に代入して、トンネル抵抗接合部ベースのデマルチプレクサのナノワイヤによって出力される電圧の正規化された表現を求めることを考える。
ただし、バーdは正規化された距離であり、バーvは電圧スイングであり、単位電圧ステップVに対して正規化される。電圧バーvは、スケール係数a及び全電圧vの両方の積である。
図20は、本発明の実施形態を表す、5つの正規化されたナノワイヤ出力電圧

対正規化された距離バーd曲線を示しており、各曲線は異なるバーvに対応する。図20において、横軸2002は正規化された距離バーdであり、縦軸2004は正規化された電圧

である。曲線2006〜2010はそれぞれ、バーvが「1」、「2」、「4」、「8」及び「16」に等しい場合の正規化された電圧

を表す。曲線2006〜2010は距離0.5について対称であり、バーvを大きくすることによって、非線形の度合いが大きくなることを示す。さらに、電圧バーvが大きくなると、正規化された距離バーdへの依存度が低くなる。例えば、曲線2006は傾きが−1の直線に概ね近似する。対照的に、曲線2010は、平坦な線形領域と、「0」及び「1」に等しいバーdに近い2つの急勾配の領域とを有する。曲線2006及び2010の対照的な傾きは、曲線2006によって特徴付けられるナノワイヤ出力電圧

が曲線2010によって特徴付けられるナノワイヤ出力電圧

よりも大きな圧縮/拡大を有することを示す。曲線2006〜2010の非線形性の度合いは、オフ電圧範囲[vmin OFF,vmax OFF]及び電圧差vON−vmax OFFのサイズに影響を及ぼす。例えば、点2012は、オン電圧vONに対応する。曲線2010のオフ電圧vmax OFF2014及びvmin OFF2016はそれぞれ、正規化された距離dmin2018及びdmax2020に対応し、電圧軸2022上に投影されて、オフ電圧範囲2032を与える。また、曲線2006上のオフ電圧vmax OFF2026及びvmin OFF2028もそれぞれ、正規化された距離dmin2018及びdmax2020に対応し、電圧軸2030上に投影されて、オフ電圧範囲2034を与える。オフ電圧範囲2032は、電圧範囲2034よりも狭く、電圧差vON−vmax OFFは、曲線2006の場合よりも、曲線2010の場合に大きい。結果として、曲線2006〜2010は、バーvを大きくすることによって、トンネル抵抗接合部ベースのデマルチプレクサの性能が改善されることを示す。
本発明が特定の実施形態に関して説明されてきたが、本発明はこれらの実施形態に限定されることは意図されていない。本発明の思想の範囲内にある変更が、当業者には明らかであろう。例えば、本発明の代替の実施形態において、説明された実施形態に好ましいものと特定された定重み符号の特性は、純粋なマイクロスケールデバイス及び他のデバイスにおいても有用な場合がある。説明された実施形態では、アドレス指定されるナノワイヤはそれぞれ、定重み符号のコードワードに対応する一意の内部アドレスを有するが、本発明の代替の実施形態では、2つ以上のナノワイヤが同じ定重み符号アドレスを有することができ、且つ同時に選択され得る。説明された実施形態は全て電圧信号を用いるが、代替の実施形態では、電流信号及び他のタイプの信号が利用され得る。選択されたナノワイヤに出力される、区別される信号は、選択されないナノワイヤに出力される信号よりも高い電圧信号であるが、本発明の代替の実施形態では、区別される信号は、選択されないナノワイヤに出力される信号よりも小さい大きさを有することができるか、又は選択されないナノワイヤに出力される信号と逆の電圧極性を有することができる。
説明の目的上、これまでの説明は、本発明を完全に理解してもらうために特定の用語を使用した。しかしながら、本発明を実施するために特定の細部が不要であることは当業者には明らかであろう。本発明の具体的な実施形態の上記の説明は、例示及び説明するために提示される。それらは、本発明を網羅的にすること、又は開示されたそのものずばりの形態に本発明を限定することは意図されていない。上記の教示に鑑みて、多数の修正及び変形が可能であることは明らかであろう。それらの実施形態は、本発明の原理及びその実用的な応用形態を最もわかりやすく説明し、それによって、当業者が、意図した特定の用途に適するように種々の修正を加えて、本発明及び種々の実施形態を最大限に利用することを可能にするために図示及び説明される。本発明の範囲は、添付の特許請求の範囲及びそれらの等価物によって規定されることが意図されている。
ナノワイヤクロスバーアレイを示す図である。 ナノワイヤクロスバー内の2つの隣接する層のナノワイヤを相互接続するナノワイヤ接合部の図である。 ナノワイヤクロスバー内の2つの隣接する層のナノワイヤを相互接続するナノワイヤ接合部の異なる図である。 2層ナノワイヤクロスバーから再構成可能なナノスケール電気部品のネットワークを構成する1つの可能な手法を示す図である。 2層ナノワイヤクロスバーから再構成可能なナノスケール電気部品のネットワークを構成する1つの可能な手法を示す図である。 2層ナノワイヤクロスバーから再構成可能なナノスケール電気部品のネットワークを構成する1つの可能な手法を示す図である。 2層ナノワイヤクロスバーから再構成可能なナノスケール電気部品のネットワークを構成する1つの可能な手法を示す図である。 クロスバーアレイ内に形成されるナノスケールトンネル抵抗接合部によって生成される電流対電圧データのプロットと、そのデータに適合する電流−電圧式とを示す図である。 トンネル抵抗接合部の動作特性に対応する電流対電圧曲線を示す図である。 各トンネル抵抗器が同じスケール係数a及び擬似コンダクタンスkを有する、平行なトンネル抵抗器の束(バンドル)を示す図である。 2つのトンネル抵抗器から構成される分圧器を示す図である。 定重み誤り制御符号化符号を表す表である。 定重み符号のような、2値符号の2つのコードワードuとuとの間の距離の計算を示す図である。 3ビットコードワードの全ての対間の距離の表である。 図9に関連して説明された1組の3ビット数のための距離プロファイルを示す図である。 コードワードの重みの導出を示す図である。 定重み符号を示す図である。 本発明の多数の実施形態のうちの1つを表す、マイクロスケール/ナノスケールエンコーダ−デマルチプレクサを示す図である。 本発明の多数の実施形態のうちの1つを表す、図13に示されたマイクロスケール/ナノスケールデマルチプレクサのエンコーダに入力される2値入力アドレス例の表である。 エンコーダから電圧を受信するデマルチプレクサのナノワイヤの分圧器表現を示す図である。 エンコーダから電圧を受信するデマルチプレクサのナノワイヤの分圧器表現を示す図である。 本発明の多数の実施形態のうちの1つを表す、エンコーダ−デマルチプレクサの多数のマイクロスケール信号線に相互接続されるナノワイヤの分圧器表現を示す図である。 図16Aに示される分圧器表現の抵抗器束の単一抵抗器表現を示す図である。 本発明の多数の実施形態のうちの1つを表す、トンネル抵抗接合部を利用するデマルチプレクサのナノワイヤからの電圧出力を示す図である。 本発明の多数の実施形態のうちの1つを表す、トンネル抵抗接合部を利用するデマルチプレクサのナノワイヤからの電圧出力を示す図である。 本発明の多数の実施形態のうちの1つを表す、トンネル抵抗接合部を利用するデマルチプレクサのナノワイヤからの電圧出力を示す図である。 本発明の多数の実施形態のうちの1つを表す、トンネル抵抗接合部を利用するデマルチプレクサのナノワイヤからの電圧出力を示す図である。 いずれも定重み符号(22,64,8,11)を使用し、それぞれ本発明の多数の実施形態のうちの1つを表す、線形抵抗接合部ベースのデマルチプレクサ及びトンネル抵抗接合部ベースのデマルチプレクサのための一対の正規化されたナノワイヤ出力電圧対距離プロット例を示す図である。 いずれも定重み符号(22,64,8,6)を使用し、それぞれ本発明の多数の実施形態のうちの1つを表す、線形抵抗接合部ベースのデマルチプレクサ及びトンネル抵抗接合部ベースのデマルチプレクサのための一対の正規化されたナノワイヤ出力電圧対距離プロット例を示す図である。 各曲線が1つの異なる正規化されたスイング電圧に対応する、正規化されたナノワイヤ出力電圧対正規化された距離を表す5つの曲線を示す図である。

Claims (8)

  1. 混合マイクロスケール/ナノスケールのエンコーダ−デマルチプレクサであって、
    qビットを有する入力アドレス(1318、1702)を受信するためのq本の入力信号線と、
    前記q本の入力信号線上で受信される異なる入力アドレス(1318、1702)毎に、1つのnビット定重み符号コードワード(1320、1506、1704)内部アドレスを生成するエンコーダ(1034)であって、nがqより大きい、エンコーダ(1034)と、
    前記エンコーダ(1304)によって前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)が出力されるn本のマイクロスケール信号線(1306〜1311)であって、各マイクロスケール信号線が前記nビット定重み符号コードワード内部アドレスのうちの1ビットを伝える、n本のマイクロスケール信号線(1306〜1311)と、
    トンネル抵抗接合部(1316)を介して前記n本のマイクロスケール信号線(1306〜1311)と相互接続される、エンコーダ−デマルチプレクサによってアドレス指定される多数のナノワイヤ信号線(1312〜1315)とを含み、エンコーダ−デマルチプレクサによってアドレス指定される多数のナノワイヤ信号線(1312〜1315)のそれぞれが、1つの前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)に関連付けられる、混合マイクロスケール/ナノスケールのエンコーダ−デマルチプレクサ。
  2. 前記n本のマイクロスケール信号線(1306〜1311)が、前記エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線(1312〜1315)と選択的に相互接続され、その結果、前記エンコーダが特定のnビット定重み符号コードワード内部アドレス(1320、1506、1704)を前記n本のマイクロスケール信号線(1306〜1311)に出力する際に、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線に入力される信号と区別することができる信号が、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記エンコーダ−デマルチプレクサによってアドレス指定される信号線(1312〜1315)に入力される、請求項1に記載のエンコーダ−デマルチプレクサ。
  3. 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられた、前記エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線(1312〜1315)に入力される信号は、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に出力される電圧信号よりも大きい大きさの電圧信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
  4. 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、アドレス指定される全てのナノワイヤ信号線に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記アドレス指定されるナノワイヤ信号線(1312〜1315)に入力される信号は、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記アドレス指定される全ての信号線に出力される電圧信号よりも小さい大きさの電圧信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
  5. 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記アドレス指定される信号線(1312〜1315)に入力される信号は、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に出力される電圧信号よりも大きな大きさの電流信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
  6. 前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、エンコーダ−デマルチプレクサによってアドレス指定される全てのナノワイヤ信号線(1312〜1315)に入力される信号と区別することができる、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられる、前記エンコーダ−デマルチプレクサによってアドレス指定されるナノワイヤ信号線(1312〜1315)に入力される信号が、前記nビット定重み符号コードワード内部アドレス(1320、1506、1704)と関連付けられない、前記エンコーダ−デマルチプレクサによってアドレス指定される全ての信号線(1312〜1315)に出力される電圧信号よりも小さい大きさの電流信号である、請求項1に記載のエンコーダ−デマルチプレクサ。
  7. qはceiling(log(M))に等しく、前記エンコーダ−デマルチプレクサによってアドレス指定される多数の信号線(1312〜1315)がM未満またはMに等しい、請求項1に記載のエンコーダ−デマルチプレクサ。
  8. 請求項1〜7のうちの1つに記載の混合マイクロスケール/ナノスケールデマルチプレクサにおいて信号線をアドレス指定するための方法であって、
    内部アドレス(1320、1506、1704)のための前記nビット定重み符号コードワードが、選択されたアドレス指定される信号線に出力される信号と、選択されなかったアドレス指定される信号線に出力される任意の信号との間に必要とされる信号マージンに基づいて決定される、方法。
JP2008552500A 2006-01-30 2007-01-30 トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ Expired - Fee Related JP5096376B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/343,325 2006-01-30
US11/343,325 US7319416B2 (en) 2006-01-30 2006-01-30 Tunneling-resistor-junction-based microscale/nanoscale demultiplexer arrays
PCT/US2007/002577 WO2007089802A2 (en) 2006-01-30 2007-01-30 Tunneling-resistor-junction-based microscale/nanoscale demultiplexer arrays

Publications (2)

Publication Number Publication Date
JP2009525558A JP2009525558A (ja) 2009-07-09
JP5096376B2 true JP5096376B2 (ja) 2012-12-12

Family

ID=38321528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552500A Expired - Fee Related JP5096376B2 (ja) 2006-01-30 2007-01-30 トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ

Country Status (6)

Country Link
US (1) US7319416B2 (ja)
EP (1) EP1979911B1 (ja)
JP (1) JP5096376B2 (ja)
KR (1) KR100959423B1 (ja)
CN (1) CN101375342B (ja)
WO (1) WO2007089802A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9199330B2 (en) 2011-11-13 2015-12-01 Victor Equipment Company Hollow contact tip-diffuser for GMAW manual/robotic arc welding MIG guns

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489583B2 (en) * 2005-09-06 2009-02-10 Hewlett-Packard Development Company, L.P. Constant-weight-code-based addressing of nanoscale and mixed microscale/nanoscale arrays
US7778061B2 (en) * 2006-10-16 2010-08-17 Hewlett-Packard Development Company, L.P. Crossbar-memory systems and methods for writing to and reading from crossbar memory junctions of crossbar-memory systems
US7741204B2 (en) * 2006-10-30 2010-06-22 Hewlett-Packard Development Company, L.P. Mixed-scale electronic interfaces
EP2245087B1 (en) 2008-01-18 2015-08-12 Rhodia Opérations Latex binders, aqueous coatings and paints having freeze-thaw stability and methods for using same
US7737726B1 (en) 2008-03-12 2010-06-15 Rensselaer Polytechnic Institute Hybrid resistor/FET-logic demultiplexer architecture design for hybrid CMOS/nanodevice circuits
US8539318B2 (en) * 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
US8792289B2 (en) 2010-07-28 2014-07-29 Hewlett-Packard Development Company, L.P. Rewriting a memory array
US10090965B2 (en) * 2015-06-12 2018-10-02 Infineon Technologies Ag Electronic circuit and method for transferring data between clock domains
AU2016342029B2 (en) * 2015-10-23 2021-07-01 Nanocomp Technologies, Inc. Directed infrared radiator article

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2224508B1 (en) * 1999-07-02 2016-01-06 President and Fellows of Harvard College Method of separating metallic and semiconducting nanoscopic wires
JP2001284572A (ja) * 2000-03-29 2001-10-12 Hewlett Packard Co <Hp> 電子デバイス
US6466512B1 (en) * 2001-11-13 2002-10-15 Hewlett Packard Company Method of generating address configurations for solid state memory
US6570795B1 (en) * 2002-04-10 2003-05-27 Hewlett-Packard Development Company, L.P. Defective memory component of a memory device used to represent a data bit in a bit sequence
CN1270379C (zh) * 2002-06-05 2006-08-16 中国科学院物理研究所 利用碳纳米管设计的非挥发性随机存储器及制备方法
US7350132B2 (en) * 2003-09-10 2008-03-25 Hewlett-Packard Development Company, L.P. Nanoscale interconnection interface
US7191380B2 (en) * 2003-09-10 2007-03-13 Hewlett-Packard Development Company, L.P. Defect-tolerant and fault-tolerant circuit interconnections

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9199330B2 (en) 2011-11-13 2015-12-01 Victor Equipment Company Hollow contact tip-diffuser for GMAW manual/robotic arc welding MIG guns
US9481047B2 (en) 2011-11-13 2016-11-01 Victor Equipment Company Gas diffuser for GMAW manual/robotic arc welding MIG guns

Also Published As

Publication number Publication date
CN101375342A (zh) 2009-02-25
US20070176801A1 (en) 2007-08-02
EP1979911A2 (en) 2008-10-15
EP1979911B1 (en) 2011-08-03
US7319416B2 (en) 2008-01-15
WO2007089802A2 (en) 2007-08-09
WO2007089802A3 (en) 2007-11-15
KR20080091282A (ko) 2008-10-09
JP2009525558A (ja) 2009-07-09
CN101375342B (zh) 2012-07-25
KR100959423B1 (ko) 2010-05-25

Similar Documents

Publication Publication Date Title
JP5096376B2 (ja) トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ
JP5086359B2 (ja) クロスバーメモリシステム及びクロスバーメモリシステムのクロスバーメモリ接合部に対して書込み及び読出しを行なう方法
Kuekes et al. Defect-tolerant interconnect to nanoelectronic circuits: internally redundant demultiplexers based on error-correcting codes
KR100979022B1 (ko) 인코더-디멀티플렉서 및 나노스케일 메모리 어레이
US7191380B2 (en) Defect-tolerant and fault-tolerant circuit interconnections
JP4685159B2 (ja) ナノスケール相互接続インターフェース
JP5006930B2 (ja) 直列複製及び誤り制御符号化を用いる耐欠陥・耐故障性デマルチプレクサ
US20040151012A1 (en) Molecular-junction-nanowire-crossbar-based associative array
JP5047184B2 (ja) ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法
US8405530B2 (en) Encoding data based on weight constraints
Kuekes et al. Defect-Tolerant Interconnect to Nanoelectronic Circuits: Internally-Redundant Demultiplexers Based on Error-Correcting Codes
Kuekes et al. Defect-tolerant demultiplexers for nano-electronics constructed from error-correcting codes

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees