CMOS图像传感器及其形成方法、半导体器件形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种CMOS图像传感器及其形成方法、半导体器件形成方法。
背景技术
目前电荷耦合器件(charge coupled device,CCD)是主要的实用化固态图像传感器件,具有读取噪声低、动态范围大、响应灵敏度高等优点,但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor,CMOS)技术相兼容的缺点,即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor,CIS)由于采用了相同的CMOS技术,可以将像素单元阵列与外围电路集成在同一芯片上,与CCD相比,CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。
现有形成CMOS图像传感器的工艺参照附图加以说明。参照附图1,提供包含外围电路区IA和像素单元区IB的半导体衬底100,所述像素单元区IB包括光电二极管区域(未图示)和驱动电路区域(未图示);然后,用热氧化法在半导体衬底100上形成垫氧化层101,所述垫氧化层101的材料为氧化硅;用化学气相沉积法或物理气相沉积法在垫氧化层101上形成阻挡层102,所述阻挡层102的材料为氮化硅;用旋涂法在阻挡层102在形成光刻胶层103,经过曝光、显影工艺,在光刻胶层103上定义出浅沟槽图形104。
如图2所示,以光刻胶层103为掩膜,用干法刻蚀法沿浅沟槽图形104刻蚀阻挡层102、垫氧化层101和半导体衬底100,形成浅沟槽105;用灰化法去除光刻胶层103,然后再用湿法刻蚀法去除残留的光刻胶层103。
如图3所示,采用热氧化法氧化浅沟槽105内表面形成衬氧化层106,所述衬氧化层106的材料为氧化硅;然后,用高密度等离子体工艺在阻挡层102上及浅沟槽105内形成绝缘氧化层107,其中,绝缘氧化层107填充满浅沟槽105,所述绝缘氧化层107的材料为氧化硅;用化学机械抛光法平坦化绝缘氧化层107至露出阻挡层102;最后,用湿法蚀刻方法去除阻挡层102和垫氧化层101,形成浅沟槽隔离结构。
如图4所示,在外围电路区IA的半导体衬底100上形成栅介质层108a,在像素单元区IB的驱动电路区域的半导体衬底100上形成复位晶体管的栅介质层109a、源跟随晶体管的栅介质层110a和输出晶体管的栅介质层111a;然后在栅介质层108a上形成栅极108b、在复位晶体管的栅介质层109a上形成复位晶体管的栅极109b、在源跟随晶体管的栅介质层110a上形成源跟随晶体管的栅极110b及在输出晶体管的栅介质层111a上形成输出晶体管的栅极111b;接着,在光电二极管区域的半导体衬底100内形成与半导体衬底100导电类型相反的深掺杂阱112,与半导体衬底100之间构成PN结,形成光电二极管。
在深掺杂阱112上对应形成与之导电类型相反的浅掺杂区113a;在驱动电路区域形成浅扩散区113b、113c、113d及113e;在外围电路区IA形成浅扩散区113f。
在像素单元区IB的复位晶体管的栅极109b、源跟随晶体管的栅极110b、输出晶体管的栅极111b和外围电路区IA晶体管的栅极108b两侧形成侧墙118;然后,在像素单元区IB的复位晶体管的栅极109b、源跟随晶体管的栅极110b、输出晶体管的栅极111b和外围电路区IA晶体管的栅极108b两侧的半导体衬底100中进行源/漏极离子注入。由于复位晶体管的源极与深掺杂阱相连接,复位晶体管的源极不需要进行注入;复位晶体管和源跟随晶体管共用漏极114、源跟随晶体管和输出晶体管的共用源极115;形成输出晶体管的漏极116;在外围电路区IA晶体管的栅极108b两侧分别形成源极117a及漏极117b。
在中国专利申请200310101949还可以发现更多与上述技术方案相关的信息。
现有技术在制作CMOS图像传感器的过程中,外围电路区和像素单元区的浅沟槽隔离结构是同时形成的,但是,在像素单元区的需要增大感光面积,像素单元之间距离应尽可能小,即像素单元间的浅沟槽隔离结构关键尺寸要尽量小。然而,关键尺寸的减小,会造成浅沟槽隔离结构的深宽比增大,进而会导致像素单元区的浅沟槽内绝缘氧化层不能完全填满,会在绝缘氧化层内产生如图5所示的空洞10,使浅沟槽的隔离功能降低,进而导致后续半导体器件之间的短路。同时,像素单元区的浅沟槽隔离结构截面积也会增大,导致浅沟槽内产生漏电流。
发明内容
本发明解决的问题是提供一种CMOS图像传感器及其形成方法、半导体器件形成方法,防止像素单元区的浅沟槽内绝缘氧化层中产生空洞,以及防止浅沟槽隔离结构截面积增大。
为解决上述问题,本发明提供一种CMOS图像传感器的形成方法,包括下列步骤:提供包含外围电路区和像素单元区的半导体衬底;在半导体衬底上形成第一垫氧化层;去除外围电路区的第一垫氧化层;在第一垫氧化层和半导体衬底上形成第二垫氧化层;刻蚀外围电路区的第二垫氧化层和半导体衬底,像素单元区的第二垫氧化层、第一垫氧化层和半导体衬底,在外围电路区形成第一浅沟槽,在像素单元区形成第二浅沟槽,所述第一浅沟槽比第二浅沟槽深;在第一浅沟槽和第二浅沟槽内填充满绝缘氧化层后,去除第二垫氧化层和第一垫氧化层;在外围电路区和像素单元区的半导体衬底上形成晶体管。
可选的,所述第一垫氧化层的厚度为200埃~400埃。
可选的,所述第二垫氧化层的厚度为80埃~150埃。
可选的,所述第一浅沟槽比第二浅沟槽深200埃~400埃。
形成第一垫氧化层之后,去除外围电路区的第一垫氧化层之前,还包括:在第一垫氧化层上形成光刻胶层;去除外围电路区的光刻胶层。
可选的,所述第二垫氧化层上还形成有阻挡层。所述阻挡层的材料为氮化硅。
一种CMOS图像传感器,包括:包含像素单元区和外围电路区的半导体衬底;位于含像素单元区半导体衬底内的第二浅沟槽;位于外围电路区半导体衬底内的第一浅沟槽,所述第一浅沟槽比第二浅沟槽深;填充满第一浅沟槽和第二浅沟槽的绝缘氧化层;位于半导体衬底上的晶体管。
可选的,所述第一浅沟槽比第二浅沟槽深200埃~400埃。
一种半导体器件的形成方法,包括下列步骤:提供包含第一区域和第二区域的半导体衬底;在半导体衬底上形成第一垫氧化层;去除第二区域的第一垫氧化层;在第一垫氧化层和半导体衬底上形成第二垫氧化层;刻蚀第二区域的第二垫氧化层和半导体衬底,第一区域的第二垫氧化层、第一垫氧化层和半导体衬底,在第二区域形成第一浅沟槽,在第一区域形成第二浅沟槽,所述第一浅沟槽比第二浅沟槽深;在第一浅沟槽和第二浅沟槽内填充满绝缘氧化层后,去除第二垫氧化层和第一垫氧化层;在第一区域和第二区域的半导体衬底上形成晶体管。
可选的,所述第一垫氧化层的厚度为200埃~400埃。
可选的,所述第二垫氧化层的厚度为80埃~150埃。
可选的,所述第一浅沟槽比第二浅沟槽深200埃~400埃。
与现有技术相比,本发明具有以下优点:在像素单元区比外围电路区多形成一层第一垫氧化层,使后续在像素单元区形成的第二浅沟槽比在外围电路区形成的第一浅沟槽浅。由于第二浅沟槽的高宽比减小,在向第二浅沟槽内填充绝缘氧化层的时候,能将第二浅沟槽完全填充满,不会产生空洞,保证了浅沟槽的隔离功能,提高了半导体器件之间的隔离效果。
另外,由于像素单元区的第一浅沟槽的深度浅,使浅沟槽隔离结构的截面积缩小,有效防止了漏电流的产生。
附图说明
图1至图4是现有技术形成CMOS图像传感器的示意图;
图5是现有技术形成的CMOS图像传感器中浅沟槽内产生缺陷的示意图;
图6是本发明形成CMOS图像传感器的具体实施方式流程图;
图7至图11是本发明形成CMOS图像传感器的实施例示意图。
具体实施方式
本发明在像素单元区比外围电路区多形成一层第一垫氧化层,使后续在像素单元区形成的第二浅沟槽比在外围电路区形成的第一浅沟槽浅。由于第二浅沟槽的高宽比减小,在向第二浅沟槽内填充绝缘氧化层的时候,能将第二浅沟槽完全填充满,不会产生空洞,保证了浅沟槽的隔离功能,提高了半导体器件之间的隔离效果。
另外,本发明由于像素单元区的第一浅沟槽的深度浅,使浅沟槽隔离结构的截面积缩小,有效防止了漏电流的产生。
下面结合附图对本发明的具体实施方式做详细的说明。
图6是本发明形成CMOS图像传感器的具体实施方式流程图。如图6所示,执行步骤S101,提供包含外围电路区和像素单元区的半导体衬底;执行步骤S102,在半导体衬底上形成第一垫氧化层;执行步骤S103,去除外围电路区的第一垫氧化层;执行步骤S104,在第一垫氧化层和半导体衬底上形成第二垫氧化层;执行步骤S105,刻蚀外围电路区的第二垫氧化层和半导体衬底,像素单元区的第二垫氧化层、第一垫氧化层和半导体衬底,在外围电路区形成第一浅沟槽,在像素单元区形成第二浅沟槽,所述第一浅沟槽比第二浅沟槽深;执行步骤S106,在第一浅沟槽和第二浅沟槽内填充满绝缘氧化层后,去除第二垫氧化层和第一垫氧化层;执行步骤S107,在外围电路区和像素单元区的半导体衬底上形成晶体管。
基于上述实施方式形成的CMOS图像传感器,包括:包含像素单元区和外围电路区的半导体衬底;位于含像素单元区半导体衬底内的第一浅沟槽,位于外围电路区半导体衬底内的第二浅沟槽,所述第二浅沟槽比第一浅沟槽深;填充满第一浅沟槽和第二浅沟槽的绝缘氧化层,位于半导体衬底上的晶体管。
图7至图11是本发明形成CMOS图像传感器的实施例示意图。如图7所示,提供包含外围电路区IA和像素单元区IB的半导体衬底200,所述像素单元区IB包括光电二极管区域IIB和驱动电路区域IIIB;然后,用热氧化法或化学气相沉积法在半导体衬底200上形成第一垫氧化层201,所述第一垫氧化层201的材料为氧化硅;然后,用旋涂法在第一垫氧化层201上形成第一光刻胶层202,对第一光刻胶层202进行曝光显影后,外围电路区IA的第一光刻胶层202被显影液去除,本实施例中,所述第一光刻胶层202选用负光刻胶。
本实施例中,所述第一垫氧化层201的厚度为200埃~400埃,具体厚度例如200埃、220埃、250埃、280埃、300埃、320埃、350埃、380埃或400埃等。
如图8所示,以第一光刻胶层202为掩膜,用湿法刻蚀法刻蚀外围电路区IA的第一垫氧化层201至露出半导体衬底200,而像素单元区IB的第一垫氧化层201保留;用灰化法去除第一光刻胶层202,然后,再用湿法刻蚀法去除残留的第一光刻胶层202;用化学气相法在外围电路区IA的半导体衬底200和像素单元区IB的第一垫氧化层201上形成第二垫氧化层203。
本实施例中,所述第二垫氧化层203的厚度为80埃~150埃,具体厚度例如80埃、90埃、100埃、110埃、120埃、130埃、140埃或150埃等。
如图9所示,用化学气相沉积法或物理气相沉积法在第二垫氧化层203上形成阻挡层204,所述阻挡层204的材料为氮化硅,阻挡层204的作用为在后续刻蚀过程中保护其下面的膜层不被损坏;用旋涂法在阻挡层204在形成第二光刻胶层205,经过曝光、显影工艺,在第二光刻胶层205上定义出浅沟槽图形;然后,以第二光刻胶层205为掩膜,用干法刻蚀法沿浅沟槽图形刻蚀外围电路区IA的阻挡层204、第二垫氧化层203和半导体衬底200,形成第一浅沟槽206a,刻蚀像素单元区IB的阻挡层204、第二垫氧化层203、第一垫氧化层201和半导体衬底200,形成第二浅沟槽206b,所述第一浅沟槽206a比第二浅沟槽206b深。
本实施例中,由于像素单元区IB比外围电路区IA多了一层第一垫氧化层201,在刻蚀形成浅沟槽的过程中,在像素单元区IB中要多刻蚀一层垫氧化层,因此,第二浅沟槽206b比第一浅沟槽206a浅200埃~400埃,即第一垫氧化层201的厚度。
参考图10,用灰化法去除第二光刻胶层205;接着,用湿法刻蚀法去除残留的第二光刻胶层205;采用热氧化法氧化第一浅沟槽206a和第二浅沟槽206b内表面形成衬氧化层207,所述衬氧化层207的材料为氧化硅;然后,用高密度等离子体工艺在阻挡层202上及第一浅沟槽206a和第二浅沟槽206b内形成绝缘氧化层208,其中,绝缘氧化层208填充满第一浅沟槽206a和第二浅沟槽206b内,所述绝缘氧化层208的材料为氧化硅;用化学机械抛光法平坦化绝缘氧化层208至露出阻挡层204;最后,用湿法蚀刻方法去除阻挡层204、第二垫氧化层203和第一垫氧化层201,形成浅沟槽隔离结构。
如图11所示,在半导体衬底200上形成栅介质层218,所述栅介质层218的材料为氧化硅;在栅介质层218上形成多晶硅层(图未示);刻蚀多晶硅层和栅介质层218至露出半导体衬底200,在外围电路区IA的半导体衬底200上形成栅极219、在驱动电路区域IIIB分别形成复位晶体管的栅极209、在源跟随晶体管的栅极210及输出晶体管的栅极211。
接着,在光电二极管区域IIB的半导体衬底200内形成与半导体衬底200导电类型相反的深掺杂阱212,形成深掺杂阱212为本技术领域人员公知技术,作为本发明的一个实施方式,采用光刻胶层保护半导体衬底200的驱动电路区域IIIB、外围电路区域IA以及浅沟槽隔离结构,然后进行n型离子注入。离子注入之后形成的深掺杂阱212与半导体衬底200(p型)之间构成PN结,形成光电二极管。
在深掺杂阱212上对应形成与之导电类型相反的浅掺杂区213a,所述浅掺杂区213a与深掺杂阱212由于导电类型相反,构成PN结,在半导体衬底200表面形成PIN,用于阻挡半导体衬底200表面的负电荷,防止CMOS图像传感器产生暗电流;在驱动电路区域IIIB形成浅扩散区213b、213c、213d及213e;在外围电路区IA形成浅扩散区213f。形成所述深掺杂阱的浅掺杂区213a和形成浅扩散区213b、213c、213d、213e、213f为本技术领域人员公知技术。
接着,在栅极219、复位晶体管的栅极209、源跟随晶体管的栅极210及输出晶体管的栅极211两侧形成侧墙220,所述形成侧墙的工艺为先在半导体衬底200上形成氮化硅层、氧化硅-氮化硅层或氧化硅-氮化硅-氧化硅层等,用干法刻蚀法对其进行刻蚀;在像素单元区IB的复位晶体管的栅极209、源跟随晶体管的栅极210、输出晶体管的栅极211和外围电路区IA晶体管的栅极219两侧的半导体衬底200内进行源/漏极离子注入。由于复位晶体管的源极与深掺杂阱相连接,复位晶体管的源极不需要进行注入;复位晶体管和源跟随晶体管共用漏极214、源跟随晶体管和输出晶体管的共用源极215;形成输出晶体管的漏极216;在外围电路区IA晶体管的栅极219两侧分别形成源极217a及漏极217b。
除本实施例外,还可将像素单元区IB作为第一区域,外围电路区IA作为第二区域;然而,所述第一区域、第二区域也不局限于是像素单元区IB和外围电路区IA;本实施例的方法同样适用于存储器制作工艺等,在存储器中第一区域可以是逻辑电路区,第二区域可以是外围电路区。本实施例的方法适用于第一区域与第二区域的浅沟槽隔离结构线宽不一致的任意工艺中。
基于上述实施例方法形成的CMOS图像传感器,包括:半导体衬底200;第一浅沟槽206a,位于像素单元区IB的半导体衬底200内;第二浅沟槽206b,位于外围电路区IA的半导体衬底200内,所述第二浅沟槽206b的深度比第一浅沟槽206a深;衬氧化层207,位于第一浅沟槽206a和第二浅沟槽206b的内壁;绝缘氧化层208,填充满第一浅沟槽206a和第二浅沟槽206b;深掺杂阱212,位于光电二极管区域IIB的半导体衬底200,其导电类型与半导体衬底相反;浅掺杂区213a,位于深掺杂阱212中,其导电类型与深掺杂阱212相反;栅介质层218,位于半导体衬底200上;栅极219,位于外围电路区IA的栅介质层218上;复位晶体管的栅极209、源跟随晶体管的栅极210及输出晶体管的栅极211,位于驱动电路区域IIIB的栅介质层218上;侧墙220,位于栅极219、复位晶体管的栅极209、源跟随晶体管的栅极210及输出晶体管的栅极211的两侧;浅扩散区213f,位于栅极219两侧的半导体衬底200中;浅扩散区213b、213c、213d及213e,分别形成在复位晶体管的栅极209、源跟随晶体管的栅极210及输出晶体管的栅极211两侧的半导体衬底200中;共用漏极214,位于浅扩散区213b和213c下方;共用源极215,位于浅扩散区213c和213d下方;输出晶体管的漏极216,位于浅扩散区213e下方;源极217a及漏极217b,位于浅扩散区213f下方。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。