CN101625730B - 射频集成电路芯片封装及其制造方法 - Google Patents

射频集成电路芯片封装及其制造方法 Download PDF

Info

Publication number
CN101625730B
CN101625730B CN2009101498704A CN200910149870A CN101625730B CN 101625730 B CN101625730 B CN 101625730B CN 2009101498704 A CN2009101498704 A CN 2009101498704A CN 200910149870 A CN200910149870 A CN 200910149870A CN 101625730 B CN101625730 B CN 101625730B
Authority
CN
China
Prior art keywords
plane
paster
chip
ground plane
feeder line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101498704A
Other languages
English (en)
Other versions
CN101625730A (zh
Inventor
J·A·G·阿克曼
B·A·弗洛伊德
刘兑现
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101625730A publication Critical patent/CN101625730A/zh
Application granted granted Critical
Publication of CN101625730B publication Critical patent/CN101625730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0075—Stripline fed arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)

Abstract

一种具有N个集成的孔耦合贴片天线的射频集成电路芯片封装，N至少为1，所述封装包括：盖部分，其具有N个总体上为平面的贴片；以及主部分，其耦合到所述盖部分。所述主部分又包括：至少一个总体上为平面的接地平面，所述接地平面在所述N个总体上为平面的贴片内侧、与其具有间隔并且与其基本上平行。所述接地平面中形成有至少N个耦合孔槽。所述槽与所述贴片基本上相对。所述主部分还包括：N条馈线，所述N条馈线在所述N个总体上为平面的贴片内侧、与其具有间隔并且与其基本上平行；以及至少一个射频芯片，其耦合到所述馈线和所述接地平面。所述盖部分和所述主部分共同限定了天线腔，所述N个总体上为平面的贴片位于所述天线腔内。

Description

射频集成电路芯片封装及其制造方法
技术领域
本发明一般地涉及通信电路，更具体地说，涉及射频(RF)集成电路(IC)封装。
背景技术
在无线网络中，通过附加到接收器或发送器的天线实现设备之间的连通性和通信，以便向/从网络的其他元件辐射所需的信号。在诸如毫米波无线电设备的无线电通信系统中，通常以较低的集成级别组装分离组件。通常使用昂贵而体积巨大的波导管以及封装级别或板级别微带结构来组装这些系统以互连半导体及其所需的发送器或接收器天线。随着近来半导体技术和封装工程的进步，这些无线电通信系统的尺寸已变得较小。对于诸如无线通用串行总线(USB)之类的应用，工作距离限于大约1米；并且在60GHz处具有约7dBi的单个天线将提供必要的天线增益。对于10米(如无线视频)或更长(如雷达)的距离，在点对点应用中，需要(取决于应用)30dBi那么高的增益。但是，用于无线视频应用的高增益天线具有非常窄的波束宽度，所以对于客户来说非常难以定向天线。因此，需要诸如相控阵列之类的辐射模式可控阵列。相控阵列还广泛用于军事雷达。但是，由于涉及昂贵的组件和密集的劳力，将RF芯片和集成天线或相控阵列封装在一起是极端困难和非常昂贵的。
发明内容
本发明的原理提供了实现适于大量生产的RF IC(射频集成电路)封装的技术。
在示意性实施例中，根据本发明的一个方面，提供了一种具有N个集成的孔耦合贴片天线的射频集成电路芯片封装，N至少为1，所述封装包括：盖部分，其具有N个总体上为平面的贴片；以及主部分，其耦合到所述盖部分。所述主部分又包括：至少一个总体上为平面的接地平面，所述接地平面在所述N个总体上为平面的贴片内侧、与其具有间隔并且与其基本上平行。所述接地平面中形成有至少N个耦合孔槽。所述槽与所述贴片基本上相对。所述主部分还包括：N条馈线，所述N条馈线在所述N个总体上为平面的贴片内侧、与其具有间隔并且与其基本上平行；以及至少一个射频芯片，其耦合到所述馈线和所述接地平面。所述盖部分和所述主部分共同限定了天线腔，所述N个总体上为平面的贴片位于所述天线腔内。
在另一方面中，提供了一种制造具有N个集成的孔耦合贴片天线的射频集成电路芯片封装的方法，N至少为1，所述方法包括：提供如刚才描述的盖部分和主部分；以及将所述盖部分固定到所述主部分。
在所述封装和所述方法的某些实施例中，N为2或更多并且因此形成相控阵列。
从以下要结合附图阅读的本发明的示例性实施例的详细说明，本发明的这些和其他目标、特性和优点将变得显而易见。
附图说明
图1以截面图示出了根据本发明的一个方面的封装的示意性实施例；
图2以截面图示出了根据本发明的另一个方面的另一个封装的示意性实施例；
图3以截面图示出了根据本发明的另一个方面的另一个封装的示意性实施例；
图4是没有反射器或嵌入式反射器的示意性封装的仰视图；
图5是具有可见的反射器的示意性封装的仰视图；
图6是示意性平面相控阵列实施例的仰视图；
图7是根据本发明的其他方面的矩形环式空腔封装的俯视图(请注意术语俯视图和平面图在此可互换地使用)；
图8是沿图7中的线VIII-VIII的截面图；
图9是图7的封装的较大版本；
图10是沿图9中的线X-X的截面图；
图11是根据本发明的其他方面的圆形环式空腔封装的俯视图；
图12是沿图11中的线XII-XII的截面图；
图13是图11的封装的较小版本；
图14是沿图13中的线XIV-XIV的截面图；
图15是根据本发明的其他方面的偏置(并列式)空腔封装的俯视图；
图16是沿图15中的线XVI-XVI的截面图；
图17是根据本发明的其他方面的示意性十六天线相控阵列配置的俯视图；
图18是根据本发明的其他方面的另一示意性十六天线相控阵列配置的俯视图；
图19是根据本发明的其他方面的具有盖的两部分封装的俯视图；
图20是沿图19中的线XX-XX的截面图；
图21是与图19的两部分封装类似但具有支持脊的两部分封装的俯视图；
图22是沿图21中的线XXII-XXII的截面图；
图23是根据本发明的其他方面的具有嵌入芯片的两部分封装的俯视图；
图24是沿图23中的线XXIV-XXIV的截面图；
图25是具有嵌入芯片的两部分封装的不同版本的俯视图；
图26是沿图25中的线XXVI-XXVI的截面图；
图27是根据本发明的其他方面的基于LTCC的两部分封装的俯视图；
图28是沿图27中的线XXVIII-XXVIII的截面图；
图29是根据本发明的其他方面的示意性两部分并列式封装的俯视图；
图30是沿图29中的线XXX-XXX的截面图；
图31是两部分并列式封装的不同版本的俯视图；
图32是沿图31中的线XXXII-XXXII的截面图；
图33是与图23类似但具有支持环的封装的俯视图；
图34是沿图33中的线XXXIV-XXXIV的截面图；
图35是根据本发明的其他方面的示意性线接合封装的俯视图；
图36是沿图35中的线XXXVI-XXXVI的截面图；
图37是根据本发明的其他方面的示意性并列式线接合封装的俯视图；
图38是沿图37中的线XXXVIII-XXXVIII的截面图；以及
图39是示意性方法步骤的流程图。
具体实施方式
本发明的一个或多个实施例提供了具有在毫米波范围内工作的集成天线和相控阵列的低成本封装的装置和方法。具有集成天线的本发明的示意性封装基于多层印制电路板(PCB)。所述封装例如包含用于实现高性能天线(多个)或天线阵列的矩形或环式空腔以及容纳毫米波射频(RF)集成电路芯片的另一空腔。本发明的一个或多个实施例还提供了克服产生内部空腔的困难以及无需在毫米波频率处采用线接合技术的技术。本发明的封装技术的实施例与PCB制造工艺一致并且可用于具有集成天线或天线阵列的封装。
本发明的实例因此提供了具有集成天线或平面相控阵列的低成本封装；特别是，具有用于毫米波频率及高于毫米波频率的集成天线或平面相控阵列设计的芯片封装。
具有集成天线的典型芯片封装有三个主要部件：(i)RF芯片，(ii)一个或多个天线，以及(iii)封装载体(在某些情况下，封装罩或盖，或保护封装的密封材料)。本发明的一个或多个实施例提供了这样的封装，其具有：高性能天线；将RF芯片倒转安装到印制电路主板的界面；以及将封装倒转安装到印制电路主板的界面。
图1示出了根据本发明的一个方面的示意性封装100的截面图。注意为了清楚，在整个附图中省略了剖面线法。所述封装具有七个总层，包括衬底和接合层。对于毫米波应用，尤其是对于高于60GHz的频率，必须在设计过程中考虑接合膜和/或层厚度。给定在此的教导，天线和封装领域的普通技术人员将知道如何考虑厚度以及如何采用高精度PCB制造技术来实现本发明的实施例。封装100还具有多个金属层。具体地说，存在最外面的衬底102。向内紧接衬底102的是用于贴片天线(多个)的贴片(多个)104的金属层。衬底102和贴片天线104(图1中仅示出了一个天线，但是如下所述可以提供多个天线)向内是接合膜层106、另一衬底层108，以及另一接合膜层109。接合膜109向内的另一金属层用于贴片天线的接地平面110。接地平面上的槽(多个)113用于孔耦合的贴片天线的孔。接地平面110还将辐射元件(贴片)104与如下所述的馈线(多个)和RF芯片(多个)分隔开。
接地平面110向内是另一衬底112。衬底112向内是另一金属层，该金属层用于实现天线馈线(多个)114、RF芯片连接(优选地，倒装芯片/C4(受控坍塌芯片连接)类型的连接)的衬垫116、118、120，以及到一个或多个过孔(如过孔124)的一个或多个互连122(按照需要)，它们都在形成馈线114的金属层向内的另一接合膜层126以及接合膜126向内的另一衬底128中。再一金属层提供到主PCB(为了清楚，从图中省略了主PCB)的信号、控制、电源以及接地连接的所有衬垫。衬垫可以包括：通过接地过孔140与接地平面110互连的接地衬垫130，以及通过过孔124连接到互连122和反衬垫(antipad)142的由衬垫132例示的信号、电源和控制衬垫中的一个或多个。所述过孔可以例如是电镀的通孔。还可以提供封装衬垫134。取决于贴片天线设计，还可以在衬垫130、132、134所在的同一金属层上实现可选的反射器144。在某些情况下，如下所述，反射器144是嵌入式的。
为了实现倒装芯片方案，芯片162优选地具有多个直接连接到芯片连接衬垫116、118、120的焊点。
为了提高天线带宽，贴片可以是空气悬浮的或使用泡沫材料支撑贴片，所述泡沫材料的介电常数接近于低频应用的介电常数。但是，在毫米波频率，尤其是对于封装应用，空气悬浮或泡沫支撑的贴片是不现实的。因此，在本发明的一个或多个实施例中，可以在封装中实现空气腔150。为了避免PCB制造过程期间热的气体产生的问题，可以采用通风孔(多个)152。可以这样设计这些孔：它们对天线性能几乎没有影响。例如，孔152可以接近空腔150的中部或接近腔150的边缘，并且可以相对较小，只要符合充分地通风即可。通风孔可以如图1所示在腔150的顶部(最外侧部分)，或如下所述在腔的侧面，具体取决于所使用的制造工艺。
接地平面110还用于通过过孔(例如，过孔140)进行接地连接或通过过孔和反衬垫(例如，带有反衬垫142的过孔124，例示了可用于信号、电源或控制功能的带有反衬垫的过孔)进行信号、电源和控制连接。从制造的角度，反衬垫是有益的并且可提高稳定性，因为在不使用反衬垫的情况下，很难在部分过孔(即，诸如过孔124的未在结构中完全延伸的过孔)中实现稳定性。
在衬底128和接合膜126中实现了开放式芯片容纳腔或插槽(socket)160。此插槽用于容纳RF芯片162。芯片通过倒装芯片接合附加到封装。
注意，所有毫米波组件(天线、功放、低噪声放大器等)都在封装100之内。过孔124、140用于通过直流或频率低得多的信号。
封装100可以有利地通过球栅阵列(BGA)附加到主板(未示出)。
图2示出了与实施例100基本类似的实施例200，除了反射器144被反射器144内侧的其他接合层170以及接合层170内侧的其他衬底172密封以外。类似项目具有相同的标号并且不再对其进行描述。在此实施例中，也在衬底172和接合层170中形成芯片容纳插槽160。
图3示出了与实施例200基本类似的实施例300，除了通风孔352横向地穿过层108以便为腔150通风以外。类似项目具有相同的标号并且不再对其进行描述。
图4代表仰视图400，其中使用密封材料402来密封芯片162。芯片可以被部分或完全密封以便例如用于防止潮湿。多个外侧衬垫404可以例如对应于固定、热传导或接地衬垫(如衬垫130)，而多个内侧衬垫406可以例如对应于信号、控制或电源衬垫(如衬垫132)。在图4中，没有反射器或反射器是嵌入的。图5示出了与视图400基本类似的视图500，但是封装具有如图1的反射器144。类似项目具有相同的标号并且不再对其进行描述。
图6示出了具有2x2平面相控阵列布局的示意性封装600。每个行可以具有两个以上的天线。此基本的2x2阵列可用于形成大得多的阵列。除了具有第一馈线114的第一天线贴片以外，还包括了具有相应的第二、第三和第四馈线608、610、612的第二、第三和第四天线贴片602、604、606。如上所述，每条馈线都连接到芯片162。尽管为了例示的方便，馈线被示为在图6中的贴片处结束，但是可以理解，当以俯视图或仰视图查看时，它们可以与对应的贴片重叠，并且当以图1-3所示的截面图查看时，它们与相应的贴片和耦合孔具有间隔(例如，馈线的一端经过贴片的中心(图17)或在中心终止(图18))。馈线的另一端刚好经过RF芯片的边缘。
因此，可以理解，本发明的方面包括具有用于RF芯片的插槽以及平面天线的封装。在一个或多个实例中，RF芯片通过倒转安装附加到封装。可以使用内部空腔来提高贴片带宽。可以使用通风孔在PCB制造过程期间除去热的气体。所述封装可以通过BGA附加到主PCB。所述封装可以实现平面相控阵列。
根据图1-6的讨论，可以理解的是，总体来说，根据本发明的一个方面的孔耦合的贴片天线封装可以包括至少一个总体上为平面的贴片(如贴片104)。还包括至少一个总体上为平面的接地平面(如平面110)，所述平面在总体上为平面的贴片104内侧、与其具有间隔并且与其基本上平行。所述接地平面中形成有至少一个耦合孔槽(如槽113)。槽113基本上与贴片104相对。至少一条馈线(如馈线114)在接地平面110内侧、与其具有间隔并且与其基本上平行。至少一个射频芯片(如芯片162)在馈线114内侧并与其具有间隔，并且被耦合到馈线114和接地平面110。还包括第一衬底层(如由接合膜126和衬底128形成的衬底层)，其在馈线114内侧并与其具有间隔。第一衬底层形成有芯片容纳腔(如空腔160)。芯片162位于芯片容纳腔160中。
给定在此的说明，PCB和天线领域的技术人员可以实现本发明的实施例。可以使用的非限制性实例包括热固塑料/陶瓷/玻璃织物或类似的层压制品，如可从美国康涅狄格州的Rogers Corporation获得的Rogers系列材料(和其他兼容材料)，以及用于金属层的铜，可能是衬垫或其他暴露区域上电镀的金。类似技术可用于所有示出的实施例，包括图1-18。
将理解的是，有利地，本发明的实施例(如100、200和300)提供了完整的封装，而不只是与芯片分离的贴片天线和其他封装。
注意，可以例如使用电镀的通孔形成过孔(如过孔124、140)。
本发明的实施例还可以包括第二衬底层，例如由衬底108和接合膜106、109形成的衬底层，其布置在接地平面110与贴片104限定的平面之间的区域中。有利地可以在第一金属层中形成贴片104，并且有利地可以在第二金属层中形成接地平面110。
在一个或多个实施例中，第三衬底层(如由衬底112形成的衬底层)布置在接地平面110与馈线114之间的区域中。有利地可以在第三金属层中形成馈线114。此外，根据本发明的实施例的一个或多个封装可以包括至少一个过孔(如过孔190)，其在第三衬底层112中形成并且耦合到接地平面110。可以在第三金属层中形成多个芯片连接衬垫，如衬垫116、118、120。至少一个芯片连接衬垫(如衬垫118)可以被耦合到第三衬底层中的至少一个过孔190。芯片连接衬垫将芯片耦合到馈线114(衬垫120)、过孔190(衬垫118)以及过孔124(衬垫116)。
本发明的一个或多个实施例可以包括一个或多个信号衬垫、一个或多个控制衬垫和一个或多个电源衬垫(它们都通过衬垫132来例示)，以及一个或多个接地衬垫(如衬垫130)。有利地在第四金属层中形成所述信号、控制、电源和接地衬垫。如所指出的，可以可选地提供封装衬垫134。
一个或多个实施例中还包括至少一个接地过孔(如过孔140)，其耦合接地平面110和接地衬垫130。所述至少一个接地过孔140在不与馈线114相交的区域中穿过第一和第三衬底层(例如，衬底112、接合膜126以及衬底128)。一个或多个实施例包括与接地平面110基本共平面而形成的电源、信号以及控制反衬垫中的至少一个(如反衬垫142)。至少一个信号过孔耦合信号反衬垫和信号衬垫，并且穿过第一和第三衬底层。类似地，至少一个电源过孔耦合电源反衬垫和电源衬垫，并且穿过第一和第三衬底层。此外，至少一个控制过孔耦合控制反衬垫和控制衬垫，并且穿过第一和第三衬底层。如所指出的，衬垫132、过孔124以及反衬垫142是可以为电源、信号和控制功能提供的衬垫、过孔和反衬垫元件的例示。
如同样指出的，在某些情况下，反射器(如反射器144)布置在第三衬底层内侧并与其具有间隔，并且总体上与耦合孔槽113相对。反射器可以位于第一衬底层的内侧表面上(例如，衬底128的最内侧表面)。反射器可以是暴露的(如图1)或是嵌入的(如图2和3)，在后者的情况下，封装可以包括第四衬底层(如由接合膜170和衬底172形成的衬底层)，其在反射器144内侧并与之具有间隔。反射器可以因此嵌入在第一和第四衬底层之间。
有利地，第二衬底层(如由膜106、109和衬底108形成的衬底层)中形成有空气腔(如腔150)。空气腔150位于贴片104与接地平面110中的耦合孔槽113之间。优选地，空气腔形成为与通风孔(如通风孔152或352)连通。在后者的情况(如图3)中，在第二衬底层(具体地说，衬底108)中形成通风孔352。在前者的情况中，在附加衬底层(如由衬底102形成的在贴片104外侧并与贴片104具有间隔的衬底层)中形成通风孔152。在附加衬底层102中形成贴片并且在其他衬底层102中形成通风孔。
如根据图6指出的，在本发明的一个或多个实施例中，实现两个或更多个贴片以形成平面相控阵列。因此，总体来说，上述贴片104可以被指定为第一贴片，上述馈线114是第一馈线。接地平面可以形成有一个或多个附加耦合孔槽，如槽113。所述封装可以包括一个或多个附加的总体为平面的贴片(如贴片602、604、606)，其在接地平面外侧并与接地平面具有间隔。所述附加槽可以基本上与所述其他贴片相对。所述封装还可以包括一个或多个附加馈线(如馈线608、610、612)，所述馈线在接地平面内侧、与接地平面具有间隔并且基本上与接地平面平行。至少一个射频芯片162耦合到一个或多个其他馈线并且第一贴片和其他贴片(多个)被布置为形成平面相控阵列。在相控阵列实施例中可以采用具有多个槽的单个大型接地平面。相控阵列可以包括大于或等于2的任何数量的贴片；但是，2的幂是优选的，例如，2、4、8、16、32，以此类推。
对于阵列应用，天线元件之间的间距约为自由空间波长(例如，在60GHz处约为2.5毫米)的一半。因此，为天线实现多个腔是一个难题，因为腔壁太薄。将参考图7-18讨论解决此问题的本发明的实施例。在阵列的情况下，一个或多个此类实施例有利地提供了制造的便利。
图7和8分别示出了具有集成天线的示意性封装实施例的俯视图和截面图。与先前的图中描述的元件类似的元件具有相同的参考符号。如图8所示，所述封装具有与图3中的已有封装相同的“层叠”(为了清楚省略了衬垫和过孔)。但是，对于所有天线都存在矩形环式腔750，以帮助天线具有较宽的带宽和较高的效率。还存在中央岛702以支撑封装盖102以免所述盖下陷。还需要岛702，以便在附加芯片162期间封装不会变形。使用此配置，多个天线环是可能的(如图9和11所示)并且天线馈线114可以非常短。岛702可以包括层106、108、109并且可以例如通过在这些层中研磨腔750来形成岛702。为了形成岛，典型地需要研磨两次。初始地，将层108的第一侧“A”(比如说顶面)附着到单独的材料C，在层108的第二侧“B”(比如说底面)上研磨到层108的一半处。从层108去除材料C。然后，借助层109将层108粘帖到层112，并且通过研磨从侧面A去除材料的其余部分。图9和10类似于图7和8，但是具有容纳更多天线的更大的腔750。
图11和12分别示出了具有集成天线的另一示意性封装实施例的俯视图和截面图。在此采用圆形环式腔750。至少在某些情况下，圆形环式腔750可以比图7-10示出的矩形环式腔更易于制造(因为圆形形状更易于研磨)。在此实施例中，岛702也是圆形的。图13和14类似于图11和12，但是具有容纳更少天线的更小的腔750。模拟表明，至少在某些情况下，圆形阵列具有略好于矩形阵列的辐射模式。
对于较小的阵列，偏置或并列式配置是可能的，如图15和16所示。RF芯片162典型地远小于天线阵列。因此，此配置不会太多地增加封装尺寸。但是，馈线114将长于图7-14中所示的配置，并且因此图15和16的方案对于小型阵列应用是有利的。当芯片162安装在腔160中时，使腔160中的芯片162偏离天线腔750防止了不希望的偏转和应力，由于腔160之上的层102、106、108、109、110、112提供了支撑，因此在腔750中无需任何岛。在偏置情况下的天线辐射模式也略好于环式腔情况下的模式，因为阵列完全形成纵列。但是，至少在某些情况下，在偏置情况下，尤其是对于大型阵列，阵列馈线更加难以设计。
图17-18示出了第一(接收器)和第二(发送器)十六天线元件相控配置。在图17和18中，如其他示例性岛实施例一样，在层106、108、109中限定腔750并且其具有岛1702和外部部分1704。对于图17和18中的配置，封装尺寸仅为28毫米x28毫米，高度(进入页面中)为46密耳(注意，46密耳＝0.046英寸＝1.17毫米)。在图17中，RF芯片162需要共平面波导(CPW)反馈天线，所以存在十六个微带到CPW过渡部件(transition)1902。芯片162位于芯片腔160之内。(还要注意馈线114、反射器144和接地平面槽113。)图17的配置对于每个贴片采用一个接地平面槽，而图18的配置对于每个贴片104采用两个接地平面槽113。还要注意，图17和18是俯视图，其中未使用虚(隐藏)线，为了例示方便-腔160中的芯片162位于岛1702之下，就像图7-14中那样。
本发明的一个或多个实施例因此提供了具有用于RF芯片162的插槽160以及用于平面天线阵列的内部腔750的封装。天线腔750可以例如是圆形或矩形环，或是用于并列式配置的大型腔(图15和16中示出了后者的一个实例)。所述封装的实施例可以实现平面相控阵列，优选地无需用于RF反馈的过孔，并且在一个或多个实施例中，具有基本相等并且相对较短的馈线长度。如果需要相对较大的相控阵列，则可以通过扩大腔尺寸来使用更多的天线元件，如图9-12所示。
鉴于图7-18的描述，将理解的是，总体来说，具有N个(N至少为2)集成孔耦合的贴片天线的射频集成电路芯片封装包括：N个总体上为平面的贴片104，以及至少一个总体上为平面的接地平面110，接地平面110在所述N个总体上为平面的贴片内侧、与其具有间隔并且与其基本上平行。接地平面中形成有N个耦合孔槽113，所述槽与贴片104基本上相对(在某些情况下，例如在图18中，可以存在多于N个的槽-例如，2N个槽，每个贴片有2个槽)。N条馈线114在接地平面110内侧、与其具有间隔并且与其基本上平行。至少一个射频芯片162在馈线114内侧并与其具有间隔，并且耦合到馈线114和接地平面110。注意，根据图1-6所述的过孔、衬垫和反衬垫也可用在图7-18的实施例中。可以将N个贴片104布置为形成平面相控阵列。
第一衬底层(如由接合膜126和衬底128形成的衬底层)在馈线114内侧并与其具有间隔，并且形成有芯片容纳腔160，且芯片162位于所述芯片容纳腔中。第二衬底层(如由膜106、109和衬底128形成的衬底层)布置在接地平面110与贴片104限定的平面之间的区域中。在第一金属层中形成贴片104，在第二金属层中形成接地平面110，并且第二衬底层限定了天线腔750，且N个总体上为平面的贴片104位于天线腔750内。
在某些情况下，在第二衬底层中形成岛702、1702，其在腔750内，因此限定了腔的环状形状，并且N个总体上为平面的贴片104位于所述环状形状内，且岛702、1702与芯片容纳腔160基本上相对。在此使用的“基本上相对”旨在描述这样的配置：当在平面图中查看时，所述岛至少部分地与芯片容纳腔重叠，以帮助支撑由将芯片162插入腔160产生的插入负荷。所述岛和腔可以具有各种形状，并且在任何特定情况下可以具有相同或不同的形状。在某些示意性的非限制情况下，当在平面图中查看时，两者基本上为矩形(矩形包括但不限于正方形)，而在其他示意性的非限制情况下，当在平面图中查看时，两者基本上为圆形。
在某些情况下，第三衬底层(如由衬底112形成的衬底层)被布置在接地平面110与馈线114之间的区域中，并且在第三金属层中形成馈线114。在一个或多个实施例中，N个反射器144在第三衬底层内侧并与其具有间隔，并且总体上与耦合孔槽113相对。反射器144可以例如位于第一衬底层的内表面上。此外，在某些情况下，第四衬底层(如由接合膜170和衬底172形成的衬底层)在反射器144内侧并与其具有间隔，且反射器144被嵌入第一和第四衬底层之间。
在其他情况下，例如图15和16中所示，当在平面图中查看时，天线腔750与芯片容纳腔160具有间隔，以便从天线腔基本卸去在将芯片160插入芯片容纳腔160期间产生的负荷(例如，通过紧邻芯片162上的层102、108、106、109、110、112中的压缩)。
在某些情况下，盖(如层102)固定在天线腔750之上并且至少部分地由岛702支撑。
在另一方面，一种制造所述类型的射频集成电路芯片封装的方法包括：提供所述类型的封装，所述封装未插入芯片162且具有所述的岛702；以及将至少一个射频芯片162插入腔160，且岛702支撑由将芯片插入腔产生的负荷。
在另一方面，一种制造所述类型的射频集成电路芯片封装的方法包括：提供所述类型的封装，所述封装未插入芯片162且在平面图中查看时，天线腔与芯片容纳腔具有间隔(例如，如图15和16所示)；以及将至少一个射频芯片162插入腔160，以便从天线腔基本卸去在将芯片160插入芯片容纳腔160期间产生的负荷(例如，通过紧邻芯片162上的层102、108、106、109、110、112中的压缩)。
如上所述，可以在基于PCB的封装中产生内部腔，但是可能涉及某些挑战性的工艺。在低温共烧陶瓷(LTCC)工艺中非常难以实现内部腔。为了解决这些问题，现在将描述本发明的其他方面。因此可在PCB和LTCC工艺两者中实现所述封装设计。在一个或多个实施例中，所述封装可以被分隔成两部分：主部分和盖。
本发明的方面提供了一种用于低成本封装的装置和方法，所述封装具有工作在毫米波范围的集成天线和相控阵列。具有集成天线的封装的一个或多个实施例基于多层PCB或LTCC，并且包括矩形或环状腔以便实现高性能天线阵列以及其他腔以便容纳毫米波RF芯片。在一个或多个实例中，通过将封装分隔成两部分(即，主体和盖)来避免内部腔。此方法与PCB和LTCC工艺一致并且可用于具有集成天线或天线阵列的封装。此外，此方法适合自动过程并且减少了封装天线所涉及的组件数。“分隔”方法一般地涉及具有集成天线或平面相控阵列的低成本封装，或涉及具有用于毫米波频率及更高频率的集成天线或平面相控阵列的芯片封装。
因此，在“倒装”方法中，嵌入(内部)腔变为开放腔。图19和20示出了第一“分隔”实施例的俯视图和截面图。此实施例类似于图13和14的实施例，除了省略了层106和102并且存在盖2102以外。图21和22的实施例类似于图19和20的实施例，除了提供脊2150以便支撑岛702以外。对于图19-22中的结构，开放腔750位于“主”(较低)部分，与盖2102相对，因为芯片162优选地应具有背部支撑。
图23和24的实施例某种程度上类似于图7和8的实施例，但是采用了“分隔”方法，以便采用该2102并省略层106，并且芯片162位于腔750内，而不是如图8中那样位于区域160内。在位于层112的上表面的馈线2414中以及在位于层112、116之间的接地平面2410(具有槽，未单独编号)中做出伴随的更改。提供了接地过孔2462、2464以使外部接地端子可用(过孔2462)并且使芯片162接地到接地平面2410。可以出于信号、电源和/或控制目的提供一个或多个其他过孔2460。图25和26的实施例类似于图23和24的实施例，只是在此情况下，腔750基本上在盖部分中形成，因为在盖部分2602上提供了层2606、2608。对于图23-26中的结构，开放式腔750可以在主部分，如图23和24中那样，也可以在盖部分，如图25和26中那样(因为腔750中存在芯片162)。在任一“分隔”实施例中，两个部分(盖部分和主部分)可以例如通过粘合在一起或倒转安装在一起而牢固地接合，如本领域技术人员从B.Min和G.M.Rebeiz的“ALow-Loss Silicon-on-Silicon DC-110-GHz Resonance-Free Package”(关于微波理论和技术的IEEE学报，卷54，第2期，710-716页，2006年2月)可知的。
需要附加制造步骤来产生岛702。为了减少步骤，可以如图21-22所示那样使用脊2150。为了清楚，所述岛是独立的部分。如果研磨层108，则岛将落下或移动。这是为何其难以制造。如果使用脊，则“岛”被附加到层108的其他部分。所以研磨将容易得多。
图19-22中的天线的作用与以上描述的类似。图23-26中的实施例具有某些显著的不同。芯片162完全在封装内部，所以其受到完整的保护。采用不同的孔耦合的贴片天线；如图24的说明提到的，馈线2414在贴片104与接地平面2410之间。由于使用了反射器144，所以这是可能的。此外，图23-26的实施例对于大量生产尤其有利，因为使用了不同的过孔结构，如根据图24所述。
对于使用PCB制造技术的实施例，典型地可以采用图26中的粘合层，如层170、126、2606。在另一方法中，如图27和28所示，采用了LTCC制造技术并且无需粘合层。
图31和32示出了并列式“分隔”实施例的俯视图和截面图。此实施例类似于图15和16的实施例，只是省略了层106和102并且存在盖3202。图29和30的实施例类似于图31和32的实施例，只是在此情况下，腔750基本上在盖部分中形成，因为盖部分3202上提供了层3006、3008；此外，芯片162在腔750中，如根据图24所述提供了过孔2460、2462，并且馈线2414位于贴片104与接地平面2410之间，且使用了反射器144，如以上根据图24所述。
在如图23-28的实施例中，RF芯片162可以为封装盖提供某些支撑。但是，这对天线腔设计施加了某些限制，并且如果需要较大的阵列，则芯片对盖的支撑可能不够。在此情况下，对盖的环状支撑3370可以是有利的，如图33-34(它们在其他方面类似于图25和26)所示。环状支撑3370可以例如在层2606、2608中形成。如上所述，可选地，可以与环状支撑3370一起采用类似于脊2150的脊(未在图33和34中示出)，以使得制造更加容易。
在上述的多个示意性实施例中，芯片162通过倒转安装附加到封装。倒转安装附加提供了良好的互连性能。但是，至少在某些情况下，倒转安装工艺的成本高于线接合工艺。图35和36示出了具有线接合3682以将芯片162与馈线2414互连的实施例。芯片162在较低部分3680中的腔(未单独编号)之内，由于反射器144，较低部分3680可以例如具有两层。为了清楚，图36省略了过孔。图37和38示出了线接合的并列式实施例，具有线接合3890以将芯片162与过孔2460互连；具有线接合3892以将芯片162与过孔2462互连；以及具有线接合3894以将芯片162与馈线2414互连。
一个或多个实施例因此提供了可用于去除中央岛的如2150的脊形结构(即，所述结构不再是岛，因为其连接到其他部分)。此外，在某些实施例中，如在图24、26、28、30、34、36和38中，馈线可以在贴片与接地平面之间。另外，某些实施例提供了允许将芯片线接合到封装的两部分结构，如图36和38所示，和/或芯片嵌入封装内的两部分结构，如图24、26、28、30、34、36、38所示。
因此，具有N个集成孔耦合的贴片天线(N至少为1)的射频集成电路芯片封装的一个或多个实施例包括：盖部分2102、2602、3202，其具有N个总体上为平面的贴片；以及耦合到所述盖部分的主部分(图20、22、24、26、28、30、32、34、36和38中的较低层叠)。所述主部分包括至少一个总体上为平面的接地平面110、2410，后者在N个总体上为平面的贴片104内侧、与其具有间隔并且基本上与其平行。所述接地平面中形成有至少N个耦合孔槽，所述槽与所述贴片基本上相对。所述主部分还包括：N条馈线114、2414，它们在N个总体上为平面的贴片内侧、与其具有间隔并且基本上与其平行；以及至少一个耦合到所述馈线和接地平面的射频芯片162。所述盖部分和主部分共同限定了天线腔750。所述N个总体上为平面的贴片104位于该天线腔内。
在某些情况下，如图24、26、28、30和34中，芯片位于天线腔内，并且馈线2414位于接地平面2410外侧。这通过N个反射器144实现，所述反射器144在接地平面内侧并与其具有间隔，并且总体上与耦合孔槽相对。此方法还可以用在图36和38的线接合实施例中，其中芯片162可以位于主部分中的面向外侧的腔内。
在某些情况下，如上所述，主部分具有在馈线114内侧并与其具有间隔的第一衬底层，并且第一衬底层形成有芯片容纳腔160，芯片位于该芯片容纳腔内。在此情况下，馈线114位于接地平面110内侧。可以在天线腔内形成岛702，由此限定腔的环形形状，所述岛与芯片容纳腔基本上相对。所述岛和/或腔可以是圆形、矩形或任何其他与工艺性一致的期望形状。一个或多个岛支撑脊2150可以位于所述腔内。
在馈线在接地平面内侧的情况下，可选地，N个反射器144可以在接地平面和馈线内侧并与之具有间隔，并且与耦合孔槽基本上相对。
如在图26、28、30、34、36和38中，在某些情况下，盖部分形成有内向凸起以限定天线腔。可选地，盖部分可以形成有内向凸起的环形支撑3370。如在图20、22、24和32中，在其他情况下，主部分形成有外向凸起以限定天线腔。
在所述封装的某些实施例中，N为2或大于2。可以布置N个贴片以形成平面相控阵列。
如图30、32和38所示，在某些情况下，当在平面图中查看时，天线腔与芯片容纳腔具有间隔。例如，在图32的实施例中，从天线腔基本上卸去将芯片插入芯片容纳腔期间产生的负荷。
在另一方面，参考图39，描述了制造具有N个(N至少为1)集成孔耦合的贴片天线的射频集成电路芯片封装的示意性方法3900。在步骤3902开始后，步骤3904和3906包括提供所述的盖部分和主部分，步骤3910包括将盖部分固定到主部分。在芯片位于天线腔内的实施例中，额外步骤包括在天线腔中定位芯片，而在芯片位于芯片容纳腔内的实施例中，额外步骤包括在芯片容纳腔中定位芯片-在流程图中通过步骤3908表示了这两种可能性。在使用岛的实施例中，其中在芯片定位期间预期存在显著的负荷，额外步骤包括按照块3908中的附加说明来借助岛支撑与定位芯片关联的插入负荷。主部分和/或盖部分可以例如使用印制电路板技术和/或共烧陶瓷技术来形成，如块3904和3906中的附加表达所指出的-在其他情况下，可以从其他场所获得这些项目并且可以由与组装这些项目的实体不同的实体来组装这些项目。可以例如使用倒装芯片技术或线接合技术来附加芯片。所述方法在块3912处继续(例如，可以停止或制造更多封装)。再次地，在所述方法的某些实施例中，N为2或大于2。可以布置N个贴片以形成平面相控阵列。
注意，为了避免混乱和混淆，在此处的俯视图(平面图)中通常避免使用隐藏线(虚线)。
将意识到并应理解的是，本发明的上述示意性实施例可以以多种不同的方式实现。给出在此提供的本发明的教导，相关领域的技术人员将能够构想本发明的其他实施方式。
尽管参考附图描述了本发明的示例性实施例，但是要理解的是，本发明并不限于这些精确的实施例，并且本领域的技术人员可以做出各种其他更改和修改而不脱离本发明的范围和精神。

Claims (19)

1.一种具有N个集成的孔耦合贴片天线的射频集成电路芯片封装结构，N至少为1，所述封装结构包括：
盖部分，其具有N个总体上为平面的贴片；以及
主部分，其耦合到所述盖部分，所述主部分又包括：
至少一个总体上为平面的接地平面，所述接地平面在所述N个总体上为平面的贴片内侧、与其具有间隔并且与其基本上平行，所述接地平面中形成有至少N个耦合孔槽，所述N个耦合孔槽分别与所述N个总体上为平面的贴片基本上相对；
N条馈线，所述N条馈线在所述N个总体上为平面的贴片内侧、与所述N个总体上为平面的贴片具有间隔并且与所述N个总体上为平面的贴片基本上平行；以及
至少一个射频集成电路芯片，其耦合到所述N条馈线和所述接地平面；
其中所述盖部分和所述主部分共同限定了天线腔，所述N个总体上为平面的贴片位于所述天线腔内，
其中：
所述主部分还包括第一衬底层，所述第一衬底层在所述N条馈线内侧并与其具有间隔，所述第一衬底层形成有芯片容纳腔，所述射频集成电路芯片位于所述芯片容纳腔内；以及
所述N条馈线位于所述接地平面内侧；
所述封装结构还包括在所述天线腔内形成的岛，由此限定所述天线腔的环形形状，所述岛与所述芯片容纳腔基本上相对。
2.根据权利要求1的封装结构，其中N至少为2。
3.根据权利要求2的封装结构，其中所述N条馈线位于所述接地平面外侧，还包括N个反射器，所述N个反射器在所述接地平面和所述N条馈线内侧并与其具有间隔，并且所述N个反射器总体上分别与所述N个耦合孔槽相对。
4.根据权利要求3的封装结构，其中所述射频集成电路芯片位于所述天线腔内。
5.根据权利要求1的封装结构，其中在以平面图查看时，所述岛和所述天线腔基本上为矩形。
6.根据权利要求1的封装结构，其中在以平面图查看时，所述岛和所述天线腔基本上为圆形。
7.根据权利要求1的封装结构，还包括位于所述天线腔内的至少一个岛支撑脊。
8.根据权利要求1的封装结构，还包括N个反射器，所述N个反射器在所述接地平面和所述N条馈线内侧并与其具有间隔，并且所述N个反射器总体上分别与所述N个耦合孔槽相对。
9.根据权利要求2的封装结构，其中所述盖部分形成有内向凸起以限定所述天线腔。
10.根据权利要求9的封装结构，其中所述盖部分形成有内向凸起的环形支撑。
11.根据权利要求2的封装结构，其中所述主部分形成有外向凸起以限定所述天线腔。
12.根据权利要求2的封装结构，其中所述N个总体上为平面的贴片被布置为形成平面相控阵列。
13.根据权利要求2的封装结构，其中在以平面图查看时，所述天线腔与所述芯片容纳腔具有间隔，以便从所述天线腔基本上卸去将所述射频集成电路芯片插入所述芯片容纳腔期间产生的负荷。
14.一种制造具有N个集成的孔耦合贴片天线的射频集成电路芯片封装的方法，N至少为1，所述方法包括以下步骤：
提供盖部分，其具有N个总体上为平面的贴片；
提供主部分，其包括：
至少一个总体上为平面的接地平面，所述接地平面中形成有至少
N个耦合孔槽；
N条馈线；以及
至少一个射频集成电路芯片，其耦合到所述N条馈线和所述接地平面；以及
将所述盖部分固定到所述主部分；
其中：
所述盖部分和所述主部分共同限定了天线腔，所述N个总体上为平面的贴片位于所述天线腔内；
所述接地平面在所述N个总体上为平面的贴片内侧、与所述N个总体上为平面的贴片具有间隔并且与所述N个总体上为平面的贴片基本上平行；
所述N个耦合孔槽分别与所述N个总体上为平面的贴片基本上相对；以及
所述N条馈线在所述N个总体上为平面的贴片内侧、与其具有间隔并且与其基本上平行
其中：
所述主部分还包括第一衬底层，所述第一衬底层在所述N条馈线内侧并与其具有间隔，所述第一衬底层形成有芯片容纳腔；以及
所述N条馈线位于所述接地平面内侧；
还包括在所述芯片容纳腔内定位所述射频集成电路芯片的额外步骤；
其中所述盖部分和所述主部分中的至少一个还包括在所述天线腔内形成的岛，由此限定所述天线腔的环形形状，所述岛与所述芯片容纳腔基本上相对，还包括借助所述岛支撑与所述射频集成电路芯片的所述定位关联的插入负荷的额外步骤。
15.根据权利要求14的方法，其中N至少为2。
16.根据权利要求15的方法，其中：
其中所述N条馈线位于所述接地平面外侧；以及
所述主部分还包括N个反射器，所述N个反射器在所述接地平面和所述N条馈线内侧并与其具有间隔，并且所述N个反射器总体上分别与所述N个耦合孔槽相对；
还包括在所述天线腔内定位所述射频集成电路芯片的额外步骤。
17.根据权利要求15的方法，其中使用印制电路板技术至少形成所述主部分。
18.根据权利要求15的方法，其中使用低温共烧陶瓷技术至少形成所述主部分。
19.根据权利要求15的方法，还包括使用倒装芯片技术和线接合技术之一来耦合所述射频集成电路芯片。
CN2009101498704A 2008-07-07 2009-07-02 射频集成电路芯片封装及其制造方法 Active CN101625730B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/168,328 US7728774B2 (en) 2008-07-07 2008-07-07 Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
US12/168,328 2008-07-07

Publications (2)

Publication Number Publication Date
CN101625730A CN101625730A (zh) 2010-01-13
CN101625730B true CN101625730B (zh) 2013-06-19

Family

ID=40257346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101498704A Active CN101625730B (zh) 2008-07-07 2009-07-02 射频集成电路芯片封装及其制造方法

Country Status (5)

Country Link
US (1) US7728774B2 (zh)
EP (1) EP2144329B1 (zh)
JP (1) JP2010016789A (zh)
CN (1) CN101625730B (zh)
TW (1) TWI506863B (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US20100033393A1 (en) * 2008-08-07 2010-02-11 Wilocity, Ltd. Techniques for Mounting a Millimeter Wave Antenna and a Radio Frequency Integrated Circuit Onto a PCB
US8269671B2 (en) * 2009-01-27 2012-09-18 International Business Machines Corporation Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
KR101113443B1 (ko) * 2009-09-11 2012-02-29 삼성전기주식회사 패치 안테나 및 무선통신 모듈
US8169060B2 (en) 2010-03-29 2012-05-01 Infineon Technologies Ag Integrated circuit package assembly including wave guide
US8558637B2 (en) 2010-05-12 2013-10-15 Mediatek Inc. Circuit device with signal line transition element
KR20120035394A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
GB2484704A (en) * 2010-10-21 2012-04-25 Bluwireless Tech Ltd Patch antenna structure formed with an air gap in a flip-chip assembly
US8587482B2 (en) * 2011-01-21 2013-11-19 International Business Machines Corporation Laminated antenna structures for package applications
US8988299B2 (en) * 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
DE102011005145A1 (de) 2011-03-04 2012-09-06 Rohde & Schwarz Gmbh & Co. Kg Leiterplattenanordnung für Millimeterwellen-Scanner
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
GB201113129D0 (en) * 2011-07-29 2011-09-14 Bae Systems Plc Radio frequency communication
KR101898967B1 (ko) * 2012-01-26 2018-09-14 삼성전자주식회사 고효율 광대역 안테나
US8648454B2 (en) * 2012-02-14 2014-02-11 International Business Machines Corporation Wafer-scale package structures with integrated antennas
FR2992103B1 (fr) * 2012-06-19 2014-06-13 St Microelectronics Sa Structure integree tridimensionnelle comportant une antenne
US9356352B2 (en) 2012-10-22 2016-05-31 Texas Instruments Incorporated Waveguide coupler
US9252491B2 (en) 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
CN103367269B (zh) * 2013-07-15 2016-03-02 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
WO2015023299A1 (en) 2013-08-16 2015-02-19 Intel Corporation Millimeter wave antenna structures with air-gap layer or cavity
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
US9659904B2 (en) * 2013-12-12 2017-05-23 Intel Corporation Distributed on-package millimeter-wave radio
US9773742B2 (en) 2013-12-18 2017-09-26 Intel Corporation Embedded millimeter-wave phased array module
US9472859B2 (en) 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9620841B2 (en) 2014-06-13 2017-04-11 Nxp Usa, Inc. Radio frequency coupling structure
US9917372B2 (en) * 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
KR102185196B1 (ko) 2014-07-04 2020-12-01 삼성전자주식회사 무선 통신 기기에서 안테나 장치
US10225925B2 (en) 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US9444135B2 (en) 2014-09-19 2016-09-13 Freescale Semiconductor, Inc. Integrated circuit package
CN107078401A (zh) * 2014-10-21 2017-08-18 日本电气株式会社 平面天线
CN104465584B (zh) * 2014-12-10 2017-08-11 华进半导体封装先导技术研发中心有限公司 基于有源埋入的微波射频基板结构及其制备方法
DE102015201445A1 (de) 2015-01-28 2016-07-28 Robert Bosch Gmbh Radarsensor
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
TWI652775B (zh) * 2016-01-11 2019-03-01 矽品精密工業股份有限公司 電子封裝件
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10763583B2 (en) * 2016-05-10 2020-09-01 Kymeta Corporation Method to assemble aperture segments of a cylindrical feed antenna
CN107369673B (zh) 2016-05-13 2019-11-05 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
JP6524985B2 (ja) 2016-08-26 2019-06-05 株式会社村田製作所 アンテナモジュール
WO2018125240A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with flexible package substrates with distributed stacked antennas for high frequency communication systems
US10396432B2 (en) * 2017-01-23 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Antenna-integrated radio frequency module
EP3429026B1 (en) * 2017-07-10 2020-12-02 Nxp B.V. An integrated circuit package and method of making thereof
US10734332B2 (en) 2017-08-22 2020-08-04 Qualcomm Incorporated High aspect ratio interconnects in air gap of antenna package
US10993315B2 (en) * 2017-10-31 2021-04-27 Avl Technologies, Inc. Printed circuit via for KA satcom circuit boards
DE102018202364B4 (de) * 2018-02-15 2022-10-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Moduleinheit mit integrierten Antennen und Verfahren zum Herstellen derselben
JP6564902B1 (ja) 2018-03-30 2019-08-21 株式会社フジクラ アンテナ
JP6712613B2 (ja) * 2018-03-30 2020-06-24 株式会社フジクラ アンテナ
WO2019220536A1 (ja) * 2018-05-15 2019-11-21 三菱電機株式会社 アレーアンテナ装置及び通信機器
KR102565703B1 (ko) * 2018-07-18 2023-08-10 삼성전기주식회사 패키지 기판 및 이를 포함하는 칩 패키지
CN112534646A (zh) * 2018-08-02 2021-03-19 维尔塞特公司 天线元件模块
CN109088180B (zh) * 2018-08-12 2020-11-20 瑞声科技（南京）有限公司 Aog天线系统及移动终端
CN109149068B (zh) * 2018-08-12 2021-04-02 瑞声科技（南京）有限公司 封装天线系统及移动终端
CN109119768A (zh) 2018-08-12 2019-01-01 瑞声科技（南京）有限公司 Aog天线系统及移动终端
CN109149069A (zh) * 2018-08-12 2019-01-04 瑞声科技（南京）有限公司 Aog天线系统及移动终端
CN109103589B (zh) * 2018-08-12 2021-01-12 瑞声科技（南京）有限公司 天线模组及移动终端
CN109888508B (zh) * 2018-12-28 2021-09-24 瑞声精密电子沭阳有限公司 相控阵天线
CN109786933B (zh) * 2018-12-29 2021-09-07 瑞声科技（南京）有限公司 封装天线系统及移动终端
US10700440B1 (en) 2019-01-25 2020-06-30 Corning Incorporated Antenna stack
JP7417448B2 (ja) * 2019-03-23 2024-01-18 京セラ株式会社 アンテナ基板およびアンテナモジュール
JP6801739B2 (ja) * 2019-04-18 2020-12-16 株式会社村田製作所 アンテナモジュール及び通信装置
CN110212300B (zh) * 2019-05-22 2021-05-11 维沃移动通信有限公司 一种天线单元及终端设备
US11244913B2 (en) 2019-06-18 2022-02-08 Mediatek Inc. Semiconductor package
TWI700801B (zh) * 2019-09-16 2020-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
DE102019128779B4 (de) 2019-10-24 2021-05-12 Infineon Technologies Ag Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren
US11049792B1 (en) 2020-05-06 2021-06-29 Semiconductor Components Industries, Llc Package structure for semiconductor devices
CN111653527B (zh) * 2020-06-15 2023-03-28 华进半导体封装先导技术研发中心有限公司 封装天线及其制造方法
US20220084740A1 (en) * 2020-09-14 2022-03-17 Intel Corporation Embedded cooling channel in magnetics
US11658391B2 (en) 2020-12-21 2023-05-23 Qualcomm Incorporated Antenna module
CN113690594B (zh) * 2021-07-23 2022-11-18 华南理工大学 应用于多普勒雷达的毫米波高增益平面口径天线
US20230253702A1 (en) * 2022-02-10 2023-08-10 Swiftlink Technologies Co., Ltd. Periodic Mode-Selective Structure for Surface Wave Scattering Mitigation in Millimeter Wave Antenna Arrays
EP4362219A1 (en) * 2022-10-27 2024-05-01 Sony Group Corporation Antenna structure and antenna structure manufacturing method
CN117154423B (zh) * 2023-10-31 2023-12-29 成都辰星迅联科技有限公司 一种平面式高容差毫米波相控阵天线

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017956A (zh) * 2006-02-08 2007-08-15 中国科学院微电子研究所 高速率半导体光发射组件的封装结构及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258102A (ja) 1987-04-15 1988-10-25 Matsushita Electric Works Ltd 平面アンテナ
JPH01135105A (ja) * 1987-11-20 1989-05-26 Fujitsu Ltd パッチアンテナ
JPH02104006A (ja) 1989-06-28 1990-04-17 Matsushita Electric Works Ltd 平面アンテナ
JP3427040B2 (ja) * 1996-02-29 2003-07-14 京セラ株式会社 高周波用パッケージ
JPH10303640A (ja) * 1997-04-25 1998-11-13 Nippon Telegr & Teleph Corp <Ntt> アンテナ装置
AU2001261141A1 (en) * 2000-05-02 2001-11-12 Sun Microsystems, Inc. Method and system for achieving high availability in a networked computer system
US6809688B2 (en) * 2000-06-30 2004-10-26 Sharp Kabushiki Kaisha Radio communication device with integrated antenna, transmitter, and receiver
DE10063437A1 (de) * 2000-12-20 2002-07-11 Bosch Gmbh Robert Antennenanordnung
CN1316858C (zh) * 2001-04-27 2007-05-16 日本电气株式会社 高频电路基板及其制造方法
US6982480B2 (en) * 2003-07-31 2006-01-03 The Boeing Company Near hermetic packaging of gallium arsenide semiconductor devices and manufacturing method therefor
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
US7119745B2 (en) * 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
TWI239681B (en) * 2004-12-22 2005-09-11 Tatung Co Ltd Circularly polarized array antenna
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017956A (zh) * 2006-02-08 2007-08-15 中国科学院微电子研究所 高速率半导体光发射组件的封装结构及方法

Also Published As

Publication number Publication date
TWI506863B (zh) 2015-11-01
US20100001906A1 (en) 2010-01-07
EP2144329A1 (en) 2010-01-13
JP2010016789A (ja) 2010-01-21
TW201015784A (en) 2010-04-16
EP2144329B1 (en) 2012-08-29
CN101625730A (zh) 2010-01-13
US7728774B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
CN101625730B (zh) 射频集成电路芯片封装及其制造方法
US8269671B2 (en) Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
US7696930B2 (en) Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US8256685B2 (en) Compact millimeter wave packages with integrated antennas
KR101397748B1 (ko) 집적 어퍼쳐- 결합 패치 안테나를 갖는 라디오-주파수 집적회로 칩 패키지
CN103329349B (zh) 用于封装应用的叠层天线结构
US8648454B2 (en) Wafer-scale package structures with integrated antennas
US6818985B1 (en) Embedded antenna and semiconductor die on a substrate in a laminate package
CN109244641A (zh) 封装天线及其制造方法
CN107968084A (zh) 具有集成天线的半导体封装及其形成方法
CN109326584B (zh) 封装天线及其制造方法
CN109166845B (zh) 封装天线及其制造方法
CN113488458A (zh) 封装结构及其形成方法
CN117748105A (zh) 集成基板的三维模塑扇出型毫米波封装天线及其制作方法
CN112216687A (zh) 电子封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right