CN101622588A - 动态功耗降低 - Google Patents

动态功耗降低 Download PDF

Info

Publication number
CN101622588A
CN101622588A CN200880006531A CN200880006531A CN101622588A CN 101622588 A CN101622588 A CN 101622588A CN 200880006531 A CN200880006531 A CN 200880006531A CN 200880006531 A CN200880006531 A CN 200880006531A CN 101622588 A CN101622588 A CN 101622588A
Authority
CN
China
Prior art keywords
processor
core
voltage
performance state
cores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880006531A
Other languages
English (en)
Other versions
CN101622588B (zh
Inventor
J·P·阿拉雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101622588A publication Critical patent/CN101622588A/zh
Application granted granted Critical
Publication of CN101622588B publication Critical patent/CN101622588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明的一些实施例包括用于基于空闲的功能块来动态地减小所请求的供电电压的系统、装置和方法。

Description

动态功耗降低
技术领域
本发明的一些实施例总体上涉及电源管理(power management)技术。具体地，一些实施例涉及通过动态供电电压(supply voltage)减少来进行电源管理。
背景技术
随着向具有更多晶体管和更高频率的高级处理器发展的趋势持续增长，计算机设计者和制造者经常面对功耗的相应增加。在没有电源管理的情况下，诸如具有多个核心的处理器这样的集成电路(IC)可能消耗过度的电力。因此，期望有新的电源管理方式。
附图说明
通过阅读以下说明书和所附权利要求书，并通过参考附图，本发明的实施例的各种优点对本领域技术人员将是显而易见的，在附图中：
图1是根据本发明一些实施例的具有电压选择逻辑(VSL)的集成电路的框图；
图2是根据本发明一些实施例的可以由VSL执行的电压选择例程的流程图；
图3是根据本发明一些实施例的具有VSL的多核处理器的图；
图4是根据本发明一些实施例的用于图3的处理器的电压选择例程的流程图；
图5是根据本发明一些实施例的用于确定负载线电压降(drop)的减少的例程的流程图；
图6是根据本发明一些实施例的电压选择逻辑的框图；
图7是根据本发明一些实施例的示例性计算机系统的系统级框图；以及
图8是根据本发明一些实施例的具有多个供电电压域的多核处理器的图。
具体实施方式
根据一些实施例，当识别出IC中的不活动状态时，因为在VRM电力输送网(power delivery network)(负载线)上将会有更少的电压降落，所以可以动态地减小所请求的从电压调节器模块(VRM)到集成电路设备(例如，处理器)的供电电压。即，当需要来自VRM的较小的供电电流时，因为这导致在VRM的负载线上更小的电压降，所以可以通过来自VRM的更小的电压向芯片提供相同或更高的供电电压。这是很有益的，例如，因为更低的电压通常导致更低的功耗和提高的可靠性。在示例性应用中，当具有多个核心的处理器识别出其一个或更多核心空闲时，因为将从VRM引出更小的电流，所以该处理器可以从其VRM请求减小的供电电压。
图1概括地示出耦合到VRM 104的IC设备102，其从VRM 104接收响应于所请求的调节器电压VR的供电电压VC。调节器电压VR的值由电压选择逻辑(VSL)108确定，并通过控制信号(VRCNTL)被传输给VRM104。IC 102可以是任何IC设备，其实现了例如片上系统(SOC)、处理器、ASIC、网络组件、控制器等。IC 102具有一个或更多功能块，例如核心等，其可以是活动的或空闲的(例如，当活动时具有活动时钟，而当空闲时具有关闭或充分减慢的时钟)。VSL 108有能力基于有多少和/或哪些功能块空闲，来确定负载线电压降和/或供电电流减少(其转化为负载线电压降)的减小量。(注意，如本文所使用的，术语“确定”是指通过测量、估计、计算、推导、识别等来获得结果，并且是要以其最广的含义来使用)。
对于许多应用，取决于期望的工作性能，它们的规范可能要求供电电压VC处于或高于最小电平。然而，由于电力输送网上存在电压降(以负载线电阻RLL为模型)，使得IC实际接收到的供电电压(VC)小于调节器电压(VR)。负载线电压降是：RLLxIC。因此，VC为：VR-(ICxRLL)。由此，为了在IC处获得可接受的供电电压VC，应该对该电压降加以考虑。
为了满足VC要求，传统方式例如对调节器电压(VR)进行选择，以使得即使当所有功能块都活动时，VC也不会降至规定值以下。即，假定了最坏情况(所有块都活动)下的供电电流(IC)，并且请求VR以提供满足该条件的VC。以其他已知方式，VSL可以响应于功能块空闲而将所请求的VR减少固定的“安全”量，而不管其当前的性能状态。然而，该方式仍然未能考虑：对于特定工作条件下在负载线上的电压降的特定减少，可以实际减小多少供电电压。因此，利用本文所公开的一些实施例，基于空闲块的数量和/或质量来确定(计算、估计、测量、推导和/或识别)负载线电压降的减少，以在满足供电电压的要求的同时，更优地减小所请求的VR。
图2概括地示出例程200，其可以由VSL 108执行，以动态地选择减小的调节器电压VR。在202处，确定接收到的供电电压的规定值。在204处，确定一个或更多空闲IC块。在206处，基于接收到的规定值和由于识别出的一个或更多空闲块所造成的负载线电压降的减少，来确定所请求的供电电压值。如下面将在示例性多核处理器IC的环境下进一步讨论的，可以以任何合适的方式来确定该减小量。例如，可以通过基于工作条件和空闲块的数目/类型在一个存储结构中进行查找，来获取ΔVR值。可替换地，可以基于工作条件和空闲块的数目/类型，从对(例如，被熔断(fuse)到IC内的)边界值(例如ΔVR值或ΔIC值)的内插(interpolation)推导出ΔVR。例如，可以基于对ΔIC的估计(根据空闲块)和RLL的已知值计算ΔV来获取ΔVR。各种其他方式也可以被使用并落入本发明的范围内。
图3是根据本发明一些实施例的具有VSL的多核处理器302的框图，用于基于一个或更多其正处于空闲状态的核心来请求减小的VR。处理器302具有N个核心306(核心0到核心N-1)，和用于确定要从VRM 104请求的供电电压VR的VSL 308。在该实例中，尽管n个核心在相同的电源面(power plane)上，但是却具有独立的时钟分配。此外，这些核心被假定为彼此的拷贝，并且具有类似的功耗特性。
处理器302可以工作在由所处理的应用确定的不同性能状态下。术语“性能状态”一般是指对处理器或处理器内的核心的工作级别规范。例如，作为一种公共的性能状态规范的高级配置和电源接口(ACPI)规范定义了不同的P-状态，以指定该规范内不同性能状态的工作核心电压和频率。对于该规范，P0是最高性能状态，而Pn是最低性能状态。
对于一些平台，当启动时，计算平台的基本输入/输出系统(BIOS)基于从处理器获得的数据(例如，来自编程(例如，熔断的)边界值)来建立P-状态数据结构，以向处理器提供P-状态信息。对于每种性能状态，该数据结构提供规定的工作供电电压和频率。在一些实施例中，尽管可以针对每个核心的进程请求不同的P-状态(例如，从不同的操作系统线程)，但是控制逻辑将选择最活跃的状态并将其应用于每个核心。然而，同时，这并不必然表示每个核心将以规定的P-状态参数来运行。还可能存在所谓的基础的C-状态，其可以被分别应用于各个核心。因此，在可以为整个处理器302指派相对活跃的P-状态(例如，P0或P1)的同时，如它们的C-状态所指出的，一些核心实际上可能是空闲的(例如，具有关闭的或充分减慢的时钟)。
芯片的供电电流(IC)具有动态分量(ICDy)和静态分量(ICS)，从而：IC＝ICDy+ICS。动态分量(ICDy)表示开关电流，而静态分量(ICS)表示漏泄电流。无论核心是活动的还是空闲的，该核心通常都会消耗静态(漏泄)电流，而其动态电流则取决于其时钟。如果核心的时钟被关闭或者被充分地减慢，则可以合理地假定：ICDy＝0。在一些实施例中，还可以合理地假定多个核心306具有相同(或足够类似)的功耗特性，即，针对给定的性能状态的动态电流消耗。这一事实可以用来基于空闲核心数来确定对于给定的P-状态，整个供电电流(IC)中有多少动态分量(ICDy)将会降落。
对于给定的P-状态，可以用空闲核心数i乘以每核心的动态电流值(ICDyi)，来获得动态电流的总体减少(ΔICDy)，并由此获得供电电流(IC)的总体减少。(该减少是相对于一个用来定义满足VC要求的VR值的预先假定值)。据此，所请求的VR可以降低的量ΔV为：ΔICDyxRLL。可以从较高的VR中减少该ΔVR，而如果不这样做的话，该VR本已被用来满足所规定的要求。
(在本文所讨论的示例性实施例中，一般假设当活动时，对于给定的性能状态，每个核心消耗相同的动态电流量。这允许通过用给定P状态(性能状态)的每核心的电流值乘以空闲核心数，来估计总体电流的减少。然而，应该认识到，该假设并不是必需的。例如，对于不同类型或分类的核心或者对于每个核心，可以使用单独的每核心电流值，并且这些单独的电流可以相加以得出总体供电电流的减少。)
图4示出用于从VRM 104选择所请求的电压VR的例程400。例程400可以由VSL 308执行。在402处，基于规定的性能状态来确定预先定义的VR。例如，可以从P状态数据结构获得该值，该P状态数据结构在处理器302中或者在片外，例如，在用于BIOS或操作系统的存储器中。该P状态数据结构甚至可以被编程(例如，熔断)到处理器芯片本身中。在404处，确定空闲核心306的数目。(注意，除非明确指示为相反顺序，或者被这些操作的特征所指定，否则，和本文所描述的任何例程操作一样，例程操作402和404可以以任何顺序来执行。)
在406处，确定在负载线电阻上的电压降的减少ΔVR。取决于处理器结构和特定设计关注点，可以以各种不同的方式来进行该操作。下面将对此进行更多的讨论。在408处，将基于所确定的ΔVR的VR提供给VRM。
图5示出根据一些实施例的用于基于空闲核心数i来确定ΔVR的例程406。在502处，针对可应用的性能状态，确定芯片的总动态电容(CDyn)、频率F和供电电压VC。在504处，使用方程：ΔIC＝(CDyn·F·VC)(i/N)(其中，i是空闲核心数，N是核心总数)来确定供电电流的减小量(ΔIC)。F和VC将典型地在性能状态规范中定义，而CDyn(用于处理器芯片)可以由芯片制造者提供，或者通过参数特性来确定。CDyn可以在制造期间被编程到芯片内，或者可以从外部存储源获得。
在506处，通过用RLL乘以所确定的ΔIC来确定出ΔVR的值。与其他参数一样，RLL也可以被编程到芯片内(烧录、加载为机器码)，或者可以从外部存储源获得。
应该意识到，ΔVR可以以各种其他方式来确定，而并不限于图5的例程。例如，可以基于P-状态和空闲核心数来检索(查找)合适的ΔVR值。尽管这可能消耗相对较多的存储量，但是取决于设计关注点和如何实现，这种方式也是可行的。例如，最大和最小ΔVR值可以被烧录或熔断到处理器芯片中，并且类似于一些实施例中BIOS生成P-状态数据的方式，可以生成包含这些不同值的数据结构并存储在存储器中。可替换地，为了获得更大的灵活性，ΔIC值(而非ΔVR)可以被编程到基于特定工作参数(例如，P-状态)和空闲核心数来进行检索的表中，或者可以针对该表生成ΔIC值。以这种方式，可以针对任何VRM和电力输送网确定ΔVR值。对于给定实现的RLL的值然后可以例如在启动时从源提供到VSL 308。例如，RLL的值可以存储在BIOS寄存器中，或者甚至可以针对特定电力输送网配置在工厂被烧录到的固件中。如将意识到的，多种其他方法也可以被实现，并落入所附权利要求书的范围内。
图6是根据一些实施例的电压选择逻辑(VSL)308的框图。VSL 308一般包括用于各个核心(核心0到核心n-1)的参数寄存器602、P-状态解析逻辑604、加法逻辑606、复用器608、乘法逻辑610、V/F命令寄存器612以及减法逻辑614，所有这些部件如所示出的那样耦合在一起。(注意，在该实施例中，电压减少逻辑被并入遗留的电压/频率逻辑中，从V/F命令寄存器612接入VR输出以提供减小的VR(VR-ΔVR)请求。但是并不一定要求如此。可以采用多种不同的方式来修改已有设计，或者创建新的和/或单独的VSL。按照这些线路，可以以电路部件、逻辑和/或机器码的任意组合来实现VSL块，如特定设计所期望的。)
每个参数寄存器602接收与其相关联的核心的P-状态标识符，以及所请求的P-状态的(每空闲核心)ΔVRi值。参数寄存器602将它们的P-状态提供给P-状态解析逻辑604，后者为核心处理这些P-状态请求，并选择要应用于所有核心的P-状态。例如，在一些实施例中，P-状态解析逻辑604从所请求的P-状态中选择最活跃的所请求的P-状态。此外，参数寄存器602向加法逻辑606提供数字值，指示与它们相关联的核心是否空闲。加法逻辑606将这些值进行合并(求和)，以产生指示有多少核心空闲的结果并将其提供给乘法逻辑610。最后，参数寄存器602向复用器608提供它们的所请求的P-状态的ΔVRi信息。来自P-状态解析逻辑604的所选P-状态信号选择与所选P-状态相关联的电压减少因子(ΔVRi)。该值被提供给乘法器610并与空闲核心数相乘，以获得净电压减少值(ΔVR)。然后，从V/F命令寄存器612提供的VR值中减去该乘积，并将结果提供给VRM 104。例如，可以将其提供给与VRM通信的一个或更多电压选择管脚或片外接口。
图7是根据本发明一些实施例的具有电压选择逻辑(VSL)708的计算机系统700的框图，当供电电流下降时，VSL 708将动态可减小的VR请求提供给VRM。计算机系统700可以是个人计算机系统或企业计算机系统，例如，膝上型、笔记本或台式计算机系统。计算机系统700可以包括一个或更多处理器702，其可以包括多个子块，例如但不限于，由核心704所示的一个或更多核心(核心1到核心N)以及电源管理逻辑(PML)706(可以包含VSL 708)；如相关领域技术人员至少基于本文描述的教示所能意识到的，在一些实施例中，VSL708可以被实现为包括等同逻辑的模块。
一个或更多处理器702可以是英特尔
Figure G2008800065314D00071
架构的微处理器。对于其他实施例，这些处理器可以是不同类型的处理器，例如，图形处理器、数字信号处理器、嵌入式处理器等，和/或可以实现不同的架构。
一个或更多处理器702按照一个或更多时钟源709来工作，并具有来自一个或更多电压调节器模块(VRM)104的电力。一个或更多处理器702还可以与诸如存储器712这样的其他级别的存储器进行通信。可以通过主机总线714和芯片组716来访问较高的存储器层次级别，例如系统存储器(RAM)718a和诸如大容量存储设备这样的存储设备718b(其可以被包括在系统内或者可以被系统访问)。
此外，其他功能单元(例如，图形接口720和网络接口722，仅列举了少数几个)可以通过适当的总线或端口来与一个或更多处理器702进行通信。诸如天线(未示出)这样的其他设备可以耦合到网络接口，以将该一个或更多处理器耦合到无线网络。
此外，本领域技术人员将认识到，可以使用不同于图7中所示的划分和/或集成方式来实现所示出的一些或全部组件，而不偏离所描述的实施例的精神和范围。
对于本发明的一些实施例，存储设备718b可以存储诸如操作系统724这样的软件。对于一个实施例，操作系统是可从位于华盛顿州雷蒙德的微软公司获得的Windows操作系统，该操作系统包括根据高级配置和电源接口(ACPI)标准的特性和功能，和/或提供操作系统控制的电源管理(OSPM)。对于一些实施例，操作系统可以是不同类型的操作系统，例如，Linux操作系统。
尽管系统700可以是个人计算机系统，但是其他类型的系统也在各种实施例的范围内，例如，其他类型的计算机(例如，手持设备、服务器、平板计算机、网络应用设备、路由器等)、无线通信设备(例如，蜂窝电话、无绳电话、寻呼机、个人数字助理等)、计算机相关的外设(例如，打印机、扫描仪、监视器等)、娱乐设备(例如，电视、收音机、立体声系统、磁带和致密盘播放器、盒式录像机、可携式摄像机、数码摄像机、MP3(运动图像专家组，音频层3)播放器、视频游戏机、手表等)等。前面各图所表示的存储电路也可以具有任意的类型，并且可以实现在上述系统中的任意一种中。
VSL 708可以与处理器701的其他特性和功能(例如，电源管理模块706)协同工作。具体地，一个实施例的电源管理模块可以控制处理器701和/或单独的核心704的电源管理，包括各种功耗状态之间的转换。例如，在操作系统724支持ACPI的情况下，VSL 708可以控制并跟踪各个核心的c-状态和/或P-状态。电源管理逻辑706还可以存储一个或更多实施例的用于管理动态请求的VRM电压的其他信息，或具有对该其他信息的访问权，该其他信息例如是活动的存储器和/或一个或更多核心的数量、最小高速缓冲存储器的大小、计时器信息和/或存储在寄存器或其他数据存储设备中的其他信息。
此外，相关领域的技术人员将意识到，对于本发明的一些实施例，VSL708可以使用额外的中间状态，以及更大和/更小的状态。
尽管上面已经描述了一个或更多实施例的许多特定细节，但是将意识到，对于其他实施例，可以实现用于动态地减小所请求的供电电压的其他方式。例如，尽管上面提到了特定功耗状态，但是，对于其他实施例，可以在确定增加或降低有效的所请求的供电电压的过程中考虑其他功耗状态和/或其他因子。
此外，尽管出于举例的目的，针对具有单个供电电压(例如，来自VRM)的芯片讨论了基于空闲核心的动态供电方式，但是将意识到，根据一个或更多实施例的请求供电电压的方式可以应用于不同类型的电力输送网和/或主机集成电路芯片和/或系统。
例如，如图8中所示的具有多个供电域中的多个核心的处理器可以采用本文所教导的供电减小方式。处理器802包括N个不同的供电域804i，每个耦合到相关联的VRM 104i，以响应于所请求的VR而向该域提供可分别控制的供电电压VC。每个域包括一个或更多核心806i和一个VSL 808i，以基于该域内的空闲核心数来请求供电电压VRi。
本说明书中对“一个实施例”、“实施例”、“示例性实施例”等的任何引用是指，结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。本说明书中各处出现的这样的短语并不必然全都指代同一个实施例。此外，当结合任何实施例来描述特定特征、结构或特性时，被认为是在本领域技术人员的理解范围内的是，可以结合其他实施例来改变这样的特征、结构或特性。本发明的可替代实施例还包括机器可访问介质，其包含用于执行本发明的操作的指令。这样的实施例还可被称作程序产品。这种机器可访问介质可以非限制性地包括诸如软盘、硬盘、CD-ROM、ROM以及RAM这样的存储介质，以及制造或形成的、或可由机器或设备检测到的粒子或分子的其他有形排列。指令也可以用在分布式环境中，并且可以被本地存储和/或远程存储，以供单或多处理器的机器访问。
此外，为了方便理解，可能已经将某些方法过程描绘为分开的过程；然而，这些分开描绘的过程不应被解释成在其执行上的必然的顺序相关性。即，如本领域技术人员将至少基于本文提供的教示所意识到的，能够以可替代的顺序或者同时执行一些过程。
足够详细地描述了本发明的实施例，以使本领域技术人员能够实践本发明。也可以利用其他实施例，并且可以作出结构、逻辑和能力方面的改变，而不偏离本发明的范围。此外，应该理解，本发明的各种实施例尽管不同，但是并不一定是相互排斥的。例如，一个实施例中描述的特定特征、结构或特性可以包括在其他实施例中。因此，不应该限制性地理解本详细说明。
前面的实施例和优点仅仅是示例性的，并且不应被解释为限制了本发明。例如，本文给出的教示可以容易地应用于其他类型的存储器。本领域技术人员从前面的描述可以意识到，可以以各种形式来实现本发明的实施例的技术。因此，尽管已经结合其特定实例描述了本发明的实施例，但是，本发明的实施例的实际范围并不受此限制，因为根据对附图、说明书和所附权利要求书的学习，其他修改对本领域技术人员来说将是显而易见的。

Claims (29)

1、一种集成电路装置，包括：
一个或更多功能块，当所述装置工作时，所述一个或更多功能块可以是空闲的；以及
确定逻辑，用于基于预先定义的电平确定要从VRM请求的供电电压电平，所述预先定义的电平被减小了与所述一个或更多功能块中空闲的功能块的数目成比例的量。
2、根据权利要求1所述的装置，其中，所述一个或更多功能块是处理器中的核心。
3、根据权利要求2所述的装置，其中，所述预先定义的电平是基于所述处理器的性能状态。
4、根据权利要求3所述的装置，其中，所述预先定义的电平被减小了根据查找该性能状态的当前每核心的参数所确定的量。
5、根据权利要求3所述的装置，其中，基于将减少的供电电流确定为IC动态电容的函数，所述预先定义的电平被减小了一数量。
6、根据权利要求3所述的装置，其中，所述预先定义的电平被减小了根据查找该性能状态的每核心的ΔV参数所确定的量。
7、根据权利要求1所述的装置，其中，当所述功能块不是空闲的并且处于相同的性能状态时，所述功能块消耗基本上相同的动态电流。
8、根据权利要求1所述的装置，其中，所述逻辑和所述一个或更多功能块是一个供电域的一部分，该供电域是所述装置内的多个供电域之一。
9、一种方法，包括：
确定要从VRM请求的预先规定的供电电压；
确定正在工作的集成电路中有多少功能块是空闲的；以及
基于有多少功能块是空闲的，减小所述预先规定的供电电压。
10、根据权利要求9所述的方法，还包括：将所述减小的供电电压提供给所述VRM。
11、根据权利要求9所述的方法，其中，所述功能块是多核处理器中的核心。
12、根据权利要求9所述的方法，包括：确定每核心的动态电流值并将该值与空闲核心的数目相乘来确定供电电流的减少，以确定要将所述预先规定的供电电压减小多少。
13、根据权利要求12所述的方法，包括：基于所述减小的供电电流和负载线电阻值来确定要将所述供电电压减少多少。
14、根据权利要求13所述的方法，其中，所述负载线电阻值被熔断到所述集成电路中。
15、根据权利要求14所述的方法，其中，所述负载线电阻值是从所述集成电路的外部检索到的。
16、根据权利要求9所述的方法，包括：确定每核心的ΔVR值并将该值乘以空闲核心的数目，以确定要将所述预先规定的供电电压减小多少。
17、一种处理器，包括：
多个核心，其在多个性能状态中所选择的一个性能状态下工作；以及
电压选择逻辑，用于请求供电电压VR以向所述多个核心提供接收到的供电电压VC，其中，所述VR与当所述处理器在工作时所述多个核心中空闲的核心的数目成比例。
18、根据权利要求17所述的处理器，其中，所述VR是用以下方式来确定的：将基于所选择的性能状态的预先规定的VR减小一数量，该数量是通过确定供电电流的减少而导出的。
19、根据权利要求18所述的处理器，其中，供电电流的减少是通过从性能状态数据结构中检索出每核心的供电电流值来确定的。
20、根据权利要求17所述的处理器，其中，所述VR是用以下方式来确定的：将基于所选择的性能状态的预先规定的VR减小一数量，该数量是通过确定每核心的电压值而导出的。
21、根据权利要求20所述的处理器，其中，所述每核心的电压值是从性能状态数据结构中检索到的。
22、根据权利要求17所述的处理器，其中，所述VR是从VRM请求的。
23、根据权利要求22所述的处理器，包括所述VRM的至少一部分。
24、根据权利要求22所述的处理器，其中，所述多个核心和所述电压选择逻辑是一个供电域的一部分，该供电域是所述处理器的多个供电域之一。
25、一种计算机系统，包括：
处理器，具有：
多个核心，其在多个性能状态中所选择的一个的性能状态下工作；
以及
电压选择逻辑，用于请求供电电压VR以向所述多个核心提供接收到的供电电压VC，其中，所述VR与当所述处理器在工作时所述多个核心中空闲的核心的数目成比例；
电压调节器的至少一部分，用于生成所述VR以将VC提供给所述处理器；以及
天线，其耦合到所述处理器，用于将所述处理器通信地链接到无线网络。
26、根据权利要求25所述的计算机系统，其中，所述VR是用以下方式来确定的：将基于所选择的性能状态的预先规定的VR减小一数量，该数量是通过确定供电电流的减少而导出的。
27、根据权利要求26所述的计算机系统，其中，供电电流的减少是通过从性能状态数据结构中检索出每核心的供电电流值来确定的。
28、根据权利要求25所述的计算机系统，其中，所述VR是用以下方式来确定的：将基于所选择的性能状态的预先规定的VR减小一数量，该数量是通过确定每核心的电压值而导出的。
29、根据权利要求28所述的处理器，其中，所述每核心的电压值是从性能状态数据结构中检索到的。
CN200880006531.4A 2007-03-29 2008-03-25 动态功耗降低 Active CN101622588B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/731,837 2007-03-29
US11/731,837 US7900069B2 (en) 2007-03-29 2007-03-29 Dynamic power reduction
PCT/US2008/058163 WO2008121625A1 (en) 2007-03-29 2008-03-25 Dynamic power reduction

Publications (2)

Publication Number Publication Date
CN101622588A true CN101622588A (zh) 2010-01-06
CN101622588B CN101622588B (zh) 2014-01-15

Family

ID=39796365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880006531.4A Active CN101622588B (zh) 2007-03-29 2008-03-25 动态功耗降低

Country Status (8)

Country Link
US (2) US7900069B2 (zh)
JP (1) JP4886895B2 (zh)
KR (1) KR101173730B1 (zh)
CN (1) CN101622588B (zh)
DE (1) DE112008000758B4 (zh)
GB (1) GB2459230B (zh)
TW (1) TWI374356B (zh)
WO (1) WO2008121625A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103492976A (zh) * 2011-03-21 2014-01-01 英特尔公司 管理多核处理器中的功耗
CN104808762A (zh) * 2014-01-24 2015-07-29 鸿富锦精密工业(武汉)有限公司 电流调节系统、方法及具有电流调节系统的电路板
CN105009020A (zh) * 2013-02-22 2015-10-28 高通股份有限公司 在便携式计算设备中用于电压模式的温度驱动选择的系统和方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900069B2 (en) 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
TWI402647B (zh) * 2007-09-14 2013-07-21 Asustek Comp Inc 可動態調整電壓及有效節能之電壓控制裝置、方法及電腦裝置
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
US8010822B2 (en) * 2008-03-28 2011-08-30 Microsoft Corporation Power-aware thread scheduling and dynamic use of processors
US7966519B1 (en) * 2008-04-30 2011-06-21 Hewlett-Packard Development Company, L.P. Reconfiguration in a multi-core processor system with configurable isolation
US8261117B2 (en) * 2008-09-11 2012-09-04 International Business Machines Corporation Virtualization in a multi-core processor (MCP)
US8732716B2 (en) 2008-09-30 2014-05-20 International Business Machines Corporation Virtualization across physical partitions of a multi-core processor (MCP)
US8127167B2 (en) * 2009-03-30 2012-02-28 Mediatek Inc. Methods for reducing power consumption and devices using the same
KR101533572B1 (ko) * 2009-05-20 2015-07-03 삼성전자주식회사 전력 관리 방법
JP2010282585A (ja) * 2009-06-08 2010-12-16 Fujitsu Ltd 電力管理回路、電力管理方法及び電力管理プログラム
US8635470B1 (en) * 2009-12-16 2014-01-21 Applied Micro Circuits Corporation System-on-chip with management module for controlling processor core internal voltages
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US20120191896A1 (en) * 2011-01-25 2012-07-26 Zhen Fang Circuitry to select, at least in part, at least one memory
US20140325183A1 (en) * 2011-11-28 2014-10-30 Freescale Semiconductor, Inc. Integrated circuit device, asymmetric multi-core processing module, electronic device and method of managing execution of computer program code therefor
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
CN104169832B (zh) 2012-03-13 2017-04-19 英特尔公司 提供处理器的能源高效的超频操作
US9547027B2 (en) * 2012-03-30 2017-01-17 Intel Corporation Dynamically measuring power consumption in a processor
US9021276B2 (en) * 2012-05-07 2015-04-28 Ati Technologies Ulc Voltage adjustment based on load line and power estimates
US9213381B2 (en) * 2012-05-24 2015-12-15 Ati Technologies Ulc Voltage regulator dynamically determining whether requested power transition can be supported
US9229524B2 (en) 2012-06-27 2016-01-05 Intel Corporation Performing local power gating in a processor
US9218045B2 (en) * 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9323300B2 (en) * 2012-11-27 2016-04-26 International Business Machines Corporation Computing system voltage control
US9218044B2 (en) * 2012-11-27 2015-12-22 International Business Machines Corporation Computing system frequency target monitor
US9354679B2 (en) 2012-12-28 2016-05-31 Intel Corporation System and method for causing reduced power consumption associated with thermal remediation
US9335803B2 (en) * 2013-02-15 2016-05-10 Intel Corporation Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
JP5932680B2 (ja) * 2013-02-21 2016-06-08 株式会社東芝 半導体装置
US9690353B2 (en) 2013-03-13 2017-06-27 Intel Corporation System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
US9335813B2 (en) * 2013-05-28 2016-05-10 Intel Corporation Method and system for run-time reallocation of leakage current and dynamic power supply current
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
KR102164099B1 (ko) 2014-03-28 2020-10-12 삼성전자 주식회사 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
WO2016194090A1 (ja) * 2015-05-29 2016-12-08 株式会社日立製作所 電子機器
US9568982B1 (en) 2015-07-31 2017-02-14 International Business Machines Corporation Management of core power state transition in a microprocessor
US9952651B2 (en) 2015-07-31 2018-04-24 International Business Machines Corporation Deterministic current based frequency optimization of processor chip
KR102375925B1 (ko) 2015-08-31 2022-03-17 삼성전자주식회사 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법
US9733685B2 (en) * 2015-12-14 2017-08-15 International Business Machines Corporation Temperature-aware microprocessor voltage management
US10013392B2 (en) 2016-01-26 2018-07-03 Intel Corporation Providing access from outside a multicore processor SoC to individually configure voltages
US10359833B2 (en) * 2016-06-20 2019-07-23 Qualcomm Incorporated Active-core-based performance boost
US10007310B2 (en) * 2016-07-08 2018-06-26 Qualcomm Incorporated Circuits and methods providing calibration for temperature mitigation in a computing device
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US10884472B2 (en) * 2018-04-27 2021-01-05 Oracle International Corporation Current compensation during dynamic voltage and frequency scaling transitions
US11507164B2 (en) * 2020-10-21 2022-11-22 Dell Products, Lp Systems and methods for flexible motherboard supporting flexible processor utilization for optimized design
US11803201B1 (en) * 2022-05-11 2023-10-31 Stmicroelectronics S.R.L. Dynamic current scaling of a regulator

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158012A (en) 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
JPH0728570A (ja) * 1993-06-24 1995-01-31 Hitachi Ltd マイクロプロセッサの省電力制御装置
US5745375A (en) * 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5953237A (en) * 1996-11-25 1999-09-14 Hewlett-Packard Company Power balancing to reduce step load
JP2001034502A (ja) * 1999-07-23 2001-02-09 Hitachi Ltd 情報処理装置およびその電圧制御方法
US6901522B2 (en) 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
CN100570577C (zh) * 2001-08-29 2009-12-16 联发科技股份有限公司 高速程序跟踪
US6948079B2 (en) 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US20030126477A1 (en) * 2001-12-28 2003-07-03 Zhang Kevin X. Method and apparatus for controlling a supply voltage to a processor
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US20050044429A1 (en) * 2003-08-22 2005-02-24 Ip-First Llc Resource utilization mechanism for microprocessor power management
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
KR101136036B1 (ko) 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
US7334142B2 (en) 2004-01-22 2008-02-19 International Business Machines Corporation Reducing power consumption in a logically partitioned data processing system with operating system call that indicates a selected processor is unneeded for a period of time
US7280334B2 (en) * 2004-06-29 2007-10-09 Intel Corporation Integrated processor/motherboard short detect and safeguard mechanism
US7437581B2 (en) * 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7698576B2 (en) * 2004-09-30 2010-04-13 Intel Corporation CPU power delivery system
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
JP4555140B2 (ja) * 2005-04-22 2010-09-29 株式会社日立製作所 複合型計算機装置およびその管理方法
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7636864B2 (en) * 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
US7721119B2 (en) * 2006-08-24 2010-05-18 International Business Machines Corporation System and method to optimize multi-core microprocessor performance using voltage offsets
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7900069B2 (en) 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103492976A (zh) * 2011-03-21 2014-01-01 英特尔公司 管理多核处理器中的功耗
CN103492976B (zh) * 2011-03-21 2017-11-07 英特尔公司 管理多核处理器中的功耗
CN105009020A (zh) * 2013-02-22 2015-10-28 高通股份有限公司 在便携式计算设备中用于电压模式的温度驱动选择的系统和方法
CN104808762A (zh) * 2014-01-24 2015-07-29 鸿富锦精密工业(武汉)有限公司 电流调节系统、方法及具有电流调节系统的电路板

Also Published As

Publication number Publication date
US8560869B2 (en) 2013-10-15
TWI374356B (en) 2012-10-11
DE112008000758B4 (de) 2013-04-25
DE112008000758T5 (de) 2010-01-14
JP2010522403A (ja) 2010-07-01
CN101622588B (zh) 2014-01-15
GB2459230B (en) 2011-11-30
KR20090116812A (ko) 2009-11-11
US20080244294A1 (en) 2008-10-02
JP4886895B2 (ja) 2012-02-29
KR101173730B1 (ko) 2012-08-14
US20110154081A1 (en) 2011-06-23
US7900069B2 (en) 2011-03-01
TW200903243A (en) 2009-01-16
GB0914536D0 (en) 2009-09-30
GB2459230A (en) 2009-10-21
WO2008121625A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
CN101622588B (zh) 动态功耗降低
US8468373B2 (en) Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
US20140181537A1 (en) Guardband reduction for multi-core data processor
US10064141B2 (en) Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit
US20140237267A1 (en) Dynamically Controlling A Maximum Operating Voltage For A Processor
US11842202B2 (en) Apparatus and method for dynamic selection of an optimal processor core for power-up and/or sleep modes
US12007823B2 (en) Power management of a processor and a platform in active state and low power state
CN114647296A (zh) 多级存储器系统功率管理装置和方法
CN110554755A (zh) 用于调节便携式计算设备的内核电压值以及增强个别子组件的频率性能的方法和系统
CN114090227A (zh) 高能效核心电压选择装置和方法
US10303241B2 (en) System and method for fine-grained power control management in a high capacity computer cluster
CN115514036A (zh) 自适应突发功率和快速电池充电装置和方法
US9087114B2 (en) System and method for managing electrical current in a portable computing device
US11630694B2 (en) Core voltage regulator energy-aware task scheduling
US20210167014A1 (en) Apparatus and method to increase effective capacitance with layout staples
Bhunia et al. GAARP: a power-aware GALS architecture for real-time algorithm-specific tasks
US11954501B2 (en) Apparatus and method for restoring a password-protected endpoint device to an operational state from a low power state
CN103576818B (zh) 电子装置与其电源管理方法
US20220197358A1 (en) System and methods for providing power to a data center
CN115079809A (zh) 降低待机功率的装置和方法
CN117120817A (zh) 水平或垂直堆叠管芯的热管理
CN115373505A (zh) 用于处理器的功率优化定时器模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant