CN101611495A - 用于提供减小表面积的电极的半导体器件和方法 - Google Patents

用于提供减小表面积的电极的半导体器件和方法 Download PDF

Info

Publication number
CN101611495A
CN101611495A CN200680040209.4A CN200680040209A CN101611495A CN 101611495 A CN101611495 A CN 101611495A CN 200680040209 A CN200680040209 A CN 200680040209A CN 101611495 A CN101611495 A CN 101611495A
Authority
CN
China
Prior art keywords
electrode
printing
semiconductor device
prints
specially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200680040209.4A
Other languages
English (en)
Inventor
保罗·W·布拉齐斯
丹尼尔·R·加莫塔
克里希纳·卡利亚纳孙达拉姆
张婕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN101611495A publication Critical patent/CN101611495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种诸如半导体器件的装置(200)，包括栅电极(201)和至少第一电极(202)。第一电极优选地具有确定的周界，其至少部分地相对于栅电极重叠，由此形成相应的晶体管沟道。在优选方式中，第一电极具有减小了的表面积，但仍然是上述的确定的周界。而这又帮助减小了任何相应的寄生电容。表面积的减小可以通过例如提供通过第一电极的特定部分的开口(203)而完成。

Description

用于提供减小表面积的电极的半导体器件和方法
技术领域
本发明一般涉及半导体器件，包括但不限于印刷半导体器件。
背景技术
使用诸如真空淀积的技术来形成各种类型的基于半导体的器件的晶片制造方法和装置是公知的。这样的技术很好地服务于许多用途，并且可以获得高可靠性、小尺寸，且在应用于高容量设定时相对经济。近来，开发了其他技术来生产基于半导体的器件。例如，可以提供有机或无机半导体材料作为功能性墨水且结合各种印刷技术来用于生产印刷半导体器件。
但是，与传统半导体制造领域技术人员所期望的相比，印刷半导体器件的生产得到了很不同的终端结果且利用很不同的制造技术。例如，印刷半导体器件倾向于比使用更传统的技术制造的典型半导体器件大很多。作为其他的例子，所利用的材料和所使用的淀积技术也都在现有技术预期的标准之外。
部分地由于这样的差异，半导体器件印刷增加了与现有技术实践不平行的挑战和困难。作为一个例子，印刷晶体管(诸如场效应晶体管)通常通过在彼此顶上印刷连续墨水层以形成完整器件而形成。每一层通常由板、屏、或印刷工业中已知的其他构图技术而限定。一般地，这些连续层彼此对准，但通常只在某些相应的公差内。印刷工业有时将这样的层对准公差称为层到层配准(registration)。印刷工业通常通过确保这样的层的重叠以适应这样的配准问题。
在晶体管沟道的例子下，沟道通常需要在栅电极上对准，使得没有任何沟道部分与栅电极对不准。传统硅晶片制造技术通常利用自对准栅极技术来有效地将这样的不对准降到零。但是，使用掩膜来实现该技术，因此在印刷环境中没有用。为了满足该要求，典型印刷技术将建议增加栅极区域的尺寸以确保这样的结果与预期的配准公差相一致。但是，这很不幸地也需要晶体管的栅电极与其他电极(诸如漏电极和源电极)之间的重叠。而且，这又提高了所不希望的寄生电容，从而降低了晶体管自身的开关时间。
不幸的是，对该问题的各种建议的解决方案无不具有显著的自身问题。例如，通过一种方法，可以简单地尝试改进层到层配准。但是，该解决方案可能具有过高的成本，或者可能需要对印刷平台自身进行当前无法获得的修正。作为另一个例子，可能寻求降低将栅电极与其他电极相分隔的介电材料的介电常数。但是，该方法也将趋向于降低人们寻求在栅电极和半导体沟道之间建立的想要的电容，由此降低了电流并潜在升高了操作电压要求。
附图说明
通过如下文所述，特别是结合附图研究，提供用于提供减小表面积的电极的半导体器件和方法，来至少部分地满足上述需要，其中：
图1包括根据本发明各种实施例配置的流程图；
图2包括根据本发明各种实施例配置的侧立面示意图；
图3包括根据本发明各种实施例配置的顶平面示意图；
图4包括根据本发明各种实施例配置的顶平面示意图；
图5包括根据本发明各种实施例配置的顶平面示意图；以及
图6包括根据本发明各种实施例配置的侧立面示意图。
技术人员将认识到，附图中的元素是出于简单和清楚的目的而图示的，不必按比例绘制。例如，图中某些元素的尺寸可能相对于另外的元素有所夸大，以有助于改进对本发明各种实施例的理解。而且，对于普遍和公共理解的元素，尽管其在商业可行实施例中有用或者有必要，但通常没有被描绘出来，这是为了便利于减小对本发明各种实施例的视图的妨碍。进一步应该认识到，可以以特定发生次序描述或描绘特定动作和/或步骤，但本领域技术人员将理解，实际上并不需要这样的关于顺序的特殊性。还应该理解，除非这里另外阐述了特定含义，否则，这里使用的术语和表述具有普通含义，其与该术语和表述关于其相应各自的调查和研究领域相一致。
具体实施方式
一般来说，根据这些各种实施例，一种诸如半导体器件的装置包括栅电极和至少第一电极。第一电极优选地具有确定的周界，其至少部分地相对于栅电极重叠，由此形成相应的晶体管沟道(当然，通常与一个或多个其他电极相结合)。在优选方式中，第一电极具有减小了的表面积，但仍然是上述的确定的周界。而这又帮助减小了任何相应的寄生电容。
在优选实施例中，第一电极的表面积可以通过提供通过第一电极的开口而减小。这些开口可以是彼此相似的尺寸和/或形状或可以不同。一般地，并且作为优选方式，这些开口形成为远离(distal)晶体管沟道。
也是在优选实施例中，晶体管的元件，至少包括栅电极和第一电极，包括印刷元件。通过这样配置，这些教导允许使用具有增加尺寸的电极(诸如漏电极和源电极)以便适应给定应用设定的层到层配准需要，同时也减小该电极的有效表面积。而这又减小了生成的器件的整体寄生电容，而不用典型地减小器件的有效沟道宽度。因此，可以期望改进器件开关速度，而不会同时改进印刷清晰度、减小沟道长度、改进半导体迁移率等。现有技术可以很好地适应这些教导并且这些教导也包括经济的解决方案。
在通篇阅读和研究下面的详细描述后，对于本领域技术人员来说，这些和其他益处将变得更加明显。现在参看附图，具体参看图1，表示这些各种教导的整个工艺100包括在例如选择的衬底上印刷101栅电极。该衬底可以包括任何合适的材料，包括各种刚性和非刚性材料。在优选实施例中，该衬底包括由例如聚酯或纸构成的柔性衬底。该衬底可以由一种大致非晶的材料构成或者可以包括例如不同材料合成物(例如，层压构造)。在典型实施例中，该衬底将包括电绝缘体，尽管由于某些应用、设计或用途，可能期望使用趋向于更大导电率的(一种或多个)材料。
该工艺100还提供印刷102第一印刷电极，该第一印刷电极至少部分地相对于栅电极重叠，由此形成相应的晶体管沟道，其中第一印刷电极具有至少一个贯穿其中的特意形成的开口，由此减小第一印刷电极的表面积，并且由此减小相应的寄生电容。
上述的器件元件，优选地，尽管不是必需地，包括一个或多个墨水，例如包括半导体材料的墨水。印刷领域的技术人员熟悉图形墨水以及所谓的功能性墨水(其中“墨水”通常被理解为包括悬浮液、溶液、或呈现为液体或糊的分散剂，或者粉末(诸如调色剂粉末))。这些功能性墨水进一步包括金属的、有机的、或无机的材料，具有各种形状(球、薄片、纤维、管)且尺寸范围为例如从微米到纳米中的任意一种。功能性墨水在例如制造某些膜键盘方面得到应用。尽管图形墨水可以被适当地与该工艺100相组合使用，在优选实施例中，这些墨水更可能包括功能性墨水。
在优选方式中，利用相应的印刷技术将这样的墨水置于衬底上。熟悉诸如真空淀积的传统半导体制造技术的人将知道，有时在领域中宽松地使用词语“印刷”以指代这样的技术。但是，这里所使用的词语“印刷”是以更主流且传统的含义使用的，并且不包括诸如真空淀积这样涉及例如传送介质状态变化以实现所需的材料放置的技术。因此，“印刷”将被理解为包括这样的技术：诸如，屏印刷、偏移印刷、凹版印刷、静电印刷、苯胺印刷、喷墨、微调剂、冲压等。应该理解的是，在诸如半导体器件的给定元件的制造期间，这些教导与使用多个这样的印刷技术相兼容。例如，可能希望使用第一墨水和第一印刷工艺来印刷第一器件元件(或器件元件一部分)，而使用第二、不同的印刷工艺将第二、不同的墨水用于不同的器件元件(或第一器件元件一部分)。
为了说明而不是为了限制，晶体管可以如下的材料和工艺来形成。可以在选择的衬底上使用选择的传导墨水(诸如但不限于含铜或银的功能性墨水，诸如杜邦的Ag 5028，组合有2％的3610稀释剂)来印刷栅极。根据一种方法，在延迟例如四秒钟之后在印刷表面上吹气。随后可以使用合适的溶液来进一步形成、限定、或从衬底去除过多的材料。随后，可以在大约120摄氏度热加工30分钟，以确保印刷栅极将合适地粘附于衬底。
然后，可以使用例如合适的基于环氧的功能性墨水(诸如，杜邦的5018A紫外线可矫正材料)来在上述栅极的至少大部分上印刷介电层。通过一种方法，介电层包括层压的两层或更多层。当这样制造时，在施加下一层之前，可以在紫外线灯下处理每一层。
随后再使用例如基于铜或银的导电功能墨水(诸如杜邦的Ag5028，组合有2％的3610稀释剂)来印刷和矫正附加的电极。这些附加的电极可以包括例如源电极和漏电极。然后印刷半导体材料墨水，诸如但不限于有机或无机半导体材料墨水，以提供桥接源电极和漏电极之间的间隙的半导体材料区域。
短暂参看图2，示出栅电极201和第一电极202，包括相应的半导体器件200的一部分(其中，本领域技术人员将认识到，出于简单明了的目的，其他层和元件，诸如支持衬底、介电层、半导体层等，都未示出)。第一电极202根据这些教导与栅电极201重叠，并在这个说明性实施例中进一步包括贯穿其中的多个开口203。
这些开口203优选地远离晶体管沟道。最初可以在形成第一电极202期间包括这些开口203，或者可以在此后形成这些开口203(例如通过实现将先前淀积或印刷的材料去除)，取决于设计者的偏好和/或给定制造设定的性能和/或限制。
开口203可以有彼此大致相等的尺寸(如图3所呈现的说明性实施例所建议)，或者可以有彼此大致不相等的尺寸(如图4所呈现的说明性实施例所建议)。本领域技术人员将理解，当使用不相等尺寸时，根据设计者的判断力，可以使用任何数量的不同尺寸。还应该理解的是，这些开口可能都共享彼此大致相同的形状(如图3和4的说明性实施例所建议)，或者这些开口可以具有彼此大致不同的形状(如图5所呈现的说明性实施例所建议，其中，某些开口具有圆形形状，某些开口具有菱形形状)。
开口203的精确数量(及其各自的形状和尺寸)可能关于应用设定而有很大的变化。在某些情况下，第一电极表面积减小百分之十就足够获得想要的性能。在其他情况下，在关注区域中，第一电极的表面积减小至少百分之五十才是有用的，或者甚至是必需的，以获得生成器件的想要的性能。
当然，典型晶体管除了栅电极外，将通常具有至少两个电极。例如，场效应晶体管除了栅电极之外将典型地具有源电极和漏电极。再参看图1，该工艺100将进一步可选地支持印刷103附加电极。在优选方法中，这些附加的电极，诸如第二印刷电极，与上述的第一印刷电极相类似，因为(一个或多个)附加电极也与栅电极相重叠且也具有贯穿其中的特意形成的开口以减小附加电极的表面积，并由此减小相应的寄生电容。
为了说明，现在参看图6，第二电极601具有多个贯穿其中的开口602，第二电极可以定位于与栅电极201重叠，使得开口602远离生成的晶体管沟道。在这样的实施例中，第一电极202可以包括例如源电极，第二电极601可以包括例如漏电极。
通过这样配置，显然的是，上电极相对太大的特性将适应未配准的修正量并且仍旧确保栅电极位于晶体管沟道之下(即，这些实施例中的两个上电极之间的间距)。同时，由于存在上述的开口，减小了(如果希望的话，大致减小)这些电极的有效表面积，从而基本上改善了与该尺寸的上电极相关联的寄生电容。
印刷领域的技术人员将认识到，诸如上述那样的开口相对容易使用现在的印刷技术来完成，某些印刷工艺可能更好地适用于特定形状的印刷。例如，凹版印刷可能尤其适用于印刷菱形开口，而另外的工艺可能更好地适用提供圆格形开口。这些教导可以与所有这样的印刷技术一同使用，因为这些教导不具体对开口的精确形状敏感。
本领域技术人员将认识到，可以针对上述实施例进行各种各样的修改、替换和组合，而不背离本发明的精神和范围，而且，这样的修改、替换和组合被视为在本发明概念的范围内。例如，在附图上示出的是多个开口，但如果需要的话，也可以使用一个大的孔来代替。

Claims (19)

1.一种半导体器件，包括：
栅电极；
至少第一电极，其至少部分地与栅电极重叠，由此形成相应的晶体管沟道，其中所述第一电极具有贯穿其中的至少一个特意形成的开口，由此减小第一电极的表面积并由此减小相应的寄生电容。
2.权利要求1的半导体器件，其中所述至少一个特意形成的开口远离晶体管沟道。
3.权利要求1的半导体器件，其中所述第一电极具有贯穿其中的多个特意形成的开口，由此减小第一电极的表面积并由此减小相应的寄生电容。
4.权利要求3的半导体器件，其中所述多个特意形成的开口具有彼此大致相等的尺寸。
5.权利要求3的半导体器件，其中所述多个特意形成的开口具有彼此大致相同的形状。
6.权利要求3的半导体器件，其中所述多个特意形成的开口具有彼此大致不同的尺寸。
7.权利要求3的半导体器件，其中所述多个特意形成的开口具有彼此大致不同的形状。
8.权利要求1的半导体器件，其中所述至少一个特意形成的开口包括了第一电极的表面积的至少百分之十的减小。
9.权利要求8的半导体器件，其中所述至少一个特意形成的开口包括了第一电极的表面积的至少百分之五十的减小。
10.权利要求1的半导体器件，进一步包括：
至少第二电极，其也至少部分地与栅电极重叠，由此进一步形成晶体管沟道，其中所述第二电极具有贯穿其中的至少一个特意形成的开口，由此减小第二电极的表面积并由此减小相应的寄生电容。
11.权利要求1的半导体器件，其中所述半导体器件包括印刷半导体器件，所述栅电极包括印刷栅电极，所述第一电极包括第一印刷电极。
12.一种形成半导体器件的方法，包括：
印刷栅电极
印刷第一印刷电极，该第一印刷电极至少部分地与栅电极重叠，由此形成相应的晶体管沟道，其中所述第一印刷电极具有贯穿其中的至少一个特意形成的开口，由此减小第一印刷电极的表面积并由此减小相应的寄生电容。
13.权利要求12的方法，其中，印刷第一印刷电极进一步包括印刷第一印刷电极以在最初就包括贯穿其中的至少一个特意形成的开口。
14.权利要求12的方法，其中，印刷第一印刷电极进一步包括去除印刷材料，由此形成贯穿其中的至少一个特意形成的开口。
15.权利要求12的方法，其中，印刷第一印刷电极包括远离晶体管沟道形成贯穿其中的至少一个特意形成的开口。
16.权利要求12的方法，其中，印刷第一印刷电极进一步包括印刷第一印刷电极，该第一印刷电极至少部分地与栅电极重叠，由此形成相应的晶体管沟道，其中所述第一印刷电极具有贯穿其中的多个特意形成的开口，由此减小第一印刷电极的表面积并由此减小相应的寄生电容。
17.权利要求12的方法，进一步包括：
至少印刷第二印刷电极，该第二印刷电极也至少部分地与栅电极重叠，由此进一步形成晶体管沟道，其中所述第二印刷电极具有贯穿其中的至少一个特意形成的开口，由此减小第二印刷电极的表面积并由此减小相应的寄生电容。
18.一种装置，包括：
印刷栅电极；
至少第一印刷电极，其具有至少部分地与印刷栅电极重叠的确定的周界，由此形成相应的晶体管沟道，其中，尽管确定了周界，所述第一印刷电极包括用以减小第一印刷电极的表面积的措施，由此减小相应的寄生电容。
19.权利要求18的装置，其中所述的用以减小第一印刷电极的表面积的措施包括贯穿第一印刷电极的至少一个特意形成的开口。
CN200680040209.4A 2005-10-26 2006-10-24 用于提供减小表面积的电极的半导体器件和方法 Pending CN101611495A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/258,634 2005-10-26
US11/258,634 US7355225B2 (en) 2005-10-26 2005-10-26 Semiconductor device and method for providing a reduced surface area electrode

Publications (1)

Publication Number Publication Date
CN101611495A true CN101611495A (zh) 2009-12-23

Family

ID=37968465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680040209.4A Pending CN101611495A (zh) 2005-10-26 2006-10-24 用于提供减小表面积的电极的半导体器件和方法

Country Status (4)

Country Link
US (1) US7355225B2 (zh)
EP (1) EP1949276A4 (zh)
CN (1) CN101611495A (zh)
WO (1) WO2007050579A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115367A (zh) * 2012-03-23 2014-10-22 株式会社村田制作所 送电装置、受电装置以及非接触电力传输系统
CN109261477A (zh) * 2018-10-23 2019-01-25 浙江大学 一种具有刻蚀孔及分块式上电极的微机电压电超声波换能器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100037964A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 트랜지스터, 그 제조 방법 및 트랜지스터의 문턱전압 조절방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR100593314B1 (ko) * 2000-07-24 2006-06-26 엘지.필립스 엘시디 주식회사 액정 표시장치
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
TWI229936B (en) * 2003-04-18 2005-03-21 Samsung Electronics Co Ltd MOS transistor having a mesh-type gate electrode
US6867081B2 (en) * 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
US7112463B2 (en) * 2003-11-13 2006-09-26 Honeywell International Inc. Method for making devices using ink jet printing
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
US7459400B2 (en) * 2005-07-18 2008-12-02 Palo Alto Research Center Incorporated Patterned structures fabricated by printing mask over lift-off pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115367A (zh) * 2012-03-23 2014-10-22 株式会社村田制作所 送电装置、受电装置以及非接触电力传输系统
CN104115367B (zh) * 2012-03-23 2017-03-08 株式会社村田制作所 送电装置、受电装置以及非接触电力传输系统
CN109261477A (zh) * 2018-10-23 2019-01-25 浙江大学 一种具有刻蚀孔及分块式上电极的微机电压电超声波换能器

Also Published As

Publication number Publication date
WO2007050579A2 (en) 2007-05-03
US7355225B2 (en) 2008-04-08
WO2007050579A3 (en) 2009-04-23
EP1949276A2 (en) 2008-07-30
US20070094624A1 (en) 2007-04-26
EP1949276A4 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP4994727B2 (ja) 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
US9502659B2 (en) Carbon nanotube field effect transistor
US8022393B2 (en) Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
WO2011141954A1 (ja) 表示装置用薄膜半導体装置及びその製造方法
TW200834932A (en) Semiconductor device, method for manufacturing semiconductor device, and electro-optical apparatus
CN101635310B (zh) 一种多阈值高压mosfet器件
CN101611495A (zh) 用于提供减小表面积的电极的半导体器件和方法
US7193275B2 (en) Semiconductor device allowing modulation of a gain coefficient and a logic circuit provided with the same
TW548849B (en) An electronic device including a thin film transistor
WO2014030613A1 (ja) 有機薄膜トランジスタ及びその製造方法
WO2017004840A1 (zh) 薄膜晶体管及其制造方法、阵列基板
JP2007012669A (ja) 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法
JP2007141992A (ja) 表示装置とその製造方法
JP4926378B2 (ja) 表示装置及びその作製方法
JP2007142287A (ja) 回路素子、半導体装置、表示装置及び回路素子の製造方法
WO2010116768A1 (ja) 有機薄膜トランジスタ及び半導体集積回路
US20060001021A1 (en) Multiple semiconductor inks apparatus and method
US9406896B2 (en) Pre-fabricated substrate for printed electronic devices
EP1579493A1 (en) Method of fabricating a tft device formed by printing
KR20050103821A (ko) 산화공정을 이용한 단전자 트랜지스터 제조 방법
JP2006351716A (ja) 静電誘導型トランジスタ、およびその製造方法
US7244626B2 (en) Semiconductor devices shared element(s) apparatus and method
US20070090459A1 (en) Multiple gate printed transistor method and apparatus
JP4350106B2 (ja) 平板表示装置及びその駆動方法
JP2008112926A (ja) 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびｏｌｅｄ液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091223