CN101610067A - 混频器 - Google Patents

Abstract

一种混频器，其包含有混频级和缓冲放大滤波级两级级联，其中混频级包括混频主体电路，所述混频主体电路包括：第一电流源、第二电流源、第一射频输入NMOS管、第二射频输入NMOS管、第三射频输入NMOS管、第四射频输入NMOS管和第一开关级NMOS管、第二开关级NMOS管、第三开关级NMOS管、第四开关级NMOS管；正向的射频信号接第一射频输入NMOS管、第二射频输入NMOS管的栅极，反相的射频信号接第三射频输入NMOS管、第四射频输入NMOS管的栅极。本发明的混频器具有高线性度和低功耗的特点。

Description

混频器

技术领域

本发明涉及一应用于射频接收芯片中的混频器，尤其涉及一种应用于FM、VHF及UHF信号的接收的混频器。

背景技术

无线接收机前端主要作用是对信号进行频率变换，接收机模拟前端将接收到的射频信号无失真地转换为低频信号，而这一频率转换功能的具体实施者就是混频器。混频器是衔接射频前端和基带的纽带，混频器之前是射频滤波器、低噪放等射频前端模块，后面是中频滤波器、可变增益放大器等模块。由于基带模块可以采用基于运放的反馈电路构建，通常可以达到很高的线性度。射频模块因为稳定性和频率特性很少可以采用基于运放或反馈的结构，对射频模块的线性度进行大幅度提高始终是个棘手的问题。因此整个数据链路的线性度主要被射频前端限制了。而混频器位于射频前端最后一级，根据线性度级联原理，后级模块的线性度对整个级联系统的影响最大。因此混频器的线性度对整个接收机的影响最大。尽量提高混频器的线性度是保障整个接收机所需的线性度指标的前提。

由于集成电路制造工艺不断朝着深亚微米、低电源电压供电方向发展。晶体管尺寸和供电电压都在按一定的倍数减小。而晶体管的阈值电压却没有明显的降低，这就导致了在现在乃至将来的射频和模拟集成电路设计中将面临着严重的电压裕度不足的问题，唯一的解决途径就是尽量减少从电源到地层叠的晶体管数目。

一种相关技术的混频器的设计大多采用吉尔伯特单元，这种混频器由于其比较均衡的性能，近数十年来一直成为混频器设计的经典结构被广为使用。但是吉尔伯特单元因为从电源到地叠加了超过4层MOS管或电阻、很难适应深亚微米工艺的发展方向。

为解决这种问题，设计人员开始倾向于使用折叠式混频器。如图1所示，折叠式混频器由跨导放大级和混频器级联构成。将双平衡混频器折叠到跨导级的一边。这样做的优点在于从电源到低叠加的MOS管数目不超过3个，解决了低电源电压对电路工作状态的限制。但是，折叠式混频器的混频级其实可以看成是一种共栅放大器(因为折叠式结构并不能保证所有的放大电流都流过开关级，开关级不能起到传统混频器纯粹的电流换向功能)，共栅放大器线性度通常十分有限，而要提高线性度则必须加大偏置电流即流过开关级的电流。这样不但增加了功耗而且恶化了输出闪烁噪声。此外，共栅放大器的栅电压就是本振信号。由于本振信号是高频方波信号，其波形往往具有不稳定、波动的特点。进一步限制了折叠式混频器的线性度。

因此，实有必要对相关技术的混频器进行改良。

发明内容

技术问题：本发明的目的在于提供一种具有高线性度和低功耗的混频器。

技术方案：本发明的目的是这样实现的：一种混频器，其中，所述的混频器包含有混频级和缓冲放大滤波级两级级联，所述混频级包括混频主体电路，所述缓冲放大滤波级电路的结构为一基于运放的低通滤波器，

所述混频主体电路包括：

第一电流源、第二电流源、第一射频输入NMOS管、第二射频输入NMOS管、第三射频输入NMOS管、第四射频输入NMOS管和第一开关级NMOS管、第二开关级NMOS管、第三开关级NMOS管和第四开关级NMOS管；

所述第一电流源的一端接地，另一端分别接第一射频输入NMOS管和第三射频输入NMOS管的源极，所述第二电流源的一端亦接地，另一端分别接第二射频输入NMOS管和第四射频输入NMOS管的源极；

所述第一开关级NMOS管和第二开关级NMOS管的漏极接VDD，其源极分别接到第一射频输入NMOS管和第二射频输入NMOS管的漏极，其栅极接正向本振信号；

所述第三开关级NMOS管和第四开关级NMOS管的漏极亦接VDD，其源极分别接到第三射频输入NMOS管和第四射频输入NMOS管的漏极，其栅极接反相的本振信号；

正向的射频信号接第一射频输入NMOS管和第二射频输入NMOS管的栅极，反相的射频信号接第三射频输入NMOS管和第四射频输入NMOS管的栅极。

优选的，所述缓冲放大滤波级电路由差分输出运算放大器、与差分输出运算放大器的正向输入端相连的第一电阻、一端连接于差分输出运算放大器的正向输入端，另一端与差分输出运算放大器的输出端相连并与第一电阻并联的第一电容、一端连接于差分输出运算放大器的正向输入端，另一端与差分输出运算放大器的输出端相连并与第一电容并联的第二电阻、与差分输出运算放大器的反向输入端相连的第三电阻、一端连接于差分输出运算放大器的正向输入端，另一端与差分输出运算放大器的输出端相连并与第三电阻并联的第二电容和一端连接于差分输出运算放大器的正向输入端，另一端与差分输出运算放大器的输出端相连并与第二电容并联的第四电阻组成。

优选的，所述混频级还包括动态电荷泄放电路，该电路第一开关级NMOS管、第二开关级NMOS管、第三开关级NMOS管和第四开关级NMOS管的源端分别接有第一动态电荷泄放模块、第二动态电荷泄放模块、第三动态电荷泄放模块和第四动态电荷泄放模块，其中第一开关级NMOS管接有的动态电荷泄放模块的电路为：第一射频输入NMOS管、第三电容和第五电阻组成，反相的本振信号接到第三电容的一端，第三电容的另一端接第一射频输入NMOS管的栅极和第五电阻的一端，第五电阻的另一端接地。

有益效果：本发明的有益效果在于：本发明的混频器基于电压跟随器结构，在很小的偏置电流下即可达到可观的线性度。而且由于MOS管对Vds不敏感，本振信号的波动对电路状态的影响被减弱了。本发明的混频器的单端输出的偶阶线性度也是十分理想，在两端不完全匹配的情况下也可以达到比传统混频器更加优秀的偶阶线性度。由于流过开关管的电流较小，可以明显降低输出闪烁噪声。该混频器对本振信号的波动不甚敏感，提高了可靠性和稳定性。

附图说明

图1为相关技术的折叠式混频器原理图；

图2为本发明的混频器的原理图；

图3为本发明的混频器的电荷泄放电路的原理图；

图4为基于运放的缓冲放大滤波级电路的原理图；

图5为未加电荷泄放模块时高频下开关级晶体管源极电压瞬态图；

图6为未加电荷泄放模块时高频下各个输入射频管电流瞬态图；

图7为电荷泄放模块产生的放电脉冲电压瞬态图；

图8为有电荷泄放模块时高频下开关级晶体管源极电压瞬态图；

图9为有电荷泄放模块时高频下各个输入射频管电流瞬态图；

图10为对FM信号进行的IIP3仿真结果。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述。

本发明的混频器基于源跟随器结构，对四组源跟随器进行选通达到双平衡混频的作用。并且，一种脉冲式电荷泄放电路——动态电荷泄放电路被同时提出以改善其在高频条件下的性能。

本发明主要由N型金属氧化物晶体管组成，以下简称NMOS管。

请参见图2至图4所示，一种混频器，其包含混频级和缓冲放大滤波级两级级联，其中混频级包括混频主体电路和动态电荷泄放电路，缓冲放大滤波级电路的结构为一基于运放的低通滤波器，

混频主体电路包括：

第一电流源S1、第二电流源、S2、第一四射频输入NMOS管M1、第二射频输入NMOS管M2、第三射频输入NMOS管M3、第四射频输入NMOS管M4和第一开关级NMOS管M5、第二开关级NMOS管M6、第三开关级NMOS管M7、第四开关级NMOS管M8；

所述第一电流源S1的一端接地，另一端分别接第一射频输入NMOS管M1、第三射频输入NMOS管M3的源极，所述第二电流源S1的亦一端接地，另一端分别接第二射频输入NMOS管M2、第四射频输入NMOS管M4的源极；

所述第一开关级NMOS管M5、第二开关级NMOS管M6的漏极接VDD，其源极分别接到第一射频输入NMOS管M1、第二射频输入NMOS管M2的漏极，其栅极接正向的本振信号LO+；

所述第三开关级NMOS管M7、第四开关级NMOS管M8的漏极亦接VDD，其源极分别接到第三射频输入NMOS管M3、第四射频输入NMOS管M4的漏极，其栅极接反相的本振信号LO-；

另外，正向的射频信号RF+接第一射频输入NMOS管M1、第二射频输入NMOS管M2的栅极，反相的射频信号RF-接第三射频输入NMOS管M3、第四射频输入NMOS管M4的栅极。

所述混频级还包括动态电荷泄放电路，该电路的第一开关级NMOS管M5、第二开关级NMOS管M6、第三开关级NMOS管M7、第四开关级NMOS管M8的源端分别接有第一动态电荷泄放模块I1、第二动态电荷泄放模块I2、第三动态电荷泄放模块I3和第四动态电荷泄放模块I4，其中第一开关级NMOS管M5接有的动态电荷泄放模块I1的电路为：第一射频输入NMOS管M1、第三电容C3、第五电阻R5组成，反相的本振信号LO-接到第三电容C3的一端，第三电容C3的另一端接第一射频输入NMOS管M1的栅极和第五电阻R5的一端，第五电阻R5的另一端接地。第一射频输入NMOS管M1的作用是当所在支路被关断时泄放晶体管存储的电荷，其源端接地，漏端接开关级晶体管的源端。第三电容C3和第五电阻R5的作用在于：本振信号LO是方波输入，第三电容C3很小。当本振信号LO由低电平转为高电平时，第三电容C3的下极板充电，有电子经第五电阻R5流过，在第一射频输入NMOS管M1的栅极形成一个到地的正电压。随充电过程的结束，此电压逐渐减小到零。形成一个宽度为几十皮秒的脉冲电压。使得第一射频输入NMOS管M1在每个时钟周期内只导通很短的时间，泄放完电荷即关闭。在本振信号LO刚从低电平转为高电平时，第三电容C3两极板迅速充电，大量电子通过第五电阻R5给第三电容C3下极板充电，在第三电容C3下极板产生一个正的短脉冲电压，瞬时打第一射频输入NMOS管M1。随着第三电容C3下极板电荷逐渐增多，充电速度逐渐减缓，脉冲电压值也逐渐降低。第一射频输入NMOS管M1的导电性也逐渐下降直到关断，图7所示为电荷泄放模块产生的放电脉冲电压瞬态图。此放电特性符合开关级晶体管和射频输入管的正常放电特性，通过精确调节第三电容C3和第五电阻R5的值可以达到良好的电压波形整形效果。图8和图9分别为在由电荷泄放模块时高频下开关级晶体管源极电压和各个输入射频管电流瞬态图，从图中可见二者都被整形为比较理想的方波信号。

缓冲放大滤波级电路由一个差分输出运算放大器I5、与差分输出运算放大器I5的正向输入端相连的第一电阻R1、一端连接于差分输出运算放大器I5的正向输入端，另一端与差分输出运算放大器I5的输出端相连并与第一电阻R1并联的第一电容C1、一端连接于差分输出运算放大器I5的正向输入端，另一端与差分输出运算放大器I5的输出端相连并与第一电容C1并联的第二电阻R2、与差分输出运算放大器I5的反向输入端相连的第三电阻R3、一端连接于差分输出运算放大器I5的正向输入端，另一端与差分输出运算放大器I5的输出端相连并与第三电阻R3并联的第二电容C2和一端连接于差分输出运算放大器I5的正向输入端，另一端与差分输出运算放大器I5的输出端相连并与第二电容C2并联的第四电阻R2组成。增益大小可以通过改变第二电阻R2对第一电阻R1、第四电阻R4对第三电阻R3的阻值比来调节。

当该混频器应用于高频场合时，由于开关级晶体管和射频输入管在半个本振周期内必须关断。在关断的瞬间，开关级晶体管一部分沟道电荷可以通过电源泄放，开关级晶体管的另一部分沟道电荷和射频输入管的沟道电荷需要通过电流源泄放，在本振信号刚完成切换的几十皮秒的过程中会“吸”掉电流源的一部分电流，影响到开关级晶体管源端的电压波形，如图5所示。继而使得电流源的电流不能在两组跟随器间迅速完成完全切换，如图6所示。本发明中的动态电荷泄放电路有效缓解上述问题。

如图10所示，仿真结果表明：当应用于FM接收时，本发明的混频器的IIP3可以达到21.5dBm。

另外，第二动态电荷泄放模块I2、第三动态电荷泄放模块I3和第四动态电荷泄放模块I4与第一动态电荷泄放模块I1的电路原理相同。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (3)

1.一种混频器，其特征在于：所述的混频器包含有混频级和缓冲放大滤波级两级级联，其中混频级包括混频主体电路及动态电荷泄放电路，缓冲放大滤波级电路的结构为一基于运放的低通滤波器，所述混频主体电路包括：

第一电流源(S1)、第二电流源(S2)、第一射频输入NMOS管(M1)、第二射频输入NMOS管(M2)、第三射频输入NMOS管(M3)、第四射频输入NMOS管(M4)和第一开关级NMOS管(M5)、第二开关级NMOS管(M6)、第三开关级NMOS管(M7)和第四开关级NMOS管(M8)；所述第一电流源(S1)的一端接地，另一端分别接第一射频输入NMOS管(M1)和第三射频输入NMOS管(M3)的源极，所述第二电流源(S1)的一端亦接地，另一端分别接第二射频输入NMOS管(M2)和第四射频输入NMOS管(M4)的源极；所述第一开关级NMOS管(M5)和第二开关级NMOS管(M6)的漏极接VDD，其源极分别接到第一射频输入NMOS管(M1)和第二射频输入NMOS管(M2)的漏极，其栅极接正向本振信号(LO+)；所述第三开关级NMOS管(M7)和第四开关级NMOS管(M8)的漏极亦接VDD，其源极分别接到第三射频输入NMOS管(M3)和第四射频输入NMOS管(M4)的漏极，其栅极接反相的本振信号(LO-)；

正向的射频信号(RF+)接第一射频输入NMOS管(M1)和第二射频输入NMOS管(M2)的栅极，反相的射频信号(RF-)接第三射频输入NMOS管(M3)和第四射频输入NMOS管(M4)的栅极。

2.根据权利要求1所述的混频器，其特征在于：所述缓冲放大滤波级电路由差分输出运算放大器(I5)、与差分输出运算放大器(I5)的正向输入端相连的第一电阻(R1)、一端连接于差分输出运算放大器(I5)的正向输入端，另一端与差分输出运算放大器(I5)的输出端相连并与第一电阻(R1)并联的第一电容(C1)、一端连接于差分输出运算放大器(I5)的正向输入端，另一端与差分输出运算放大器(I5)的输出端相连并与第一电容(C1)并联的第二电阻(R2)、与差分输出运算放大器(I5)的反向输入端相连的第三电阻(R3)、一端连接于差分输出运算放大器(I5)的正向输入端，另一端与差分输出运算放大器(I5)的输出端相连并与第三电阻(R3)并联的第二电容(C2)和一端连接于差分输出运算放大器(I5)的正向输入端，另一端与差分输出运算放大器(I5)的输出端相连并与第二电容(C2)并联的第四电阻(R2)组成。

3.根据权利要求2所述的混频器，其特征在于：所述混频器还包括动态电荷泄放电路，该电路第一开关级NMOS管(M5)、第二开关级NMOS管(M6)、第三开关级NMOS管(M7)和第四开关级NMOS管(M8)的源端分别接有第一动态电荷泄放模块(I1)、第二动态电荷泄放模块(I2)、第三动态电荷泄放模块(I3)和第四动态电荷泄放模块(I4)，其中第一开关级NMOS管(M5)接有的动态电荷泄放模块(I1)的电路为：第一射频输入NMOS管(M1)、第三电容(C3)和第五电阻(R5)组成，反相的本振信号(LO-)接到第三电容(C3)的一端，第三电容(C3)的另一端接第一射频输入NMOS管(M1)的栅极和第五电阻(R5)的一端，第五电阻(R5)的另一端接地。

Images