CN101609234B - 液晶显示装置及电子设备 - Google Patents
液晶显示装置及电子设备 Download PDFInfo
- Publication number
- CN101609234B CN101609234B CN2008101614541A CN200810161454A CN101609234B CN 101609234 B CN101609234 B CN 101609234B CN 2008101614541 A CN2008101614541 A CN 2008101614541A CN 200810161454 A CN200810161454 A CN 200810161454A CN 101609234 B CN101609234 B CN 101609234B
- Authority
- CN
- China
- Prior art keywords
- liquid crystal
- distribution
- low resistance
- electrode
- viewing area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 91
- 238000009826 distribution Methods 0.000 claims description 201
- 239000000463 material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 24
- 239000011159 matrix material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 45
- 239000010408 film Substances 0.000 description 35
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 13
- 230000005684 electric field Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000000007 visual effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明目的在于提供一种串扰少、显示画质良好、视角宽的液晶显示装置及电子设备。一种液晶显示装置，包括夹持了液晶层的一对透明基板，其中，在一对透明基板中的一个透明基板的液晶层侧包括：多个扫描线(12)及多个信号线(15)，在显示区域DA上被配置为矩阵状；作为第一电极的下电极(19)，形成于每个由扫描线(12)及信号线(15)划分的像素区域；作为第二电极的上电极(22)，隔着绝缘膜形成在下电极(19)上、至少横跨并形成在显示区域DA；以及公用配线(161)，形成于显示区域DA的外侧，其中，上电极(22)通过沿显示区域DA的至少一边形成的例如第一低电阻配线(162)与公用配线(161)电连接。
Description
技术领域
本发明涉及串扰少、显示质量良好、宽视角的液晶显示装置及电子设备。
背景技术
多使用这样的纵向电场方式的液晶显示装置：具有在表面形成电极等的一对透明基板以及该一对基板间夹持的液晶层，利用向两基板上的电极施加电压使液晶再排列从而显示各种信息。这样的纵向电场方式的液晶显示装置一般为TN(Twisted Nematic：扭转向列型)模式的，但是由于存在视角窄带问题，正在开发VA(VerticalAlignment：垂直配向)模式、MVA(Multidomain Vertical Alignment：多象限垂直配向)模式等各种被改良的纵向电场方式的液晶显示装置。
另一方面，公知一种与上述的纵向电场方式的液晶显示装置不同，仅在一个基板上具有由像素电极和公用电极组成的一对电极的IPS(In-Plane Switching：横向电场效应)模式或FFS(Fringe FieldSwitching：边缘场切换)模式的液晶显示装置。
其中，IPS模式的液晶显示装置，一对电极配置在同一层，将施加于液晶的电场的方向作为几乎与基板平行的方向而将液晶分子再排列在与基板平行的方向上。因此，此IPS模式的液晶显示装置也称为横向电场方式的液晶显示装置，与所述的纵向电场方式的液晶显示装置比较，具有视角非常宽的优点。因此，IPS模式的液晶显示装置在同一层设有一对电极，所以存在不能充分驱动位于像素电极上侧的液晶分子而导致透过率降低的问题。
为解决这样的IPS模式的液晶显示装置的问题，开发了应该称为斜电场方式的FFS模式的液晶显示装置(参照下述专利文献1及2)。此FFS模式的液晶显示装置通过各自的绝缘膜在不同的层配置用于向液晶层施加电场的像素电极及公用电极。
此FFS模式的液晶显示装置具有如下特征：比IPS模式的液晶显示装置视角宽且对比度高，而且，可以低电压驱动并且由于透过率高则可以明亮的显示。另外，也有如下的优点：比起IPS模式的液晶显示装置，在俯视图中，FFS模式的液晶显示装置像素电极与公用电极的重复面积大，所以附带地产生更大的保存容量，没有另外设计辅助容量线的必要。
另一方面，也揭示了在FFS模式的液晶显示装置中，为了不在开关元件、像素电极的表面形成等级差别(step difference)，而使用在上述VA方式或MVA方式的液晶显示装置中使用的平坦化膜，并且在此平坦化膜上设置像素电极、公用电极(参照下述专利文献3)。
专利文献1：日本特开2001-235763号公报
专利文献2：日本特开2002-182230号公报
专利文献3：日本特开2007-226199号公报
根据上述专利文献3，在上述平坦化膜上形成像素电极、公用电极时，绝缘膜的上侧的电极(以下，称为“上电极”。)以及下侧的电极(以下，称为“下电极”。)的任何一个均可以作为像素电极及公用电极使用。然后，将下电极作为像素电极使用时，由于下电极可以延伸至作为开关元件的薄膜晶体管(TFT)的附近以及信号线和扫描线的附近，所以有可以获得大开口度、明亮显示的液晶显示面板的优点。然后，在像素区域中，虽然有在上电极上形成多个缝隙的必要，但由于可以稳固地形成上电极，所以减小作为公用电极的上电极的电阻并稳定公用电极的电位，可以得到显示质量良好的FFS模式的液晶显示装置。
另一方面，作为公用电极使用上电极时，由于在上电极上形成缝隙而导致有等级差别，并出现由此等级差别引起产生老化(burn-in)现象。为抑制此老化现象，减小上电极的等级差别是有效的。因此，考虑将上电极的厚度变薄至下电极的厚度的一半的程度(具体地讲，50nm程度)。但是，由于上电极是由ITO、IZO等导电性材料形成的，故若将上电极的厚度变薄，上电极的电阻值会变得更高。然而，由于在上电极的每个像素区域形成多个缝隙，所以上电极的电阻值比稳固地形成了上电极时更高。如果上电极的电阻值升高，施加的信号会电力地变差(electrically deteriorates)，不能合适地给予液晶层预定的驱动电位，继而造成发生串扰(crosstalk)。特别是在称为宽尺寸的横长的液晶显示器中，明显地出现这样的串扰的问题。
发明内容
本发明的目的是解决上述问题的至少一部分，可以通过以下的方式或适用例来实现。
[适用例1]本适用例涉及的液晶显示装置，包括夹持了液晶层的一对透明基板，其中，在所述一对透明基板中的一个透明基板的所述液晶层侧包括：多个扫描线及多个信号线，在显示区域上被配置为矩阵状；第一电极，形成于每个由所述扫描线及所述信号线划分的像素区域中；第二电极，隔着绝缘膜形成在所述第一电极上、至少横跨并形成在所述显示区域上；以及公用配线，形成于所述显示区域的外侧，并且，所述第二电极通过沿所述显示区域的至少一边部形成的低电阻配线与所述公用配线电连接。
基于此构成，第二电极(例如，上电极)，在像素区域的每列或每多列上，通过比第二电极的电阻小很多的低电阻配线与公用电极电连接。因此，由于第二电极的表观电阻减小，所以可以得到利用公用配线施加的第二电极的电位稳定、串扰少的液晶显示装置。
另外，作为第一电极和第二电极，可以使用ITO或IZO等的导电性材料。此时，可以是与第一电极及第二电极相同组成，也可以不同组成。而且，作为连接这些电极的开关元件，可以使用以p-Si(多晶硅)型的薄膜晶体管(TFT：Thin Film Transistor)元件、a-Si(amorphous silicon非晶硅)型的TFT元件、低温多晶硅(LTPS：Low Temperature Poly Silicon)型的TFT元件等的三端元件、或薄膜二极管(TFD：Thin Film Diode)元件等为代表的二端非线性元件等。
[适用例2]在上述适用例涉及的液晶显示装置中，优选在俯视图中，所述低电阻配线形成于所述显示区域和所述公用配线之间。
基于此构成，即使第二电极的面积不大于必要的面积(例如，至公用配线的外侧)，也可以连接第二电极与低电阻配线。而且，显示区域与公用配线之间有空间时，可以利用此空间的一部分形成低电阻配线。因此，没有必要为了形成低电阻配线而减小显示区域的面积，所以可以有效地利用空间。
如上所述，低电阻配线可以沿显示区域的至少一边形成。也就是说，液晶显示装置，在显示区域中公用配线存在的边上、在显示区域与公用配线之间设有低电阻配线，在不存在公用配线的边上、在显示区域的外侧设有低电阻配线，以使第二电极与低电阻配线电连接，所以可以得到作为公用电极而发挥作用的第二电极的电位稳定且显示的画质良好的液晶显示装置。
[适用例3]在上述适用例涉及的液晶显示装置中，优选在俯视图中，所述低电阻配线与延伸到所述显示区域的外侧的所述第二电极重叠地形成。
基于此构成，与在第二电极的外侧的区域设有低电阻配线相比，可以减小液晶显示装置的大小。
[适用例4]在上述适用例涉及的液晶显示装置中，优选所述低电阻配线的两端与所述公用配线电连接。
基于此构成，与在低电阻配线的单侧与公用配线电连接相比，在两端部连接的第二电极的表观电阻更小，所以产生良好的效果。
[适用例5]在上述适用例涉及的液晶显示装置中，优选所述公用配线在与所述显示区域分开的位置上平行地配置，并且，所述低电阻配线和所述公用配线通过连接配线电连接。
基于此构成，第二电极不仅利用(例如，行方向延伸)低电阻配线，也利用形成于公用配线与低电阻配线之间(例如，列方向)的连接配线，成为与公用配线连接的状态。因此，由于可以更加减小第二电极的表观电阻，所以产生良好的效果。另外，虽然连接配线可以在形成于显示区域的像素区域的每列形成，也可以在每多列形成，但是在形成于显示区域的像素区域的每列形成的连接配线这一方的第二电极的表面电阻更小，所以优选。
[适用例6]在上述适用例涉及的液晶显示装置中，优选所述低电阻配线及所述连接配线使用与所述扫描线或所述信号线相同的材料形成。
基于此构成，可以在扫描线或信号线形成的同时，形成低电阻配线或连接配线，所以可以不改变制造工序且容易地形成低电阻配线及连接配线。
[适用例7]在上述适用例涉及的液晶显示装置中，优选所述显示区域基本为长方形，所述低电阻配线沿所述显示区域的长边方向形成。
基于此构成，沿显示区域的长边方向形成低电阻配线，通过此低电阻配线，公用配线与第二电极电连接，所以与在显示区域的短边方向形成低电阻配线的情况相比较，可以抑制第二电极的一边的两端部的俯视的表观电阻变大。也就是说，在长边方向设有低电阻配线并与公用配线连接，可以更加减小第二电极的电阻。另外，虽然低电阻配线可以形成于作为长边方向的显示区域的外侧的列方向的上部或下部的至少一部分，但是形成于两侧者的第二电极的表面电阻更小，所以产生更好的效果。
[适用例8]本适用例涉及的电子设备，包括上述任何一项所述的液晶显示装置。
基于上述构成，可以得到使用了串扰少、显示质量良好、视角宽的液晶显示装置的电子设备。
附图说明
图1为实施例的液晶显示装置的阵列基板的2像素份的模式俯视图。
图2为实施例的液晶显示装置的阵列基板的示意俯视图。
图3为沿图1的III-III线的模式剖面图。
图4为沿图1的IV-IV线的模式剖面图。
图5为图2的V部分的放大俯视图。
图6为图5的X部分的放大俯视图。
图7为图2的VI部分的放大俯视图。
图8为沿图5的VII-VII线的模式剖面图。
图9为实施例的变形例的图8对应的模式剖面图。
图10(A)为示出装载了液晶显示面板的个人电脑的图，图10(B)为示出装载了液晶显示面板的便携式电话机的图。
符号说明
10 液晶显示装置 11 透明基板
12 扫描线 13 栅极绝缘膜
14 半导体层 15 信号线
161 公用配线 162～164 第一～第三低电阻配线
17 钝化膜 18 平坦化膜
19 作为第一电极的下电极
19a 下侧透明导电层
20 绝缘膜 21a～21d 第一～第四的接触孔
22 作为第二电极的上电极
24 缝隙 30 静电保护电路
70 作为电子设备的个人电脑
75 作为电子设备的便携式电话机
DA 显示区域
具体实施方式
以下，参照附图，利用实施例对本发明的具体实施方式进行说明。但是，以下示出的实施例是例示用于具体化本发明的技术思想的液晶显示装置的实施例。并不意味着本发明特定为此液晶显示装置。因此，也可以同等地应用于被本专利保护范围包含的其他实施方式的实施例中。而且，在说明书中的用于说明的各附图中，为了将各层、各部件达到附图中可识别的程度的大小，使每个层、部件按不同的缩小比例尺显示。也就是说，未必与实际尺寸成比例地显示。
图1为实施例的液晶显示装置的阵列基板的两像素份的模式俯视图。图2为实施例的液晶显示装置的阵列基板的示意俯视图。图3为沿图1的III-III线的模式剖面图。图4为沿图1的IV-IV线的模式剖面图。而且，图5为图2的V部分的放大俯视图。图6为图5的X部分的放大俯视图。图7为图2的VI部分的放大俯视图。图8为沿图5的VII-VII线的模式剖面图。图9为对应于图8实施例的变形例的模式剖面图。图10(A)为示出装载了液晶显示面板的个人电脑的图，图10(B)为示出装载了液晶显示面板的便携式电话机的图。
[实施例1]
本实施例的FFS模式的液晶显示装置10是以把液晶层(图中未显示)挟在一对对置的基板间的方式构成的。并且，一对基板中，将一个基板作为阵列基板AR(参照图3)，将另一个基板作为滤色器等所形成的滤色器基板(图中未显示)。
阵列基板AR，首先横跨玻璃基板等的透明基板11(参照图3)的整个表面形成铝或铝合金等的导电层。然后，利用公知的照相平板法以及蚀刻法，在显示区域DA互相平行地形成多个扫描线12。而且，在显示区域DA的周围(以下，称为“框(frame)区域”。)形成公用配线161以及栅极配线(图中未显示)。与公用配线161相比，此栅极配线设置为更靠近显示区域DA。并且，形成第一低电阻配线162、第二低电阻配线163以及第三低电阻配线164，以形成图2所示的图案。
此显示区域DA是根据用于从液晶显示装置10的外部输入的图像的信号来控制液晶层的液晶分子的区域。然后，显示区域DA与矩形的透明基板11的形状相同地形成横向长的显示区域DA。
具体地，比其他的配线更粗地形成公用配线161，以围成除配置了驱动IC、各种端子的框区域的一部分TA外的显示区域DA的外周部。也就是说，例如图2所示，沿矩形透明基板11的二条短边和一条长边，在显示区域DA的更外侧形成此公用配线161。然后，在未形成公用配线161的透明基板11的一条边处配置驱动IC、各种端子。
然后，在第一～第三低电阻配线162、163、164中，第一及第二低电阻配线162及163分别形成“行方向的低电阻配线”，沿行方向在显示区域DA的外侧的列方向上部和下部形成。
也就是说，第一低电阻配线162与沿透明基板11的长边形成的公用配线161平行地形成。而且，在显示区域DA的外侧区域，沿显示区域DA的长边方向形成。另外，第一低电阻配线162设在显示区域DA的外侧的区域，但优选尽可能靠近显示区域DA。因此，在显示区域DA中，可以以与作为位于最外侧的第一电极的下电极19(参照图5)相邻的方式形成第一低电阻配线162。
然后，在显示区域DA的外侧区域，沿透明基板11的未形成公用配线161的显示区域DA的长边方向形成第二低电阻配线163。另外，所谓列方向为与信号线15平行的方向，所谓行方向为与扫描线12平行地方向。
然后，此第一及第二低电阻配线162及163均在行方向的两端部一体地连接于公用配线161。也就是说，沿显示区域DA的长边方向延伸的第一及第二的低电阻配线162及163的两端，分别连接于形成于透明基板11的两条短边的公用配线161。基于此，与在单侧和公用配线161连接相比，在两端连接时，作为第二电极的上电极22的表观电阻更小，所以能获得更好的效果。
并且，如图2所示，在显示区域DA的外侧的上侧(图2的上侧)形成的第一低电阻配线162利用形成于像素区域的列方向的第三低电阻配线164电连接于公用配线161。此第三低电阻配线164形成“列方向的低电阻配线”。而且，第三低电阻配线164在显示区域DA的外侧，由于在列方向的下侧未形成公用配线161，所以仅在列方向的上侧形成第三低电阻配线164。
也就是说，第一低电阻配线162与形成于与此第一低电阻配线162平行地延伸的透明基板11的长边上的公用配线161通过连接两配线的连接配线电连接。然后，由第一低电阻配线162开始，例如垂直地延伸的连接配线形成作为列方向的低电阻配线的第三低电阻配线164。
此第三低电阻配线164可以形成在形成于显示区域DA的像素区域的每列，或也可以形成在每多列，但是由于形成于显示区域DA的像素区域的每列，作为后述的第二电极的上电极22的表观电阻更小，所以优选。
而且，如图5所示，在第一低电阻配线162与公用配线161之间的空间，设有静电保护电路30。具体地，静电保护电路30一端与线号线15的端部连接，另一端与公用配线161连接。而且，在像素区域的每列设有静电保护电路30。因此，在形成于信号线15的端部的静电保护电路30的横向(为避开静电保护电路30)分别设有第三低电阻配线164。
此处，针对静电保护电路30的构成及功能进行简单地说明。静电保护电路30在信号线15的端部与公用配线161之间具有两个TFT(TFT1、TFT2)。如图6(A)所示，在各制造工序中，如果公用配线161侧为高电压，则电荷跑向信号线15侧，相反，如果信号线15侧位高压电，如图6(B)所示，电荷跑向公用配线161侧。即，利用此静电保护电路30，可以防止在液晶显示装置10的制造工序中产生的静电所造成的、形成于显示区域DA的开关元件的破坏等。
这样，一般情况下，信号线15的端部、未图示的扫描线12的端部，一端与用于信号输入的驱动IC连接，另一端通过静电保护电路30与公用配线161连接。因此，在显示区域DA与公用配线161之间，由于存在静电保护电路30所以需要一定的距离。因此，在通过此静电保护电路30存在的公用配线161与第一低电阻配线162之间设有连接配线(第三低电阻配线164)可以更加减小上电极22的电阻。
而且，为形成与后述的上电极22的连接部，形成由公用配线161向内侧(显示区域DA)突出的连接部165。而且，部分的宽幅度(partially wide portion)的连接部166及167分别形成于第一低电阻配线162及第二低电阻配线163(参照图5及图7)。此处，这些形成于第一低电阻配线162及第二低电阻配线163的连接部166及167形成于在显示区域DA形成的像素区域的每列。
接下来，在此整个表面上涂敷由氮化硅层或氧化硅层构成的栅极绝缘膜13。之后，横跨栅极绝缘膜13的整个表面利用CVD法涂敷例如无定形硅(以下称为“a-Si”。)层之后，同样利用照相平板法以及蚀刻法，在TFT形成区域形成由a-Si层构成的半导体层14。该半导体层14所形成的位置的扫描线12的区域形成TFT的栅电极G(参照图3)。
接下来，横跨形成半导体层14的透明基板11的整个表面涂敷由铝或铝合金等构成的导电层。并且，利用照相平板法以及蚀刻法处理此导电层，以在显示区域DA中与扫描线12正交的方式形成含有源电极S的信号线15，在TFT形成区域形成漏电极D。并且，在框区域形成与信号线15连接的源极配线(图中未显示)。另外，信号线15的源电极S部分及漏电极D部分均与半导体层14的表面部分地重叠。
之后，在上述工序得到的透明基板11的整个表面涂敷钝化膜17。作为此钝化膜17可以使用由氮化硅层或氧化硅层构成的钝化膜，但是从绝缘性的观点考虑，优选氮化硅层的。并且，在钝化膜17的整个表面层叠例如由丙烯酸树脂或聚酰亚胺树脂构成的平坦化膜(又称为层间膜)18。接下来，同时形成(1)贯通平坦化膜18以及钝化膜17并到达漏电极D表面的第一接触孔21a、(2)贯穿平坦化膜18、钝化膜17以及栅极绝缘膜13并到达公用配线161的连接部165的表面的第二接触孔21b、到达第一低电阻配线162的连接部166的表面的第三接触孔21c以及到达第二低电阻配线163的连接部167的表面的第四接触孔21d。在第一至第四的接触孔21a至21d的形成中，可以采用作为干式蚀刻法的一种的等离子蚀刻法。
接下来，层叠由ITO或IZO构成的下侧的透明导电层。此时，下侧的透明导电层与漏电极D、公用配线161的连接部165、第一低电阻配线162的连接部166以及第二低电阻配线163的连接部167电连接。此后，对透明导电层利用照相平板法(又称光刻法)以及蚀刻法，在显示区域DA的每个像素区域形成下电极19。而且，在公用配线161的连接部165、第一低电阻配线162的连接部166以及第二低电阻配线163的连接部167形成如图8所示的规定的图案的下侧透明导电层19a。另外，此处，在公用配线161的连接部165、第一低电阻配线162的连接部166以及第二低电阻配线163的连接部167所形成的结构，可以与接触孔的形状或大小不同但实际上形成相同结构。然后，在实施例的液晶显示装置10中，该下电极19对应于像素电极。
并且，横跨形成下电极19的透明基板11的整个表面以规定的厚度形成由氮化硅层或氧化硅层构成的绝缘膜20。为了不损坏平坦化膜18或下电极19的表面，在比栅极绝缘膜13、钝化膜17的形成条件更稳定的条件下，即在所谓的低温成膜条件下形成此绝缘膜20。
接下来，蚀刻从此绝缘膜20的表面向第二接触孔21b、第三接触孔21c以及第四接触孔21d内形成的绝缘膜并除去。然后，使这些第二～第四的接触孔21b～21d内的下侧透明导电层19a露出。之后，横跨透明基板11的整个表面形成由ITO或IZO构成的透明导电层。此时，利用透明导电层通过第二～第四的接触孔21b～21d，使公用配线161、第一低电阻配线162以及第二低电阻配线163成为相互电连接状态。
此后，利用照相平板法以及蚀刻法，蚀刻此透明导电层，用透明导电层涂敷显示区域DA的整体。然后在每个像素区域，利用此透明导电层形成具有多个缝隙24的上电极22，该缝隙用于产生边缘场效果(fringe field effect)。此时，如图8所示，上电极22成为通过下侧透明导电层19a与公用配线161的连接部165、第一低电阻配线162的连接部166以及第二低电阻配线163的连接部167互相电连接的状态。在实施例的液晶显示装置10中，此上电极22对应于公用电极。
另外，如果能减小上电极22的电阻，可考虑将构成上电极22的透明导电层延伸至沿透明基板11的长边形成的公用配线161上，并在此位置将上电极22与公用配线161电连接。但是，如上所述，在显示区域DA与公用配线161之间，存在静电保护电路30。因此，在显示区域DA与公用配线161之间，必须存在一定的距离。此时，上电极22可以在尽可能靠近显示区域DA的位置，与由金属构成的作为配线的公用配线161电连接，所以可以通过第一低电阻配线162与上电极22和公用配线161电连接。而且，在俯视图中上电极22延伸地形成至形成第一低电阻配线162以及第二低电阻配线163的位置。基于此，与在上电极22的外侧区域设有第一低电阻配线162以及第二低电阻配线163的情况比较，可以减小液晶显示装置10的大小。
而且，一般情况下，在公用配线161上设有用于贴合一对基板的密封材料(图中未显示)。由于众所周知构成上电极22的透明导电层与密封材料的粘着性不好，所以优选上电极22尽可能地远离密封材料。从这点考虑，上述的内容也是非常好的。
所以，上电极22成为通过第二～第四的接触孔21b～21d内与公用配线161、第一低电阻配线162以及第二低电阻配线163互相电连接的状态。之后，通过在上电极22侧的整个表面设置取向膜(图中未显示)，完成实施例的液晶显示装置10的阵列基板AR。
虽然图中省略了与上述阵列基板AR对置的滤色器基板，但是可以使用与现有的FFS模式的液晶显示面板用的滤色器基板实质上相同的基板。即，此滤色器基板在与作为各个像素电极发挥功能的下电极19对置的位置上，形成各种颜色的滤色器层，然后在滤色器层的表面设置取向膜。然后在滤色器层与透明基板间的与扫描线12及信号线15对置的位置、与TFT对置的位置上分别设有黑色矩阵(black matrix)。接下来，分别使上述的阵列基板AR及滤色器基板对置，并在内部封入液晶，于是获得实施例的液晶显示装置10。
如上制造的实施例的液晶显示装置10中，上电极22成为通过第二～第四的接触孔21b～21d与公用配线161、第一低电阻配线162以及第二低电阻配线163成为相互电连接状态。因此，第一低电阻配线162以及第二低电阻配线163与公用配线161直接电连接，同时第一低电阻配线162成为通过第三低电阻配线164与公用配线161电连接的状态。因此，上电极22成为通过多个接触孔与公用配线161电连接的状态，所以尽管为防止老化(burn-in)而将上电极22变薄，但上电极22的表观电阻仍非常显著地减小。因此，根据实施例的液晶显示面板，由于向作为公用电极发挥作用的上电极22施加的信号不变差，所以例如即使在横长的液晶显示装置中，横方向的串扰少，成为显示品质良好的液晶显示装置。特别如果是小型的液晶显示装置，或许上电极22的电阻值的影响小，但是例如6英寸、7英寸的中型或更大的大型的液晶显示装置，尺寸越大，上电极22的电阻值的影响越大。因此，涉及中型、大型的液晶显示装置，特别有效。
另外，在上述实施例中，在形成上侧透明导电层前，具有蚀刻并除去第二接触孔21b、第三接触孔21c以及第四接触孔21d内形成的绝缘膜的工序。因此，在液晶显示装置10的框区域的一部TA同时形成驱动IC装载用端子、检查用端子、外部连接用端子等(图中均未显示)时，此工序也是必要的工序，所以并不是追加新的工序。
而且，公用配线161、第一低电阻配线162以及第二低电阻配线163以及第三低电阻配线164可以用与扫描线12相同的材料形成，也可以用与信号线15相同的材料形成。这样，可以在扫描线12或信号线15形成的同时形成，所以可以不改变制造工序而容易地形成。此时的图8对应的模式剖面图如图9所示，公用配线161、第一低电阻配线162以及第二低电阻配线163以及第三低电阻配线164形成于栅极绝缘膜13的表面。而且，公用配线161、第一低电阻配线162以及第二低电阻配线163以及第三低电阻配线164的可以全部用与信号线15相同的材料形成，也可以仅一部分用与信号线15相同的材料形成。
以上，对作为实施例的FFS模式的液晶显示装置的例子进行了说明。这样的液晶显示装置，可以使用在个人电脑、便携式电话机、便携式信息终端等的电子设备中。其中，图10(A)示出在个人电脑70中使用了显示部(液晶显示面板)71的例子，同样地，图10(B)示出在便携式电话机75中使用了显示部(液晶显示面板)76的例子。而且，由于此个人电脑70及便携式电话机75的基本构成为本领域技术人员公知，所以在此不作详细地说明。
另外，实施方式不限于上述，也可以用以下的方式实施。
(变形例1)
如上所述，并不限定于围成显示区域DA的方式(沿显示区域DA的两条短边和一条长边)形成公用配线161，例如，可以仅在一条长边形成，也可以仅在两条长边形成。此时，如果在显示区域DA的形成了公用配线161的边上设有第一低电阻配线162以及第二低电阻配线163，则可以用第三低电阻配线164(连接配线)将这些第一低电阻配线162以及第二低电阻配线163与公用配线161连接。
(变形例2)
如上所述，并不限定于沿显示区域DA的长边形成第一低电阻配线162以及第二低电阻配线163，例如，可以在显示区域DA的周围(全周或三边)连续地形成低电阻配线。此时，例如，可以是低电阻配线的几处与公用配线161电连接，也可以使用连接配线(第三低电阻配线164)将低电阻配线与公用配线电连接。
(变形例3)
如上所述，显示区域DA为横长时，虽然在行方向上设有第一低电阻配线162以及第二低电阻配线163，但是也可以在显示区域DA的长边方向上设有低电阻配线，例如，显示区域DA为纵长时，在列方向上设有低电阻配线。基于此，与在显示区域DA的短边方向上形成第一低电阻配线162以及第二低电阻配线163的情况相比，可以抑制在俯视图中上电极22的一边的两端部的表观电阻变大。
(变形例4)
如上所述，第一低电阻配线162、第二低电阻配线163、第三低电阻配线164的构成，并不限定于用于FFS模式的透过型的液晶显示装置10，例如，也适用于反射半透过型的液晶显示装置及IPS模式、VA模式的液晶显示装置。而且，如果是透过型的液晶显示装置，也可以以下电极19变成配置于上侧的电极、上电极22变成配置于下侧的电极的方式构成液晶显示装置。
Claims (8)
1.一种液晶显示装置，其特征在于，包括：
夹持了液晶层的一对透明基板，
其中，在所述一对透明基板中的一个透明基板的所述液晶层侧包括：
多个扫描线及多个信号线，在显示区域上被配置为矩阵状；
第一电极，形成于每个由所述扫描线及所述信号线划分的像素区域中；
第二电极，隔着绝缘膜形成在所述第一电极上，且至少横跨并形成在所述显示区域上；以及
公用配线，形成于所述显示区域的外侧，
并且，所述第二电极通过沿所述显示区域的至少一边部形成的低电阻配线与所述公用配线电连接，
其中所述低电阻配线的电阻比所述第二电极的电阻小得多。
2.根据权利要求1所述的液晶显示装置，其特征在于，在俯视图中，所述低电阻配线形成于所述显示区域和所述公用配线之间。
3.根据权利要求1或2所述的液晶显示装置，其特征在于，在俯视图中，所述低电阻配线与延伸到所述显示区域的外侧的所述第二电极重叠地形成。
4.根据权利要求1至3中任一项所述的液晶显示装置，其特征在于，所述低电阻配线的两端与所述公用配线电连接。
5.根据权利要求1至4中任一项所述的液晶显示装置，其特征在于，
所述公用配线在与所述显示区域分开的位置上平行地配置，并且
所述低电阻配线和所述公用配线通过连接配线电连接。
6.根据权利要求5所述的液晶显示装置，其特征在于，所述低电阻配线及所述连接配线使用与所述扫描线或所述信号线相同的材料形成。
7.根据权利要求1至6中任一项所述的液晶显示装置，其特征在于，
所述显示区域基本为长方形，
所述低电阻配线沿所述显示区域的长边方向形成。
8.一种电子设备，其特征在于，包括权利要求1至7中任一项所述的液晶显示装置。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-257177 | 2007-10-01 | ||
| JP2007257177 | 2007-10-01 | ||
| JP2007257177 | 2007-10-01 | ||
| JP2008156290A JP5171412B2 (ja) | 2007-10-01 | 2008-06-16 | 液晶表示装置及び電子機器 |
| JP2008156290 | 2008-06-16 | ||
| JP2008-156290 | 2008-06-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101609234A CN101609234A (zh) | 2009-12-23 |
| CN101609234B true CN101609234B (zh) | 2011-08-03 |
Family
ID=40705804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101614541A Expired - Fee Related CN101609234B (zh) | 2007-10-01 | 2008-09-27 | 液晶显示装置及电子设备 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5171412B2 (zh) |
| KR (1) | KR20090033809A (zh) |
| CN (1) | CN101609234B (zh) |
| TW (1) | TWI399603B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5500712B2 (ja) | 2009-09-02 | 2014-05-21 | 株式会社ジャパンディスプレイ | 液晶表示パネル |
| KR101096336B1 (ko) * | 2009-10-08 | 2011-12-20 | 하이디스 테크놀로지 주식회사 | 에프에프에스 모드 액정표시장치 및 그 제조방법 |
| KR20120089505A (ko) | 2010-12-10 | 2012-08-13 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
| US20130286314A1 (en) * | 2010-12-27 | 2013-10-31 | Sharp Kabushiki Kaisha | Display element |
| JP5961876B2 (ja) * | 2011-08-04 | 2016-08-02 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP5862201B2 (ja) * | 2011-10-27 | 2016-02-16 | セイコーエプソン株式会社 | 液晶装置、液晶装置の製造方法、電子機器 |
| JP5681822B2 (ja) * | 2014-03-10 | 2015-03-11 | 株式会社ジャパンディスプレイ | 液晶表示パネル |
| CN105161505B (zh) | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| JP2019184864A (ja) * | 2018-04-12 | 2019-10-24 | シャープ株式会社 | 表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328268A (zh) * | 2000-05-25 | 2001-12-26 | 精工爱普生株式会社 | 液晶装置、其制造方法及电子装置 |
| JP2004333643A (ja) * | 2003-05-01 | 2004-11-25 | Seiko Epson Corp | 電気配線構造、電気配線構造の製造方法、電気配線構造を備えた光学装置用基板、および電気光学装置、ならびに電気光学装置の製造方法 |
| CN1662109A (zh) * | 2004-02-24 | 2005-08-31 | 精工爱普生株式会社 | 有机电致发光装置及其制造方法、其所用基板及电子机器 |
| CN101038410A (zh) * | 2006-03-15 | 2007-09-19 | 爱普生映像元器件有限公司 | 液晶装置及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724339B2 (ja) * | 1999-09-07 | 2011-07-13 | 株式会社日立製作所 | 液晶表示装置 |
| JP2002055352A (ja) * | 2000-08-09 | 2002-02-20 | Nec Corp | 液晶ディスプレイ及び画像表示装置 |
| JP2005045016A (ja) * | 2003-07-22 | 2005-02-17 | Nec Electronics Corp | 半導体集積回路 |
| US20060091397A1 (en) * | 2004-11-04 | 2006-05-04 | Kengo Akimoto | Display device and method for manufacturing the same |
| JP4297103B2 (ja) * | 2005-02-17 | 2009-07-15 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2007226199A (ja) * | 2006-01-26 | 2007-09-06 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP4946135B2 (ja) * | 2006-01-31 | 2012-06-06 | カシオ計算機株式会社 | 液晶表示素子 |
-
2008
- 2008-06-16 JP JP2008156290A patent/JP5171412B2/ja not_active Expired - Fee Related
- 2008-09-09 TW TW097134489A patent/TWI399603B/zh not_active IP Right Cessation
- 2008-09-27 CN CN2008101614541A patent/CN101609234B/zh not_active Expired - Fee Related
- 2008-09-30 KR KR1020080095975A patent/KR20090033809A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328268A (zh) * | 2000-05-25 | 2001-12-26 | 精工爱普生株式会社 | 液晶装置、其制造方法及电子装置 |
| JP2004333643A (ja) * | 2003-05-01 | 2004-11-25 | Seiko Epson Corp | 電気配線構造、電気配線構造の製造方法、電気配線構造を備えた光学装置用基板、および電気光学装置、ならびに電気光学装置の製造方法 |
| CN1662109A (zh) * | 2004-02-24 | 2005-08-31 | 精工爱普生株式会社 | 有机电致发光装置及其制造方法、其所用基板及电子机器 |
| CN101038410A (zh) * | 2006-03-15 | 2007-09-19 | 爱普生映像元器件有限公司 | 液晶装置及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090033809A (ko) | 2009-04-06 |
| TW200919055A (en) | 2009-05-01 |
| JP5171412B2 (ja) | 2013-03-27 |
| CN101609234A (zh) | 2009-12-23 |
| JP2009104108A (ja) | 2009-05-14 |
| TWI399603B (zh) | 2013-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101609234B (zh) | 液晶显示装置及电子设备 | |
| CN101231437B (zh) | 液晶显示装置及其制造方法 | |
| US10527901B2 (en) | Liquid crystal display device | |
| US7855767B2 (en) | Transflective liquid crystal display | |
| US7440040B2 (en) | Liquid crystal display device with storage electrode extension | |
| CN101359139B (zh) | 液晶显示面板及其制造方法 | |
| US7903220B2 (en) | Liquid crystal display device and electronic apparatus | |
| US8319904B2 (en) | Liquid crystal display and fabricating method thereof | |
| US7289171B2 (en) | Thin film transistor array panel for liquid crystal display having pixel electrode | |
| US7903219B2 (en) | Liquid crystal display device | |
| US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| US7773165B2 (en) | Liquid crystal display | |
| KR20020013158A (ko) | 횡전계방식 액정표시장치 | |
| KR101785912B1 (ko) | 광시야각 액정표시장치용 어레이 기판 | |
| JP2009047811A (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| US7061553B2 (en) | Substrate for display device and display device equipped therewith | |
| WO2005036653A1 (en) | Thin film transistor, thin film transistor array panel, and display device | |
| JP4650471B2 (ja) | 液晶表示装置、その製造方法及び電子機器 | |
| KR101046923B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| US7245342B2 (en) | Array substrate for liquid crystal display device having conductive patterns and fabricating method thereof | |
| KR20080051536A (ko) | 액정 표시 장치 | |
| JP7274627B2 (ja) | 表示装置 | |
| KR100910554B1 (ko) | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NANKAI UNIVERSITY Free format text: FORMER OWNER: SANYO EPSON IMAGING DEVICES CO. Effective date: 20100802 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: NAGANO, JAPAN TO: TOKYO-DU, JAPAN |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20100802 Address after: Tokyo, Japan Applicant after: Sony Corp. Address before: nks Applicant before: Sanyo Epson Imaging Devices Co. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NIPPON DISPLAY CO., LTD. Free format text: FORMER OWNER: SONY CORPORATION Effective date: 20121115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121115 Address after: Aichi Patentee after: Japan display West Co.,Ltd. Address before: Tokyo, Japan Patentee before: Sony Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110803 Termination date: 20190927 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |