CN101604657B - 制备双埋层绝缘体上硅衬底的方法 - Google Patents

制备双埋层绝缘体上硅衬底的方法 Download PDF

Info

Publication number
CN101604657B
CN101604657B CN2009100535034A CN200910053503A CN101604657B CN 101604657 B CN101604657 B CN 101604657B CN 2009100535034 A CN2009100535034 A CN 2009100535034A CN 200910053503 A CN200910053503 A CN 200910053503A CN 101604657 B CN101604657 B CN 101604657B
Authority
CN
China
Prior art keywords
bonded substrate
substrate
monocrystalline silicon
layer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100535034A
Other languages
English (en)
Other versions
CN101604657A (zh
Inventor
魏星
王湘
李显元
张苗
王曦
林成鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Shanghai Simgui Technology Co Ltd filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2009100535034A priority Critical patent/CN101604657B/zh
Publication of CN101604657A publication Critical patent/CN101604657A/zh
Application granted granted Critical
Publication of CN101604657B publication Critical patent/CN101604657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种制备双埋层绝缘体上硅衬底的方法,包括如下步骤:提供单晶硅支撑衬底;将第一离子注入单晶硅支撑衬底中;退火,从而在单晶硅支撑衬底中形成第一绝缘层以及第一单晶硅层;提供第一键合衬底;在第一键合衬底表的表面形成第二单晶硅层;在第二单晶硅层表面形成第二绝缘层;以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面,进行键合操作;移除第一键合衬底。本发明的优点在于,采用注入工艺形成第一单晶硅层,从而能够避免边缘碎裂的问题,并且注入工艺可以减少机械抛光和键合的次数,从而提高了材料厚度的均匀性和晶向的对准精度。

Description

制备双埋层绝缘体上硅衬底的方法
【技术领域】
本发明涉及半导体器件领域,尤其涉及一种制备双埋层绝缘体上硅衬底的方法。
【背景技术】
绝缘体上的硅(SOI)衬底是一种常见的半导体衬底,特别适用于制作一些特殊结构的三维半导体器件,例如鳍栅晶体管(FinFET)以及混合晶向晶体管等。在实际应用中,一些特殊器件需要采用具有双埋层的SOI衬底,即具有双层埋层和双层器件层,且双层器件层可以具有相同或者不同的晶像。
现有技术中,制备双埋层SOI衬底材料的技术主要有键合及背面腐蚀技术(BESOI)及其衍生的智能剥离技术(Smart-cut)。Smart-cut技术可以实现连续的顶层硅转移制备双埋层混合晶向SOI衬底。其具体办法是首先采用Smrat-Cut工艺制备出两片SOI衬底,再将转移一个SOI衬底的顶层硅转移至另一SOI衬底之上形成双埋层SOI结构。
现有技术的缺点在于,在制备出SOI衬底之后由于会进行边缘处理,实际上顶层硅边缘会有3-5mm宽度的去除区域,使得顶层硅直径较衬底小,因此在转移在经过边角处理的SOI衬底时,在层转移的过程中在边缘会有一个悬空的区域,在键合和转移过程中边缘易碎裂。
此外,采用Smart-cut进行层转移时最终需要CMP抛光对表面进行处理,该CMP过程会降低顶层硅的厚度均匀性,经过两次层转移所制备的双埋层混合晶向衬底需要多次CMP抛光处理,这样所积累的总体厚度偏差较大,对硅层的厚度均匀性影响较大。
并且,在键合的过程中需要进行对准,在制备SOI衬底的过程中以衬底为基准,较易对准,但是制备双层SOI结构的过程中,由于进行了三次键合,分别是制备两个SOI衬底以及顶层硅转移,因此需要进行三次对准,从而导致上下两层的顶层硅晶向存在的偏差较大,会对随后的器件制备工艺产生很大的影响。
【发明内容】
本发明所要解决的技术问题是,提供一种制备双埋层绝缘体上硅衬底的方法,能够避免边缘碎裂的问题,并且提高材料厚度的均匀性和晶向的对准精度。
为了解决上述问题,本发明提供了一种制备双埋层绝缘体上硅衬底的方法,包括如下步骤:提供单晶硅支撑衬底;将第一离子注入单晶硅支撑衬底中;退火,从而在单晶硅支撑衬底中形成第一绝缘层以及被第一绝缘层从单晶硅支撑衬底中隔离出的第一单晶硅层;提供第一键合衬底,所述第一键合衬底的材料为单晶硅,且直径不大于单晶硅支撑衬底;在第一键合衬底的表面形成第二单晶硅层;在第二单晶硅层远离第一键合衬底表面形成第二绝缘层;以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面,进行键合操作;移除第一键合衬底。
作为可选的技术方案,所述单晶硅支撑衬底以及第一键合衬底具有不同的晶向。
作为可选的技术方案,所述第一离子选自于氧离子和氮离子中的一种或两种。
作为可选的技术方案,所述在第一键合衬底的表面形成第二单晶硅层的步骤进一步包括:将第二离子注入第一键合衬底中,从而在第一键合衬底中形成剥离层以及被剥离层从第一键合衬底中隔离出的第二单晶硅层。
作为可选的技术方案,所述第二离子选自于氧离子和氮离子中的一种或两种,所述移除第一键合衬底采用干法腐蚀或者湿法腐蚀的方法,并进一步移除剥离层。
作为可选的技术方案,所述第二离子选自与氢离子和氦离子中的一种或两种,所述移除第一键合衬底采用退火的方法,并进一步移除剥离层。
作为可选的技术方案,所述在第一键合衬底的表面形成第二单晶硅层的步骤进一步包括:提供第二键合衬底,所述第二键合衬底为单晶硅衬底;在第一键合衬底的表面形成腐蚀停止层;以腐蚀停止层远离第一键合衬底的表面以及第二键合衬底的抛光表面为键合面,进行键合操作;减薄第二键合衬底,以形成第二单晶硅层。所述腐蚀停止层的材料为氧化硅、氮化硅或者氮氧化硅。所述移除第一键合衬底的步骤中,采用干法腐蚀或者湿法腐蚀的方法移除第一键合衬底,并进一步移除腐蚀停止层。
本发明的优点在于,采用注入工艺形成第一单晶硅层,从而能够避免边缘碎裂的问题,并且注入工艺可以减少机械抛光和键合的次数,从而提高了材料厚度的均匀性和晶向的对准精度。
【附图说明】
附图1是本发明所述制备双埋层绝缘体上硅衬底的方法的第一具体实施方式的实施步骤流程图;
附图2至附图9是本发明所述制备双埋层绝缘体上硅衬底的方法的第一具体实施方式的工艺流程图;
附图10是本发明所述制备双埋层绝缘体上硅衬底的方法的第二具体实施方式的实施步骤流程图;
附图11至附图15本发明所述制备双埋层绝缘体上硅衬底的方法的第二具体实施方式的工艺流程图。
【具体实施方式】
下面结合附图对本发明提供的制备双埋层绝缘体上硅衬底的方法的具体实施方式做详细说明。
首先给出本发明所述制备双埋层绝缘体上硅衬底的方法的第一具体实施方式。
附图1所示是本具体实施方式的实施步骤流程图,包括如下步骤:步骤S10,提供单晶硅支撑衬底;步骤S11,将第一离子注入单晶硅支撑衬底中;步骤S12,退火,从而在单晶硅支撑衬底中形成第一绝缘层以及被第一绝缘层从单晶硅支撑衬底中隔离出的第一单晶硅层;步骤S13,提供第一键合衬底,所述第一键合衬底为单晶硅,且直径不大于单晶硅支撑衬底;步骤S14,将第二离子注入第一键合衬底中,从而在第一键合衬底中形成剥离层以及被剥离层从第一键合衬底中隔离出的第二单晶硅层;步骤S15,于第二单晶硅层远离第一键合衬底表面形成第二绝缘层;步骤S16,以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面,进行键合操作;步骤S17,移除第一键合衬底以及剥离层。
附图2至附图9所示是本具体实施方式的工艺流程图。
本具体实施方式中,所述半导体为单晶硅。在其他的实施方式中,所述半导体也可以是锗硅、应变硅以及其他化合物半导体,如氮化镓或者砷化镓等。也可以是上述以及其他常见的半导体材料所组成的多层复合衬底结构。
附图2所示,参考步骤S10,提供单晶硅支撑衬底100。
该衬底的作用是作为最终形成的双埋层衬底的支撑结构。本具体实施方式中,所述单晶硅支撑衬底100为(100)晶向。在其他的具体实施方式中,该衬底也可以是其他晶向,例如(110)或者(111)晶向等。
附图3所示,参考步骤S11,将第一离子注入单晶硅支撑衬底100中。
本具体实施方式中,所述第一离子为氧离子。在其他的具体实施方式中,所述第一离子也可以是氮离子或者氮离子和氧离子的混合离子。注入能量的选择范围是60keV~180keV,优选120keV;注入剂量的选择范围是1×1017cm-2~1×1018cm-2,优选4.5×1017cm-2。其注入过程可以是一次也可以多次注入,其原则是保证注入离子与硅反应形成连续绝缘埋层。并且不同晶向衬底形成连续埋层所需注入剂量不同。
以上述工艺制作第一绝缘层110和第一半导体层120,由于采用的是注入技术直接在硅片内部形成埋层,因此同键合工艺相比,所制备出的第一半导体层120不再需要对边缘进行去除,并且所得到的第一半导体层120和单晶硅支撑衬底100的晶向方向完全一致,不存在夹角。
由于受到注入深度的限制,制备出的第一半导体层120可以通过外延增厚,达到所需要的厚度。
此步骤中,由于第一半导体层120是通过注入形成第一绝缘层110而从单晶硅支撑衬底100中分离获得的,因此第一半导体层120的晶向与单晶硅支撑衬底100的晶向是绝对相同的,避免了由于键合而产生的晶向偏差。
附图4所示,参考步骤S12,退火,从而在单晶硅支撑衬底100中形成第一绝缘层110以及被第一绝缘层110从单晶硅支撑衬底100中隔离出的第一单晶硅层120。
退火在惰性气体气氛中进行,温度范围是1200℃~1400℃,优选1310℃,退火时间为10~20小时。退火可以促进氧离子在单晶硅衬底中与硅结合形成氧化硅层,该层即为第一绝缘层110。并且第一绝缘层110形成于支撑衬底100内部,因此在支撑衬底100的表面被隔离出第一单晶硅层120。第一单晶硅层的晶格在第一离子的注入过程中遭到损伤,退火进一步有助于晶格缺陷的恢复。
附图5所示,参考步骤S13,提供第一键合衬底130,所述第一键合衬底的材料为单晶硅,且直径不大于单晶硅支撑衬底100。第一键合衬底的晶向为(110)晶向,在其他的具体实施方式中,该衬底也可以是其他晶向,例如(100)或者(111)晶向等。
本具体实施方式中,选择具有不同晶向的单晶硅支撑衬底100和第一键合衬底130。其优点在于,所获得的双埋层衬底中的两层单晶硅层也同样具有不同的晶像,因此可以用于制备混合晶向CMOS器件等一些特殊的器件。单晶硅支撑衬底100和第一键合衬底130也可以为相同的晶向。
附图6所示,参考步骤S 14,将第二离子注入第一键合衬底130中,从而在第一键合衬底中形成剥离层140以及被剥离层140从第一键合衬底130中隔离出的第二单晶硅层150。
本具体实施方式中,所述第二离子为氧离子。在其他的具体实施方式中,所述第二离子也可以是氮离子或者氮离子和氧离子的混合离子。
第二离子注入到第一键合衬底130之后,与衬底中的硅结合,在注入的位置形成一层硅的氧化物。若注入的是氮离子,则形成的是硅的氮化物。在后续腐蚀工艺中,由于此处的硅被氧化或者氮化,因此不易被腐蚀硅的化学溶液或者气体所腐蚀,可以起到腐蚀停止层的作用。
与步骤S12类似,由于采用注入工艺,因此第二单晶硅层150与第一键合衬底130的晶向也是绝对相同的。
附图7所示,参考步骤S15,于第二单晶硅层150远离第一键合衬底130表面形成第二绝缘层160。
本具体实施方式中,所述第二绝缘层160的材料是氧化硅。在其他的具体实施方式中,所述第二绝缘层160的材料也可以是氮化硅或者氮化硅和氧化硅的多层复合薄膜。生长方法可以采用化学气相沉积等本领域的常见方法。
附图8所示,参考步骤S16,以第二绝缘层160远离第一键合衬底130的表面以及第一单晶硅层120远离单晶硅支撑衬底100的表面为键合面,进行键合操作。
所述键合操作可以是亲水也可以是憎水键合。键合在EVG系列的键合机或者其他类似的键合设备上完成直接键合后,放置在炉管中进一步加固。加固气氛可以是为湿氧、干氧、氮气或者氧氮混合气体等,加固温度范围是600℃~1300℃,优选1100℃,加固时间2~5小时,优选3小时。
由于先前的步骤中采用注入工艺制作第一绝缘层110以及第一单晶硅层120,因此不需要对第一半导体层磨边处理,因此在此步骤中进行键合操作中,第一半导体层120的直径并不小于第一键合衬底130的直径,因此避免了键合过程中由于第一单晶硅层120直径变小,而在单晶硅支撑衬底100与第一键合衬底130之间产生缝隙,以至于在键合过程中发生单晶硅支撑衬底100或者第一键合衬底130碎裂的情况。
步骤S16所述的键合操作是本具体实施方式中唯一的一次键合操作。由于第一单晶硅层120与单晶硅支撑衬底100的晶向是相同的,第二单晶硅层150与第一键合衬底130的晶向也是相同的。本次键合中以单晶硅支撑衬底100和第一键合衬底130为基准进行晶向的对准,即可以保证两个单晶硅层与支撑衬底之间晶向的对准,具有较小的晶向对准偏差。
附图9所示,参考步骤S17,移除第一键合衬底130以及剥离层140。
本具体实施方式中,步骤S14形成的剥离层140是硅的氧化物,因此后续移除第一键合衬底130可以采用腐蚀的方法,包括干法腐蚀和湿法腐蚀。首先采用腐蚀硅的工艺对第一键合衬底130进行腐蚀,腐蚀停止于剥离层140,然后采用腐蚀剥离层140的工艺去除剥离层140,从而获得具有第一绝缘层110和第二绝缘层160,以及第一单晶硅层120和第二单晶硅层150的双埋层绝缘体上硅衬底材料。剥离层140是硅的氮化物的情况下也可以采用上述的方法移除第一键合衬底130以所述的双埋层衬底材料。
以上具体实施方式所述之内容,所述第二离子也可以是氢离子、氦离子或者是氢离子与氦离子的混合离子,可以采用一次或者分步注入的方式注入到第一键合衬底130中,于第一键合衬底130中形成的剥离层140为由氢离子或者氦离子聚合而形成的气泡层。在采用上述离子作为第二离子的情况下,步骤S17中移除第一键合衬底130采用退火的方法,气泡层中的氢离子或者氦离子在高温作用下结合形成气泡,将第一键合衬底130剥离。进一步移除剥离层140可以采用抛光的方法,例如化学机械抛光等。
以上具体实施方式仅需要一次抛光工艺,因此降低了由于多次抛光而引起的半导体层总体厚度偏差。
接下来给出本发明所述制备双埋层绝缘体上硅衬底的方法的第二具体实施方式。
附图10所示是本具体实施方式的实施步骤流程图,包括如下步骤:步骤S20,提供单晶硅支撑衬底;步骤S21,将第一离子注入单晶硅支撑衬底中;步骤S22,退火,从而在单晶硅支撑衬底中形成第一绝缘层以及被第一绝缘层从单晶硅支撑衬底中隔离出的第一单晶硅层;步骤S23,提供第一键合衬底与第二键合衬底,所述第一键合衬底与第二键合衬底为单晶硅衬底,且直径均不大于单晶硅支撑衬底;步骤S24,在第一键合衬底的表面形成腐蚀停止层;步骤S25,以腐蚀停止层远离第一键合衬底的表面以及第二键合衬底的抛光表面为键合面,进行键合操作;步骤S26,减薄第一键合衬底,以形成第二单晶硅层;步骤S27,在第二单晶硅层远离第一键合衬底表面形成第二绝缘层;步骤S28,以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面,进行键合操作;步骤S29,移除第一键合衬底。
附图11至附图15所示是本具体实施方式的工艺流程图。
本具体实施方式的步骤S20至S22的工艺流程图与第一具体实施方式相同,此处从略。附图11所示是步骤S22实施完毕之后的工艺示意图,包括衬底200,以及衬底200表面的第一绝缘层210和第一单晶硅层220。
附图12所示,参考步骤S23,提供第一键合衬底231与第二键合衬底232,所述第一键合衬底231与第二键合衬底232为单晶硅衬底。
附图13所示,参考步骤S24,在第一键合衬底231的表面形成腐蚀停止层240。
所述腐蚀停止层240的材料为氧化硅、氮化硅或者氮氧化硅,采用化学气相沉积或者其他常见工艺形成。
在其他的具体实施方式中,所述腐蚀停止层240也可以形成于第二键合衬底232的表面,也可以在第一键合衬底231与第二键合衬底232的表面均形成腐蚀停止层。
附图14所示,参考步骤S25,以腐蚀停止层240远离第一键合衬底231的表面以及第二键合衬底232的抛光表面为键合面,进行键合操作。
在第二键合衬底232是单面抛光单晶硅衬底的情况下,选择抛光面为键合面,若第二键合衬底232是双面抛光衬底,则可以选择任一一个表面作为键合表面。
在其他的具体实施方式中,如果所述腐蚀停止层240也可以形成于第二键合衬底232的表面,则应选择腐蚀停止层240远离第二键合衬底232的表面以及第一键合衬底231的抛光表面为键合面,进行键合操作;如果在第一键合衬底231与第二键合衬底232的表面均形成腐蚀停止层,则以两个腐蚀停止层远离键合衬底表面作为键合面,将两个衬底键合在一起。
附图15所示,参考步骤S26,减薄第二键合衬底232,以形成第二单晶硅层250。
由于第二键合衬底232将在后续的工艺中用于形成第二单晶硅衬底,而第二键合衬底232的厚度通常在几百个微米左右,而实际应用中通常不需要如此厚的第二单晶硅层,因此需要采用减薄工艺对第二键合衬底232进行减薄。减薄可以采用腐蚀、离子减薄、抛光或者腐蚀结合化学机械抛光等常见工艺进行,将第二键合衬底232减薄到所需的厚度。减薄后的第二键合衬底232可以被视作第二单晶硅层250。
附图15所示的结构与第一具体实施方式中步骤S14实施完毕之后形成的附图6所示结构类似,后续步骤S27至S29与第一具体实施方式S15至S17中利用附图6所示结构转移第二单晶硅层的步骤类似,实施完毕后,第一键合衬底231与腐蚀停止层240被除去,形成所需的具有双埋层和双单晶硅层的绝缘体上的硅衬底。
上述实施方式所述的工艺仅进行了两次抛光和两次键合,且两次抛光都是针对第二单晶硅层的,因此具有较低的晶向偏差和总体厚度偏差。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种制备双埋层绝缘体上硅衬底的方法,其特征在于,包括如下步骤:
提供单晶硅支撑衬底;
将第一离子注入单晶硅支撑衬底中,所述第一离子选自于氧离子和氮离子中的一种或两种;
退火,从而在单晶硅支撑衬底中形成第一绝缘层以及被第一绝缘层从单晶硅支撑衬底中隔离出的第一单晶硅层;
提供第一键合衬底,所述第一键合衬底的材料为单晶硅,且直径不大于单晶硅支撑衬底;
在第一键合衬底的表面形成第二单晶硅层;
在第二单晶硅层远离第一键合衬底表面形成第二绝缘层;
以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面,进行键合操作;
移除第一键合衬底。
2.根据权利要求1所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述单晶硅支撑衬底以及第一键合衬底具有不同的晶向。
3.根据权利要求1或2所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述在第一键合衬底的表面形成第二单晶硅层的步骤进一步包括:
将第二离子注入第一键合衬底中,从而在第一键合衬底中形成剥离层以及被剥离层从第一键合衬底中隔离出的第二单晶硅层。
4.根据权利要求3所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述第二离子选自于氧离子和氮离子中的一种或两种。
5.根据权利要求4所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述移除第一键合衬底采用干法腐蚀或者湿法腐蚀的方法,并进一步移除剥离层。
6.根据权利要求3所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述第二离子选自与氢离子和氦离子中的一种或两种。
7.根据权利要求6所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述移除第一键合衬底采用退火的方法,并进一步移除剥离层。
8.根据权利要求1或2所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述在第一键合衬底的表面形成第二单晶硅层的步骤进一步包括:
提供第二键合衬底,所述第二键合衬底为单晶硅衬底;
在第一键合衬底的表面形成腐蚀停止层;
以腐蚀停止层远离第一键合衬底的表面以及第二键合衬底的抛光表面为键合面,进行键合操作;
减薄第二键合衬底,以形成第二单晶硅层。
9.根据权利要求8所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述腐蚀停止层的材料为氧化硅、氮化硅或者氮氧化硅。
10.根据权利要求9所述的制备双埋层绝缘体上硅衬底的方法,其特征在于,所述移除第一键合衬底的步骤中,采用干法腐蚀或者湿法腐蚀的方法移除第一键合衬底,并进一步移除腐蚀停止层。
CN2009100535034A 2009-06-19 2009-06-19 制备双埋层绝缘体上硅衬底的方法 Active CN101604657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100535034A CN101604657B (zh) 2009-06-19 2009-06-19 制备双埋层绝缘体上硅衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100535034A CN101604657B (zh) 2009-06-19 2009-06-19 制备双埋层绝缘体上硅衬底的方法

Publications (2)

Publication Number Publication Date
CN101604657A CN101604657A (zh) 2009-12-16
CN101604657B true CN101604657B (zh) 2011-02-09

Family

ID=41470321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100535034A Active CN101604657B (zh) 2009-06-19 2009-06-19 制备双埋层绝缘体上硅衬底的方法

Country Status (1)

Country Link
CN (1) CN101604657B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665599B2 (ja) * 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
CN102956724A (zh) * 2012-11-27 2013-03-06 宁波贝达新能源科技有限公司 单晶硅太阳能电池
CN108346686B (zh) * 2017-01-25 2021-07-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN110137341B (zh) * 2018-02-02 2020-10-20 中国科学院上海微系统与信息技术研究所 单晶压电薄膜异质衬底的制备方法
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN111799366B (zh) * 2020-06-29 2021-09-21 中国科学院上海微系统与信息技术研究所 一种异质衬底薄膜的制备方法
CN112736167B (zh) * 2020-12-29 2022-02-01 济南晶正电子科技有限公司 一种复合衬底、复合薄膜及其制备方法,及射频滤波器
CN113053919B (zh) * 2021-03-11 2024-01-26 厦门市敬微精密科技有限公司 一种多层绝缘体上硅晶圆及其制造方法
CN113421849B (zh) * 2021-06-09 2023-01-03 中环领先半导体材料有限公司 一种带绝缘埋层的硅衬底的制备工艺
CN116053192B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种半导体材料、制备方法和半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385906A (zh) * 2002-05-24 2002-12-18 中国科学院上海微系统与信息技术研究所 一种广义的绝缘体上半导体薄膜材料及制备方法
CN1564323A (zh) * 2004-03-26 2005-01-12 中国科学院上海微系统与信息技术研究所 双埋层结构的绝缘体上的硅材料、制备及用途

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385906A (zh) * 2002-05-24 2002-12-18 中国科学院上海微系统与信息技术研究所 一种广义的绝缘体上半导体薄膜材料及制备方法
CN1564323A (zh) * 2004-03-26 2005-01-12 中国科学院上海微系统与信息技术研究所 双埋层结构的绝缘体上的硅材料、制备及用途

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平10-12850A 1998.01.16
魏星等.薄膜厚埋层SOI材料的新制备技术.《半导体学报》.2008,第29卷(第7期),1350-1353. *

Also Published As

Publication number Publication date
CN101604657A (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
CN101604657B (zh) 制备双埋层绝缘体上硅衬底的方法
CN1327505C (zh) 制造含有粘接到目标基片上的薄层的叠置结构的方法
TWI428956B (zh) 基板硬化方法以及用於層轉換過程所產生之裝置
CN100358124C (zh) 用于同时得到一对由有用层覆盖的衬底的方法
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
KR100796831B1 (ko) 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법
WO2003049189A1 (fr) Plaquette collee et procede permettant de produire cette plaquette collee
US20070087526A1 (en) Method of recycling an epitaxied donor wafer
WO2007094233A1 (ja) Soi基板およびsoi基板の製造方法
JP2006148066A (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
JP5681975B2 (ja) 半導体薄膜のスタックを製造する方法
JP2010522425A (ja) パターニングされた薄いsoi
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
CN103400797A (zh) 带有空腔的半导体衬底的制备方法
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
CN110246757A (zh) 一种基于cmos电路衬底的单晶薄膜的制备方法
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
US20080268621A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
US20110193201A1 (en) Method to fabricate and treat a structure of semiconductor-on-insulator type, enabling displacement of dislocations, and corresponding structure
US8013417B2 (en) Low cost substrates and method of forming such substrates
KR20080025310A (ko) 접합 웨이퍼의 제조 방법
JP2021518323A (ja) Lno材料の単結晶層を生成するための方法、及びlno材料の単結晶層をエピタキシャル成長させるための基板
JP2021518321A (ja) Pzt材料の結晶層を製造するための方法、及びpzt材料の結晶層をエピタキシャル成長させるための基板
KR20090114147A (ko) 반도체 소자의 제조방법
KR20080020389A (ko) Soi 웨이퍼 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant