CN101604175B - 高阶温度补偿带隙基准电路 - Google Patents

Abstract

本发明公布了一种高阶温度补偿带隙基准电路，包括带隙基准主电路、反馈控制回路和输出电路，其中带隙基准主电路由六个PMOS管、二个NMOS管、三个电阻和两个PNP三极管构成，反馈控制回路由两个PMOS管、二个NMOS管和两个PNP三极管构成，输出电路由两个PMOS管和四个电阻组成。本发明电路具有较低的温度系数、较高的电源抑制比同时具有较高的工艺稳定性。

Description

高阶温度补偿带隙基准电路

技术领域

发明涉及一种高阶温度补偿带隙基准电路，属于电源技术领域，具体涉及一种基于电路工作状态点控制的高阶温度补偿带隙基准电路。

背景技术

随着电路系统结构的进一步复杂化，对模拟电路的基本模块要求越来越高，如A/D、D/A、锁相环、滤波器电路提出了更高速度、更高精度的要求。在这些模块电路中一般都需要一电压或电流基准电路，能为系统提供不随温度和电源变化的电压或电流源。带隙基准因具有低温度系数、高电源抑制比以及与传统CMOS工艺相兼容等优点而获得了广泛的应用和研究。

现有的电压模带隙基准基于两个三极管基极与发射极电压的差ΔV_BE正温度系数(PTAT)电压与三极管基极与发射极电压两端电压V_BE负温度系数(IPTAT)线性补偿的原理，一阶线性补偿后仍残留一定的温度系数，典型的温度系数为7ppm/℃以上，电源抑制比(PSRR)在33dB左右。随着精度要求的不断提高，一阶补偿的温度系数指标难以满足高性能模拟电路的要求。高阶温度补偿能实现较低的温度系数，高阶温度补偿一般是利用多路补偿电流叠加以实现低温度系数的基准电路。但高阶补偿电路复杂，芯片占用面积较大。另外在已有的各类高阶补偿结构中，均无法克服工艺漂移对系统性能的严重影响，基准温度系数的最大漂移达到数十倍之巨，其性能和工艺稳定性甚至还不如相应的一阶线性补偿基准，严重限制了高阶补偿技术的应用由于上述因素的影响，所以在实际使用中尤其在低成本芯片中较少使用。

发明内容

本发明所要解决的技术问题是针对一种基于负反馈偏置控制的带隙基准电路，通过基于MOS管宽长比W/L失配控制的参数设计，提出了一种基于电路工作状态点控制的温度系数补偿方法，实现了高阶温度补偿特性，在保持较高电源抑制比的基础上进一步提高了电路工艺实现的健壮性。以上结构对电压模和电流模带隙基准均能适用，满足了更广范围下对高性能基准的应用需要。

本发明为实现上述目的，采用如下技术方案：

本发明高阶温度补偿带隙基准电路，其特征在于包括带隙基准主电路、反馈控制回路和输出电路，其中带隙基准主电路由六个PMOS管、两个NMOS管、三个电阻和两个PNP三极管构成，反馈控制回路由两个PMOS管、两个NMOS管和两个PNP三极管构成，输出电路由两个PMOS管和四个电阻组成；

带隙基准主电路：第一PMOS管和第三PMOS管的源极分别接电源，第一PMOS管的栅极分别接第三PMOS管的栅极、第二PMOS管的漏极和第一NMOS管的漏极，第一PMOS管的漏极接第零PMOS管的源极，第三PMOS管的漏极接第二PMOS管的源极，第零PMOS管的漏极接第零NMOS管的漏极，第零PMOS管的栅极接第二PMOS管的栅极，第零NMOS管的栅极接第一NMOS管的栅极，第零NMOS管的源极分别接第一电阻和第七电阻的一端，第一NMOS管的源极分别接第一PNP三极管的发射极和第六电阻的一端，第一电阻的另一端接第零PNP三极管的发射极，第七电阻的另一端分别与第零PNP三极管的集电极和基极、第一PNP三极管的集电极和基极、第六电阻的另一端连接接地；

反馈控制回路：第六PMOS管和第七PMOS管的源极分别接电源，第六PMOS管的栅极分别接第零PMOS管的栅极、第二NMOS管的漏极和第六PMOS管的漏极，第七PMOS管的栅极接第零PMOS管(PM0)的漏极，第七PMOS管的漏极分别接第三NMOS管的漏极和栅极、第一NMOS管的栅极和第二NMOS管的栅极，第三NMOS管的源极接第三PNP管的发射极，第二NMOS管的源极接第二PNP管的发射极，第三PNP管的集电极分别与第三PNP管的基极、第二PNP管的基极和集电极连接接地；

输出电路：第五PMOS管的源极接电源，第五PMOS管的漏极接第四PMOS管的源极，第五PMOS管的栅极接第一PMOS管的栅极，第四PMOS管的漏极依次串接第二电阻、第三电阻、第四电阻、第五电阻后接地，第四PMOS管的栅极接第零PMOS管的栅极。

本发明电路具有较低的温度系数、较高的电源抑制比同时具有较高的工艺稳定性。基于0.5μm标准CMOS工艺的仿真结果表明，在-55℃～125℃温度范围内基准电压温度系数为1.24ppm/℃，并具有非常好的工艺稳定性。同时在PSRR和温度系数之间存在一定得折衷关系。在低频范围内电源抑制比可达46.3dB以上。

附图说明

图1本发明所述的高阶温度补偿电路结构图；

图2本发明中温度补偿的简化模型图；

图3图1所示基准电路的输出电压的温度特性图；

图4图1所示基准电路的输出电压的PSRR特性图；

图5图1所示基准电路的输出电压工艺稳定性的特性图。

具体实施方式

下面结合附图对发明的技术方案进行详细说明：

由图1中，若基准主电路中的电流镜完全匹配，两个支路Q0与Q1中的电流相等，则可以得到：

$V_{\mathrm{REF}}=(\frac{V_{\mathrm{EB}}}{R_{1b}}+\frac{V_T\ln N}{R_0})\·K\·R_{\mathrm{REF}}=(V_{\mathrm{EB}}+\frac{R_{1b}}{R_0}{V}_T\ln N)\·K\·\frac{R_{\mathrm{REF}}}{R_{1b}}---\left(1\right)$

式中N为Q0与Q1面积之比，V_T为热电压。K为输出电路中的电流镜传输系统。R_REF为基准输出转换电阻，即R_REF＝R₃+R₄+R₅。若考虑V_EB的非线性温度特性以及实际应用中两个支路电流的失配则上式应进行修正。

根据V_EB的非线性温度特性：

$V_{\mathrm{EB}}\left(T\right)=V_{G0}\left(T\right)-(V_{G0}-V_{\mathrm{EB}0})\frac{T}{T_0}-V_T(\mathrm{\γ}-\mathrm{\α})\ln \frac{T}{T_0}---\left(2\right)$

式中V_G0为0K下硅材料的带隙电压，典型值为1.205V，常温T₀＝300K，γ、α分别为与三极管基区空穴迁移率和集电极电流指数温度系数相关的系数。带隙电压V_G(T)的非线性温度系数可表示为：

$V_G\left(T\right)\≈V_{G0}+\frac{\∂V_G}{\∂T}\·T+\frac{1}{2}\·\frac{{\∂}^2{V}_G}{{\∂T}^2}\·T^2---\left(3\right)$

式中 $T_{C1}\left(V_G\right)=\∂V_G/\∂T,$ $T_{C2}\left(V_G\right)={\∂}^2{V}_G/{\∂T}^2$ 分别为V_G(T)的一阶与二阶温度系数，以上温度系数经计算均小于0的负温度系数。考虑到实际电路中Q₀与Q₁支路的电流失配，输出PTAT电压修正为：

V_PTAT＝mV_Tln(N·κ)    (4)

式中m为电阻比与输出电流镜传输系数决定的比例常数，常温下热电压V_T＝kT/q＝26mV，其中k为玻尔兹曼常数、T为绝对温度、q为空间电荷量。κ＝I_C1/I_C0。当支路电流I_C0(T)相对I_C1(T)存在微小的失配ΔI(T)时，即I_C0(T)/I_C1(T)＝1-ΔI(T)/I_C1(T)。考虑到电阻的温度特性有：

R(T)＝R₀[1+T_C1(T-T₀)+T_C2(T-T₀)]    (5)

式中TC₁、TC₂分别表示电阻的一阶和二阶温度系数，T为绝对温度，T₀为参考温度，通常对应于一阶基准的零温度系数温度点。TC1和TC2分别在常温和高温范围内起作用。

根据x→0时ln(1-x)≈x的近似关系，则引入的非线性高阶补偿电压V_NL为

$V_{\mathrm{NL}}=\mathrm{\κ}\frac{\mathrm{\ΔI}}{\ln N}{R}_{\mathrm{REF}0}[1+{\mathrm{TC}}_1(T-T_0)+{\mathrm{TC}}_2{(T-T_0)}^2]---\left(6\right)$

由于ΔI和电阻的温度特性都是温度的函数，对(6)式微分可以得到

$\frac{\∂V_{\mathrm{NL}}}{\∂T}=\frac{\mathrm{\κ}}{\ln N}{R}_{\mathrm{ref}0}{\mathrm{TC}}_{\mathrm{\ΔI}}[1+{\mathrm{TC}}_1(\mathrm{\ΔT}+\frac{\mathrm{\ΔI}}{{\mathrm{TC}}_{\mathrm{\ΔI}}})+{\mathrm{TC}}_2\mathrm{\ΔT}(\mathrm{\ΔT}+2\frac{\mathrm{\ΔI}}{{\mathrm{TC}}_{\mathrm{\ΔI}}})]---\left(7\right)$

设 ${\mathrm{TC}}_{\mathrm{\ΔI}}=\∂\mathrm{\ΔI}/\∂T$ 在整个温度区间控制TC_ΔI为正温度系数特性，V_NL提供的一阶、二阶和三阶补偿分别由TC_ΔI、TC₁TC_ΔIΔT_eff1和TC₂TC_ΔIΔTΔT_eff2决定，其中ΔT_eff1＝ΔT+ΔI/TC_ΔI、ΔT_eff1＝ΔT+2ΔI/TC_ΔI，ΔI/TC_ΔI仅对有效温度范围产生影响。同时在高温范围内含有电阻一阶线性温度系数项TC₁TC_ΔIΔT_eff1的作用可以忽略，TC_ΔI和TC₂TC_ΔIΔTΔT_eff2项贡献温度系数占主导地位。在常温及低温范围内TC₁TC_ΔIΔT_eff1为起主要作用。

通过环路控制及PM7和PM3两管W/L关系的设计，可使V_C0＞V_C1，V_A略高于V_B的微小电压失调使I_C0＜I_C1，即ΔI＞0，则在整个温度范围内ΔI/TC_ΔI＞0。当采用多晶高阻时，T_C1＜0而T_C2＞0。中高温范围内ΔT＞0，占主导地位的TC_ΔI和TC₂TC_ΔIΔTΔT_eff2均大于0为正温度特性。因此，基于环路控制在高温范围内产生一个自适应的正温度系数补偿电压。在中低温范围内ΔT＜0，此时占主导地位的TC₁TC_ΔIΔT_eff1呈现负温度系数特性，该负温度系数可以由一阶线性正温度系数补偿量V_TlnN进行补偿。通过V_NL提供的一阶、二阶和三阶项温度系数的相互配合，能够在一个较宽的温度范围内实现极低的温度系数。

如图2所示，在整个温区变化范围内，若控制电位V_C0略大于V_C1，由于PMOS cascode电流镜强制电流相等作用使得NM0，NM1源极电位发生较小的变化从而使得三极管Q0，Q1中电流随着温度变化得到电流微小变化量ΔI(T)＞0，利用该高阶补偿量能够对基准中的残余非线性负温度系数进行有效补偿。由于PMOS电流镜和反馈环路电流都表现为PTAT特性，PM3栅压V_C1将随温度而变化，同时V_C0的温度变化特性与V_C1近似同步，使失配电流项的补偿近似恒定为PTAT性质不变。

值得注意的是，ΔV_BE偏置电路PTAT电流随温度变化的增量与主电路NM0/NM1中PTAT温度变化的增量均由NM2/NM3与NMO/NM1的宽长比决定。由于R_1a、R_1b支路中电流不可能为理想零温度系数，设计中要求Q₁中PTAT电流随温度变化的增量ΔI₁与环路控制支路PTAT变化的增量ΔI_r比值，应等于NM0(NM1)与NM2(NM3)宽长比之比。

因此，基于电路工作点状态的可控设计实现高阶温度系数补偿量的稳定控制，将明显抑制基准的温度系数，实现高阶补偿性能。

V_PTAT中的失调补偿量lnκ应与高阶非线性剩余温度系数量相匹配，非线性失调在整个温区内的非均匀补偿作用，要求一阶补偿的非对称温度特性与之互补匹配，以使基于失配控制的高阶补偿后恢复温度曲线的对称分布，最终得到最低的温度系数。

A.(γ-α)V_Tln(T/T₀)项中，γ＝4-n，n为PN结发射区中载流子迁移率的温度指数系数，与衬底浓度及发射区浓度有关，变化范围为0.8～2，轻掺杂下n值较高。由于α＝1-α_R＝1-T_CRT₀，其中T_CR为电阻的一阶温度系数。对于正温度系数电阻，T_CR＜0电阻指数温度系数α＜0，γ-α＞0；只有T_CR＜0的负温度电阻值才能有效提高α数值。对于负温度系数电阻，由于γ_min≈2，只有在α_R＜-1时，才有可能实现γ-α＜0，当γ提高或α_R负温度系数不足时，只能出现γ-α＞0的状态。因此，采用负温度系数较高的多晶电阻以减小γ-α值，能在一定程度上降低一阶补偿电压基准中残余的非线性温度系数。由于无法通过γ-α＝0的控制方式彻底消除以上非线性温度系数，只有利用失配的高阶补偿控制。

B.对于带隙电压V_G的的非线性负温度系数来说，一阶和二阶负温度系数为：

$T_{C1}\left(V_G\right)=-\mathrm{\λ}\frac{T}{T_a}\frac{2+T/T_a}{1+T/T_a}---\left(7\right)$

$T_{C2}\left(V_G\right)=-\frac{2\mathrm{\λ}}{T_a(1+T/T_a)}---\left(8\right)$

式中λ＝0.473mV/K，参考温度T_a＝638K。T_C1(V_G)近似具有常系数性质，可参与一阶线性补偿；而T_C2(V_G)的数值则随温度增加而下降，成为高阶非线性补偿的对象。

A中非线性温度项在高低温区下的温度系数极性不同，低温区为正温度系数，进入高温区域则转变为负温度系数。非对称一阶补偿适当增加负温度系数量，可进一步补偿A中非线性项在低温区内的正温度系数，使低温区温度系数降低；而在高温区内A中的非线性负温度系数与V_G(T)的负温度系数均可利用非线性失配电流的正温度系数进行补偿，降低高温区温度系数，最终实现在全温区范围内基准温度系数的高阶补偿特性。

对于电流镜的失配，通常条件下失配对高精度基准产生的不良影响，但在电流镜失配数值与极性精确可控的条件下，工作点失配产生的非线性电流量可成为实现高阶补偿控制的有效方法。根据Pelgrom简化模型，在MOS管面积不变的条件下，通过增加MOS管的有效面积可有效控制失配大小；此外，将电流镜中的一个MOS管分裂为若干相同子单元的并联实现方式，同样有助于控制电流镜的自身失配水平。在由电流方程推导出的电流镜偏差公式中，电流相同时W和L的选取应优化其过驱动电压，以此提高电流镜的电流匹配精度。电路参数的优化选取可既然以控制匹配精度，同样也能控制失配的精度。

图3为图1所示电路V_REF＝120mV的输出温度特性曲线，从图中可以得到在-55℃～125℃温度范围内基准电压温度系数为1.24ppm/℃。

图4为图1所示电路的PSRR特性曲线，该带隙基准的最小工作电压为2.1V，在电源电压线性变化范围内的基准变化量仅为0.2mV，其PSRR绝对值为46.3dB。

由于采用内部负反馈及基于电路内部工作状态点的控制，本发明提出的电路本质为以一阶补偿结构性质以获得高阶补偿的效果，因此工艺健壮性相对于其它类型的高阶补偿结构得到明显的提高。在给定的-55℃～125℃全温区范围内，对TT、SS、SF、FS、FF五种典型工艺角下的基准温度特性进行的仿真验证，其温度系数分别为1.24、8.61、8.48、5.07和12.6ppm/℃，最大工艺漂移下的温度系数变化可控制在10倍以内。图5给出了TT条件下的基准温度系数随不同工艺角的变化关系，当TT典型工艺下的温度系数数在3.7～6.5ppm/℃范围内时，各个工艺角的温度系数最为稳定，最大工艺角偏差可控制在55％以下。

Claims (1)

1.一种高阶温度补偿带隙基准电路，其特征在于包括带隙基准主电路、反馈控制回路和输出电路，其中带隙基准主电路由四个PMOS管、二个NMOS管、三个电阻和两个PNP三极管构成，反馈控制回路由两个PMOS管、二个NMOS管和两个PNP三极管构成，输出电路由两个PMOS管和四个电阻组成；

带隙基准主电路：第一PMOS管(PM1)和第三PMOS管(PM3)的源极分别接电源(VDD)，第一PMOS管(PM1)的栅极分别接第三PMOS管(PM3)的栅极、第二PMOS管(PM2)的漏极和第一NMOS管(NM1)的漏极，第一PMOS管(PM1)的漏极接第零PMOS管(PM0)的源极，第三PMOS管(PM3)的漏极接第二PMOS管(PM2)的源极，第零PMOS管(PM0)的漏极接第零NMOS管(NM0)的漏极，第零PMOS管(PM0)的栅极接第二PMOS管(PM2)的栅极，第零NMOS管(NM0)的栅极接第一NMOS管(NM1)的栅极，第零NMOS管(NM0)的源极分别接第一电阻(R0)和第七电阻(R1b)的一端，第一NMOS管(NM1)的源极分别接第一PNP三极管(Q1)的发射极和第六电阻(R1a)的一端，第一电阻(R0)的另一端接第零PNP三极管(Q0)的发射极，第七电阻(R1b)的另一端分别与第零PNP三极管(Q0)的集电极和基极、第一PNP三极管(Q1)的集电极和基极、第六电阻(R1a)的另一端连接接地；

反馈控制回路：第六PMOS管(PM6)和第七PMOS管(PM7)的源极分别接电源(VDD)，第六PMOS管(PM6)的栅极分别接第零PMOS管(PM0)的栅极、第二NMOS管(NM2)的漏极和第六PMOS管(PM6)的漏极，第七PMOS管(PM7)的栅极接第零PMOS管(PM0)的漏极，第七PMOS管(PM7)的漏极分别接第三NMOS管(NM3)的漏极和栅极、第一NMOS管(NM1)的栅极和第二NMOS管(NM2)的栅极，第三NMOS管(NM3)的源极接第三PNP管(Q3)的发射极，第二NMOS管(NM2)的源极接第二PNP管(Q2)的发射极，第三PNP管(Q3)的集电极分别与第三PNP管(Q3)的基极、第二PNP管(Q2)的基极和集电极连接接地；

输出电路：第五PMOS管(PM5)的源极接电源(VDD)，第五PMOS管(PM5)的漏极接第四PMOS管(PM4)的源极，第五PMOS管(PM5)的栅极接第一PMOS管(PM1)的栅极，第四PMOS管(PM4)的漏极依次串接第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)后接地，第四PMOS管(PM4)的栅极接第零PMOS管(PM0)的栅极。

Images