CN101599517A - 具静电保护的发光二极管封装结构及其制作方法 - Google Patents

具静电保护的发光二极管封装结构及其制作方法 Download PDF

Info

Publication number
CN101599517A
CN101599517A CN 200810085907 CN200810085907A CN101599517A CN 101599517 A CN101599517 A CN 101599517A CN 200810085907 CN200810085907 CN 200810085907 CN 200810085907 A CN200810085907 A CN 200810085907A CN 101599517 A CN101599517 A CN 101599517A
Authority
CN
China
Prior art keywords
light
groove
emitting diode
electrostatic protection
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200810085907
Other languages
English (en)
Other versions
CN101599517B (zh
Inventor
石志聪
许镇鹏
杜冠洁
胡鸿烈
陈炳儒
黄世才
蔡欣芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN 200810085907 priority Critical patent/CN101599517B/zh
Publication of CN101599517A publication Critical patent/CN101599517A/zh
Application granted granted Critical
Publication of CN101599517B publication Critical patent/CN101599517B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种具静电保护的发光二极管封装结构及其制作方法，其利用一特殊的复合基板来制备一内埋二极管与发光二极管，利用复合基板中的绝缘层来隔绝阵列式结构中的个别的内埋二极管，以使发光二极管装置具有静电保护的功能。本发明还公开了一种发光二极管静电保护系统。

Description

具静电保护的发光二极管封装结构及其制作方法
技术领域
本发明是有关于一种发光二极管封装结构，特别是一种具静电保护的发光二极管封装结构及其制作方法。
背景技术
由元素化合物半导体材料所构成的发光二极管是一种宽能隙(widebandgap)的发光元件，其可发出的光线几乎涵盖所有波段，而且又由于发光二极管的发光效率不断提升，使得发光二极管在某些领域中已逐渐取代日光灯与白热灯泡，例如液晶显示器的背光源或一般的照明装置等。此外，发光二极管不仅具有发光效率佳的优点，更能同时具备体积小、耗电低、以及寿命长等优点，因此目前已广泛地使用于家电、计算机及其周边产品、或者通讯产品上。
值得注意的是，虽然发光二极管具有上述众多优点，但是发光二极管常因异常电压或静电放电(electro-static discharge；ESD)而损坏。因此，美国专利号US 6,642,072 B2、或US 6,333,522 B1等，是将一积纳二极管设置于一发光二极管上，并以并联方式设置。如此一来，在正常操作电压下，发光二极管是顺偏压，使得其能正常运作。然而，当有异常电压或静电压产生时，此过高的电压便可经由在崩溃区工作的积纳二极管而放电，如此，则不会损害发光二极管，以达到保护发光二极管的功能。
发明内容
本发明提供一种具静电保护的发光二极管封装结构的制作方法，包含下列步骤：首先，提供一包含一第一硅基板、一绝缘层以及一第二硅基板的复合基板，接着，于第一硅基板中形成一内埋二极管。随后，于第一硅基板中形成一凹槽以切割出二个独立半导体区。在第二硅基板与绝缘层中形成至少一隔绝槽，且凹槽与隔绝槽相对设置，该绝缘层是用以分隔出正负电极的接触面。接着，在正电极接触面与负电极接触面上分别形成至少一个作为电极的导线，以分别定义出复合基板的正电极与负电极，其中该合基板电性连接内埋二极管，且内埋二极管的电极方向与复合基板电极方向相反。最后，于凹槽内设置至少一发光二极管，且发光二极管的正电极与负电极分别电性连接至复合基板的正电极与负电极。
本发明更提供一种具静电保护的发光二极管封装结构结构，包含一复合基板、一第一电极、多个第二电极、一发光二极管以及一内埋电子元件。其中复合基板包含第一半导体区、第二半导体区、及一介于第一半导体区与第二半导体区之间的凹槽。第一电极设置于第一半导体区与凹槽间，该等第二电极分别设置于第一半导体区以及第二半导体区与凹槽间，第一电极与等第二电极为电性绝缘，而该等第二电极间相互电性连接。发光二极管设置于凹槽内并具有二电极端点，二电极端点与第一电极与该等第二电极之一分别电性连接。而内埋电子元件是内埋于第一半导体区并具有二电极端点，内埋二极管的该二电极端点分别与第一电极与另一第二电极电性连接。其中，内埋电子元件包含一内埋二极管，内埋二极管相对于第一电极与该等第二电极的顺向偏压方向相反于发光二极管相对于第一电极与该等第二电极的顺向偏压方向。
本发明更提供一种发光二极管静电保护系统，包含一复合基板与一发光二极管。其中复合基板依序包含一第一硅基板、一绝缘层以及一第二硅基板，复合基板具有一凹槽与一隔绝槽，且凹槽与隔绝槽对应设置，用以定义出复合基板的一正电极接触面与一负电极接触面。复合基板更包含一静电防护电路，此静电防护电路内埋于第一硅基板与第二硅基板其中之一。发光二极管设置于凹槽内且发光二极管具有二电极端点，此二电极端点电性连接正电极接触面与负电极接触面，且发光二极管电性连接静电防护电路，其中，静电防护电路的电极方向与该发光二极管电极的电极方向相反。
附图说明
图1A至图1H为本发明第一实施例的具静电保护功能的发光二极管装置的制作方法各步骤流程示意图；
图2为本发明的第一实施例中图1G的上视图；
图3为本发明的具静电保护的发光二极管封装结构的等效电路；
图4A-4E为本发明的发光二极管封装结构的等效电路图；
图5-6为本发明第一实施例的具静电保护功能的发光二极管装置的不同结构态样的剖面示意图；
图7-9为本发明第二实施例的具静电保护功能的发光二极管装置的剖面结构示意图；
图10-11为本发明第三实施例的具静电保护功能的发光二极管装置的剖面结构示意图。
图12-14为本发明第四实施例的具静电保护功能的发光二极管装置的剖面结构示意图；
图15-16为本发明第五实施例的具静电保护功能的发光二极管装置的剖面结构示意图；
图17为本发明第六实施例的具静电保护功能的发光二极管装置的剖面结构示意图；
图18A-18C为本发明的第七实施例的具静电保护功能的发光二极管装置的制作方法各步骤流程示意图；
图19为本发明第八实施例的具静电保护功能的发光二极管装置的制作方法各步骤流程示意图；
图20为本发明第九实施例的具静电保护功能的发光二极管装置的结构示意图；以及
图21为本发明第十实施例的具静电保护功能的发光二极管装置的结构示意图。
【主要元件符号说明】
102、602、802  第一硅基板
102a、202a、502a  第一半导体区
102b、202b、502b  第二半导体区
104、604  绝缘层
106、606、806  第二硅基板
108、308、608  复合基板
110a  第一光阻层
110b  第二光阻层
110c  图案化光阻层
113  PN接合界面
114、214、314  N型半导体区
115、215  内埋二极管
116、316、416、516、616  凹槽
118、418、518  隔绝槽
120a、220a、320a、520a  第一电极
120b、220b、320b、520b  第二电极
120c、220c、320c  第三电极
120d、220d、320d  第四电极
122、322、522、622、722、822  发光二极管
130  封装胶体
217、317  P型半导体区
215、815  内埋二极管
522  覆晶发光二极管
610  沟槽
612  氧化层
h1  第一深度
h2  第二深度
R  电阻
具体实施方式
请参阅图1A至图1G，为本发明第一实施例具静电保护功能的发光二极管封装结构的制作方法各步骤流程示意图。首先，如图1A所示，提供一复合基板108，此复合基板108由第一硅基板102、绝缘层104以及一第二硅基板106所组成。其中，第一硅基板102可以为一P型半导体硅基板或者为一N型半导体硅基板，且第一硅基板102的厚度为0.1微米至500微米。前述第一硅基板102的厚度可依需求弹性调整所需的厚度，例如厚度可以为0.1微米至0.3微米，或者是为400微米至500微米。
随后，于第一硅基板102与第二硅基板106上分别形成一第一光阻层110a与第二光阻层110b。接着，如图1B所示，对第一光阻层110a进行一微影工艺，以形成一第一图案化光阻层，随后，以第一图案化光阻层为罩幕，掺杂一相异第一硅基板102的半导体型于第一硅基板102中，以于第一硅基板102中形成一内埋二极管。举例来说，当第一硅基板102例如为一P型半导体硅基板时，此时，对未被第一图案化光阻层覆盖的第一硅基板102，进行一离子植入工艺，以在第一硅基板102中形成一N型半导体区114，反之亦然。如此一来，则于第一硅基板102中形成一具有PN接合接口113的内埋二极管115，如图1C所示。其中，内埋二极管115可以例如为一积纳二极管(Zener diode)、一萧基(Schottky diode)、或者是由三、五族元素所组成的二极管。再者，内埋二极管115更可以具有多个PN接合面，例如为PNP二极管、或NPN二极管。其次，下述的实施例说明皆以第一硅基板102为一P型半导体硅基板来加以说明，但熟悉此项技术的人当可依本发明的精神做些许的变更，并不仅限于此例。
如图1D所示，在第一硅基板102中上形成一图案化光阻层110c，以暴露出后续所需的蚀刻区域。如图1E所示，对第一硅基板102进行蚀刻工艺，以蚀刻出一具倾斜面的凹槽116。其中，上述凹槽116相邻内埋二极管115，且将第一硅基板102分隔出二个半导体区102a、102b。同时，对第二光阻层110b进行一微影工艺，以形成一第二图案化光阻层(未绘示)，随后，再以此第二图案化光阻层为罩幕，蚀刻该暴露出的第二硅基板106，以于第二硅基板106与绝缘层104中形成至少一隔绝槽118。其中，隔绝槽118与凹槽116相对设置，以分隔出复合基板108的一正电极接触面与至少一负电极接触面。如图1E所示，隔绝槽118与凹槽116交错设置。实务上，亦可依需求对第一硅基板102进行一干蚀刻工艺，以蚀刻出具有倾斜面的凹槽116，或者是蚀刻出具有垂直面(未绘示)的凹槽。
如图1F所示，分别于正电极接触面与负电极接触面上形成多个作为电极120a～120d的导线，以分别定义出复合基板108的正电极与负电极。其中，复合基板108电性连接内埋二极管115，且内埋二极管115的电极方向与复合基板108电极方向相反。
如图1G所示，在凹槽116内设置至少一发光二极管122，其中发光二极管122的正电极与负电极分别电性连接至复合基板108的正电极与负电极。更进一步，可在凹槽116内填入一封装胶体130(如图1H)，以覆盖该发光二极管122。此外，更可依需求于凹槽116的内表面上涂布一反光层(未绘示)，以反射发光二极管122所产生的光线。
其中，前述的封装胶体130可以为环氧树脂(epoxy resin)、硅胶(silicon gel)、聚合物(polymer)或其任意组合之一。其次，上述的封装胶体更可以混合有荧光粉或其它染剂。再者，此封装胶体亦可依需求制备成透镜的型式，用以改变发光二极管122所发出光线的方向，如图1H所示，封装胶体130制备成单一个凸透镜的型式，不仅能改变发光二极管122所发出光线的方向，更能同时提高整体的亮度。
请参阅图2，为本发明第一实施例中图1G的上视图，换句话说，图1G为图2中AA线段的剖面结构示意图。请同时参阅图1G与图2，复合基板108包含一第一半导体区102a、一第二半导体区102b、及一介于第一半导体区102a与第二半导体区102b之间的凹槽116，以藉由凹槽116来电绝缘隔开第一半导体区102a与第二半导体区102b。第一电极120a设置于该第一半导体区102a与凹槽116上，而第二电极120b设置于第二半导体区102b与凹槽116上，第一电极120a与第二电极120b为电性绝缘。而发光二极管122设置于凹槽116内并具有二电极端点，亦即正电极端点与负电极端点(图中未显示)，此二电极端点分别与第一电极120a与第二电极102b电性连接。
请继续参阅图1G，复合基板108相对于第一半导体区102a与第二半导体区102b的另一侧具有至少一隔绝槽118。其中，隔绝槽118自第二硅基板106的下表面贯穿至绝缘层104的上表面，且隔绝槽118与凹槽116交错设置，以形成多个电极接触面。第三电极120c与第四电极120d分别设置于该等隔绝槽118上。于此实施例中，第三电极120c与第四电极120d设置于此复合基板108的下表面上，用以与一电路板(未绘示)电性连接。内埋二极管115内埋于第一半导体区102a中，且内埋二极管115具有二电极端点，亦即N电极端点与P电极端点，内埋二极管115的N电极端点与P电极端点是分别与第一电极120a与第三电极120c电性连接，且内埋二极管115相对该第一电极120a与第二电极120b的顺向偏压方向相反于该发光二极管相对于第一电极120a与第二电极120b的顺向偏压方向。
换言之，请同时参照图3，为本发明提出的具静电保护的发光二极管封装结构的实施例的等效电路，内埋二极管115与发光二极管122并联设置，发光二极管122的正电极与负电极分别与第一电极120a与第二电极120b电性连接，而内埋二极管115则以其N电极端点与P电极端点，分别与第一电极120a与第三电极120c电性连接。因此，当一顺向偏压施加于发光二极管装置的两端V+与V-(或接地端)时，例如第一电极120a电性连接V+，第三电极120c电性连接V-，且第四电极120d电性连接V-，发光二极管122为顺偏压(forwardbias)而能正常运作。此时，内埋二极管115则为逆偏压(reverse bias)，又由于内埋二极管115未达其击穿电压，所以内埋二极管115并不导通。然而，一旦有异常的高压静电产生时，例如为1000伏特，则过高的电压则可经由内埋二极管115的N电极端点与P电极端点进行放电，而且不经过发光二极管122，如此，发光二极管122则不会被异常电压或高偏压的静电放电而损坏。
再者，亦可以依需求于内埋电子元件中设置一电阻R，且电阻R与内埋二极管呈串联配置，用以大幅降低ESD动作时所产生的大电流，此等效电路图如图4A所示。其中，电阻R是在形成一内埋二极管的步骤时形成，其藉由调整掺杂半导体型的浓度来形成所需的电阻值大小。
此外，亦可以依需求设置两个内埋二极管，如图4B所示，为两个双向内埋二极管115，且亦可同时于具有两个双向内埋二极管115的系统中设置一电阻R，或者，更能进一步设置一电阻R，且电阻R与双向内埋二极管呈串联配置，如图4C所示。或者，如图4D所示，两反向设置的内埋二极管115呈串联配置，且可同时于串接一电阻R，如图4E所示。
其次，更可以依不同需求来调整该等电极120a～120d的位置。举例来说，如图5所示，第三电极120c与第四电极120d设置于复合基板108的外表面上，第三电极120c电性连接内埋二极管115的P电极端点，用以作为发光二极管装置的接地端，而第四电极120d电性连接第二半导体区102b，以作为发光二极管装置的接地端。如此，亦能形成如图3的等效电路。
或者，如图6所示，第三电极120c与第四电极120d亦可以分别设置于第一半导体区102a与第二半导体区102b的表面上，以分别作为发光二极管装置的两接地端，进而形成如图3的等效电路。
请参照图7，为本发明第二实施例的具静电保护功能的发光二极管装置的剖面结构示意图。第二实施例与第一实施例的不同处在于，第一半导体区102a中形成一掺杂区域较大的N型半导体区114，以形成内埋二极管115。此外，第三电极120c必需配合内埋二极管115的结构，以电性连接内埋二极管115的P电极端点。或者，可依不同需求来调整该等第一～第四电极120a～120d的位置，如图8-9所示，由于此部分的说明已于第一实施例中详细描述，熟悉此项技术的人当可依本发明的精神来调整该等电极的位置，故不在此多加赘述。其次，当第一硅基板102的厚度较厚时，此时则可形成一厚度较厚的掺杂区，以形成如图8-9所示的内埋二极管215。反之，倘若第一硅基板102的厚度较薄时，则所形成的掺杂区则为厚度较薄的区域。
请参照图10-11，为本发明第三实施例的具静电保护功能的发光二极管装置的剖面结构示意图。第三实施例与第一实施例的不同处在于，第一半导体区202a中进行一浅植入深度的离子植入工艺，以形成浅深度的N型半导体区214以及P型半导体区217，如此，则能于第一半导体区202a上表面处形成一内埋二极管215。此外，第三电极220c必需配合内埋二极管215的结构，以电性连接内埋二极管115的P电极端点。或者，可依不同需求来调整该等第一～第四电极220a～220d的位置，如图11所示，由于此部分的说明已于第一实施例中详细描述，熟悉此项技术的人当可依本发明的精神来调整该等电极的位置，故不在此多加赘述。
请参照图12，为本发明第四实施例的具静电保护功能的发光二极管装置的剖面结构示意图。第四实施例与第一实施例的不同处在于，复合基板308的凹槽316具有双重深度，亦即凹槽316具有第一深度h1与第二深度h2，以便于后续制备发光二极管322的打线工艺，亦即使发光二极管322的二电极端点电性连接第一电极320a与第二电极320b的工艺。其次，可依不同需求来调整该第一～第四电极320a～320d的位置，如图13所示；或者是改变N型半导体区314以及P型半导体区317的植入深度，如图14所示，由于此部分的说明已于前述实施例中详细描述，熟悉此项技术的人员当可依本发明的精神来调整该等电极的位置，故不在此多加赘述。
请参照图15-16，为本发明第五实施例的具静电保护功能的发光二极管装置的剖面结构示意图。第五实施例与第一实施例的不同处在于，隔绝槽418设置于凹槽416的底部中间处。或者，亦可依不同结构的发光二极管，例如为垂直型发光二极管(亦即为二电极端点分别设置于发光二极管的上下两表面上)，来设置发光二极管，如第六实施例的图17所示。于此，隔绝槽518与凹槽516交错设置。第一电极520a设置于第一半导体区502a上，而第二电极520b设置于第二半导体区502b与凹槽516间。覆晶发光二极管522设置于凹槽516内并具有设置于相异两表面的二电极端点，其中之一电极端点直接设置于第二电极520b上，另一电极端点则透过打线工艺而电性连接第一电极520a。其余结构特征的精神已详细说明于上，故不在此多加赘述。
此外，更可以在第二硅基板中形成一氧化层，以作为如第一实施例中隔绝槽的作用，进而形成补强结构。请参照图18A-18C，为本发明第七实施例的具静电保护功能的发光二极管装置的制作方法各步骤流程示意图。第七实施例与第一实施例的不同处在于，首先，复合基板608中第一硅基板602中形成一掺杂区，第二硅基板606上形成一沟槽610，且此沟槽610硅设置于绝缘层604的表面，如图18A所示，接着，于沟槽610中形成一氧化层612，随后移除沟槽610上多余的氧化层，如此则完成具有补强作用的氧化层612，如图18B所示。此后，依序进行微影、蚀刻、离子植入等工艺，以制备出所需的凹槽616，最后，再将发光二极管622设置于凹槽616中，以打线工艺来电性连接该些电极，如图18C所示。由于该些结构特征的制作方法已详细说明于上，故不在此多加赘述。
请参照图19，为本发明第八实施例的具静电保护功能的发光二极管装置的结构示意图。第八实施例与第七实施例的不同处在于，发光二极管722为一覆晶发光二极管。由于其余的结构特征已详细说明于上，故不在此多加赘述。
请参照图20，为本发明第九实施例的具静电保护功能的发光二极管装置的结构示意图。第九实施例与第八实施例的不同处在于，第八实施例是在第一硅基板中进行离子植入工艺，而第九实施例是于第二硅基板806中进行离子植入工艺，以形成内埋二极管815，且发光二极管822是以一覆晶发光二极管的型式设置于第一硅基板802所开设的凹槽内。由于其余的结构特征已详细说明于上，故不在此多加赘述。
请参照图21，为本发明第十实施例的具静电保护功能的发光二极管装置的结构示意图。简言之，本发明的发光二极管封装结构可以为一阵列式的发光二极管封装结构，如图21所示，其为第三实施例(如图11)的发光二极管封装结构为阵列式排列的结构。
综上所述，本案具静电保护的发光二极管封装装置具有以下优点：
1.由于复合基板中一层电性隔离的绝缘层，所以可以藉由此绝缘层来隔绝阵列式的发光二极管结构，亦即利用绝缘层来隔绝阵列式结构中的个别内埋二极管，如此一来，则能降低半导体元件的游离元件的效应，进而解决漏电流(leakage current)的现象。如此，则能增加静电保护电路排除电流的能力，进而提升整体电路的静电保护(Electrostatic discharge；ESD)以及电性过压(Electricalover stress；EOS)的能力。
2.依本发明提出的具静电保护功能的发光二极管结构中的内埋二极管的设计，在逆偏压或顺偏压时更进一步会产生所谓的电容效应，此电阻-电容(RC)可以增加突波的时间，亦即此电阻-电容延迟时间(RC delay time)约以微米时间(μs)为等级，比起ESD以纳米时间(ns)为等级，约可增加1000倍，因而可大幅增加此突波的行径时间，以提高电路抵抗ESD的能力。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (28)

1.一种具静电保护的发光二极管封装结构，其特征在于，包含有：
一复合基板，包含一第一半导体区、一第二半导体区、及介于该第一半导体区与该第二半导体区间的一凹槽；
一第一电极，设置于该第一半导体区与该凹槽间；
至少一个第二电极，分别设置于该第一半导体区以及该第二半导体区与该凹槽间，该第一电极与该等第二电极为电性绝缘，而该等第二电极间相互电性连接；
至少一发光二极管，设置于该凹槽内并具有二电极端点，该二电极端点与该第一电极和该等第二电极之一分别电性连接；以及
一内埋电子元件，内埋于该第一半导体区并具有二电极端点，该内埋二极管的该二电极端点是分别与该第一电极与另一该第二电极电性连接，且该内埋电子元件包含至少一内埋二极管，该内埋二极管相对于该第一电极与该等第二电极的顺向偏压方向相反于该发光二极管相对于该第一电极与该等第二电极的顺向偏压方向。
2.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该凹槽的内表面上更具有一反光层，以反射该发光二极管所产生的光线。
3.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该复合基板更包含一绝缘层与设置于该绝缘层上的一硅基板，该第一半导体区、该第二半导体区以及该凹槽相对该硅基材设置于该绝缘层上。
4.如权利要求3所述的具静电保护的发光二极管封装结构，其特征在于，该复合基板更包含一隔绝槽，该隔绝槽自该硅基板贯穿至该绝缘层且与该凹槽对应设置，用以分隔出该复合基板的一正电极接触面与一负电极接触面。
5.如权利要求4所述的具静电保护的发光二极管封装结构，其特征在于，更包含多个第三电极，该些第三电极分别设置于该正电极接触面与该负电极接触面上，用以与一电路板电性连接。
6.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该发光二极管为一覆晶发光二极管。
7.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该内埋二极管包含一N型半导体区与一P型半导体，其中该N型半导体区与该P型半导体区分别为该二电极端点。
8.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该内埋二极管具有多个PN接合界面。
9.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该凹槽一具有一第一深度与一第二深度。
10.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，更包含一封装胶体，容置于该凹槽中。
11.如权利要求10所述的具静电保护的发光二极管封装结构，其特征在于，其中该封装胶体是环氧树脂(epoxy resin)、硅胶(silicon gel)、聚合物(polymer)以及其任意组合之一。
12.如权利要求10所述的具静电保护的发光二极管封装结构，其特征在于，该封装胶体为至少一透镜的型式。
13.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该内埋电子元件更包含一电阻，该电阻与该内埋二极管呈串联配置。
14.如权利要求3所述的具静电保护的发光二极管封装结构，其特征在于，该硅基板的厚度为0.1微米至500微米。
15.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该发光二极管封装结构为一阵列式排列封装结构。
16.如权利要求1所述的具静电保护的发光二极管封装结构，其特征在于，该发光二极管的数量为多个。
17.一种具静电保护的发光二极管封装结构的制作方法，其特征在于，包括有：
提供一复合基板，该复合基板依序包含一第一硅基板、一绝缘层以及一第二硅基板；
形成一内埋二极管于该第一硅基板；
形成一凹槽于该第一硅基板中，该凹槽相邻于该内埋二极管，且自该第一硅基板的一第一表面贯穿至该第一硅基板的一第二表面，以切割出二个独立半导体区；
形成至少一隔绝槽于该第二硅基板与该绝缘层中，该隔绝槽自该第二硅基板的一第一表面贯穿至该绝缘层的一第二表面，其中该凹槽与该隔绝槽相对设置，以分隔出该复合基板的一正电极接触面与至少一负电极接触面；
分别形成多个电极在该正电极接触面与该负电极接触面上，以定义出该复合基板的正电极与负电极，其中该复合基板电性连接该内埋二极管，且该内埋二极管的电极方向与该复合基板电极方向相反；以及
设置至少一发光二极管于该凹槽内，该发光二极管的正电极与负电极分别电性连接至该复合基板的正电极与负电极。
18.如权利要求17所述的具静电保护的发光二极管封装结构的制作方法，其特征在于，形成该内埋二极管的步骤包含掺杂一相异该第一硅基板的半导体型在该第一硅基板中，以在该第一硅基板中形成至少一PN接合接口。
19.如权利要求17所述的具静电保护的发光二极管封装结构的制作方法，其特征在于，该凹槽具有一第一深度与一第二深度。
20.如权利要求17所述的具静电保护的发光二极管封装结构的制作方法，其特征在于，在设置该发光二极管于该凹槽内的步骤后，更包含形成一封装胶体于该凹槽内，以覆盖该发光二极管。
21.如权利要求20所述的具静电保护的发光二极管封装结构的制作方法，其特征在于，该封装胶体为至少一透镜的型式。
22.如权利要求17所述的具静电保护的发光二极管封装结构的制作方法，其特征在于，该第一硅基板的厚度为0.1微米至500微米。
23.如权利要求17所述的具静电保护的发光二极管封装结构的制作方法，其特征在于，该发光二极管为一覆晶发光二极管。
24.一种发光二极管静电保护系统：其特征在于，包括：
一复合基板，依序包含一第一硅基板、一绝缘层以及一第二硅基板，该复合基板具有一凹槽与一隔绝槽，该凹槽与该隔绝槽对应设置，用以定义出该复合基板的一正电极接触面与一负电极接触面，该复合基板更包含一静电防护电路，该静电防护电路内埋于该第一硅基板与该第二硅基板其中之一；以及
一发光二极管，设置于该凹槽内且该发光二极管具有二电极端点，该二电极端点电性连接该正电极接触面与该负电极接触面，该发光二极管电性连接该静电防护电路，且该静电防护电路的电极方向与该发光二极管电极的电极方向相反。
25.如权利要求24所述的发光二极管静电保护系统，其特征在于，该复合基板更包含多个金属导线，该些金属导线分别设置于该正电极接触面与该负电极接触面上，以分别定义出该复合基板的正电极与负电极。
26.如权利要求24所述的发光二极管静电保护系统，其特征在于，该静电防护电路具有至少一PN接合面的二极管。
27.如权利要求24所述的发光二极管静电保护系统，其特征在于，该静电防护电路更包含一电阻，该电阻与该静电防护电路呈串联配置。
28.如权利要求24所述的发光二极管静电保护系统，其特征在于，更包含一封装胶体，容置于该凹槽中，以覆盖该发光二极管。
CN 200810085907 2008-06-03 2008-06-03 具静电保护的发光二极管封装结构及其制作方法 Expired - Fee Related CN101599517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810085907 CN101599517B (zh) 2008-06-03 2008-06-03 具静电保护的发光二极管封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810085907 CN101599517B (zh) 2008-06-03 2008-06-03 具静电保护的发光二极管封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101599517A true CN101599517A (zh) 2009-12-09
CN101599517B CN101599517B (zh) 2011-07-27

Family

ID=41420862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810085907 Expired - Fee Related CN101599517B (zh) 2008-06-03 2008-06-03 具静电保护的发光二极管封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101599517B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102128392A (zh) * 2010-12-08 2011-07-20 友达光电股份有限公司 光源模块及背光模块
CN103219455A (zh) * 2013-04-27 2013-07-24 友达光电(厦门)有限公司 发光二极管模块及背光模块
WO2013149411A1 (zh) * 2012-04-01 2013-10-10 深圳市华星光电技术有限公司 带静电防护功能的led灯及用该led灯的背光模组
CN103531583A (zh) * 2012-07-06 2014-01-22 隆达电子股份有限公司 发光二极管阵列模块
CN104864310A (zh) * 2015-04-15 2015-08-26 京东方科技集团股份有限公司 发光装置及背光源
CN105513987A (zh) * 2014-10-17 2016-04-20 中芯国际集成电路制造(上海)有限公司 用于芯片封装相互作用的评估的测试电路和测试器件
CN109390451A (zh) * 2013-06-27 2019-02-26 Lg伊诺特有限公司 发光器件封装件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444416C (zh) * 2005-06-02 2008-12-17 鼎元光电科技股份有限公司 发光二极管的制法及其结构
CN1873974A (zh) * 2005-06-03 2006-12-06 邢陈震仑 具有二极管保护电路的发光二极管装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102128392A (zh) * 2010-12-08 2011-07-20 友达光电股份有限公司 光源模块及背光模块
CN102128392B (zh) * 2010-12-08 2013-02-06 友达光电股份有限公司 光源模块及背光模块
WO2013149411A1 (zh) * 2012-04-01 2013-10-10 深圳市华星光电技术有限公司 带静电防护功能的led灯及用该led灯的背光模组
CN103531583A (zh) * 2012-07-06 2014-01-22 隆达电子股份有限公司 发光二极管阵列模块
CN103219455A (zh) * 2013-04-27 2013-07-24 友达光电(厦门)有限公司 发光二极管模块及背光模块
CN103219455B (zh) * 2013-04-27 2015-08-19 友达光电(厦门)有限公司 发光二极管模块及背光模块
CN109390451A (zh) * 2013-06-27 2019-02-26 Lg伊诺特有限公司 发光器件封装件
CN105513987A (zh) * 2014-10-17 2016-04-20 中芯国际集成电路制造(上海)有限公司 用于芯片封装相互作用的评估的测试电路和测试器件
CN104864310A (zh) * 2015-04-15 2015-08-26 京东方科技集团股份有限公司 发光装置及背光源

Also Published As

Publication number Publication date
CN101599517B (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
CN101599517B (zh) 具静电保护的发光二极管封装结构及其制作方法
CN101030617B (zh) 发光器件封装及其制造方法
US10763302B2 (en) Display panel and repairing method therefor
US8129726B2 (en) Light-emitting diode package having electrostatic discharge protection function and method of fabricating the same
CN102104100B (zh) 发光器件
KR100765075B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
CN102194932B (zh) 发光器件及其制造方法
CN102130104B (zh) 发光器件及制造方法
CN104112757B (zh) 发光器件、发光器件封装、发光器件的制造方法及照明系统
CN109801936B (zh) 显示面板及其修复方法
CN102130226B (zh) 发光器件及制造方法
CN101645443A (zh) 半导体器件、含该半导体器件的半导体封装及其制造方法
CN102148306A (zh) 发光器件、制造发光器件的方法
CN107210352A (zh) 发光元件
CN102130257B (zh) 发光器件、发光器件封装以及照明系统
CN100530582C (zh) 半导体装置及其形成方法
CN218039252U (zh) 一种倒装高压发光二极管芯片
CN100403561C (zh) 具有电路保护装置的发光元件
CN114068775B (zh) 一种倒装led芯片、led封装模组及显示装置
CN1652359A (zh) 具有静电防护功能的发光二极管结构
CN102881706B (zh) 发光元件及其制作方法
CN105118901A (zh) 一种深槽蚀刻方法
KR100658936B1 (ko) 발광소자 패키지 및 그 제조방법
US20230307600A1 (en) Light-emitting element encapsulation structure, display panel, display device, and manufacturing methods
CN114094000B (zh) 显示面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20190603