CN101599306A - 场安装型测试装置和方法 - Google Patents

场安装型测试装置和方法 Download PDF

Info

Publication number
CN101599306A
CN101599306A CNA2009101454674A CN200910145467A CN101599306A CN 101599306 A CN101599306 A CN 101599306A CN A2009101454674 A CNA2009101454674 A CN A2009101454674A CN 200910145467 A CN200910145467 A CN 200910145467A CN 101599306 A CN101599306 A CN 101599306A
Authority
CN
China
Prior art keywords
signal
data
constructed
test
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101454674A
Other languages
English (en)
Other versions
CN101599306B (zh
Inventor
崔仁镐
崔云燮
金成烈
郭永起
李载一
张哲雄
俞皓善
梁仁秀
张胜豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101599306A publication Critical patent/CN101599306A/zh
Application granted granted Critical
Publication of CN101599306B publication Critical patent/CN101599306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3187Built-in tests
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种场安装型测试装置和方法,所述装置和方法可以通过模拟包括安装环境的各种测试条件来增强产品的竞争力,从而提高存储器装置的品质可靠性,并通过使由于改变安装环境导致的整体损失最小化来减少测试时间并降低测试成本。根据示例实施例,场安装型测试装置可以包括:捕获系统,被构造为从由外部装置产生的信号中捕获信号数据,并被构造为将捕获的信号数据转换为测试逻辑数据;模式数据中心,被构造为存储测试逻辑数据;测试器主结构,被构造为利用存储在模式数据中心中的测试逻辑数据来测试被测装置(DUT)。

Description

场安装型测试装置和方法
本申请要求于2008年6月2日在韩国知识产权局(KIPO)提交的第10-2008-0051811号韩国专利申请的优先权,其全部内容通过引用包含于此。
技术领域
示例实施例涉及一种测试装置,更具体地讲,涉及一种用于在实际PC环境中测试存储器组件或模块的场安装型(field mounting-type)测试装置和方法。
背景技术
利用制造工艺和后续工艺可以将晶片加工成单个的芯片。在封装操作过程中或封装操作之后,可以用电、热和功能测试将芯片分类为无缺陷芯片和有缺陷芯片。然而,这样的测试不保证安装在诸如PC或客户端(CE)装置的装置中的无缺陷芯片会正常操作。
自动测试设备(ATE)被用作测试设备。ATE可以被用于检测逻辑和/或参数故障(failure)。然而,在实际操作环境中,在快速且容易地检测故障方面ATE是不可靠的。因此,即使存储器芯片通过ATE进行了测试,在实际使用中存储器芯片也可能出现故障。逻辑故障可以包括开路/短路和硬/软故障,参数故障可以包括lcc、漏电流、建立/保持时间、电压和刷新故障。
近来,引进了安装测试以确定测试过的组件或模块在实际PC环境中会正常操作。一般来说,存储器模块(module)指包括存储期望容量的数据的存储器装置的整个电路板,组件(component)指单独的存储器装置,例如,存储器集成电路(IC)。安装测试可以被分类为存储器模块安装测试和组件安装测试。
在安装测试中,可以模拟(simulate)包括安装环境的测试条件,从而在测试条件下测试存储器装置。可以通过行为测试技术(behavioral testtechnique,BTT)测试器执行安装测试。然而,在安装测试过程中,BTT测试器需要安装有芯片的PC母板。即使当使用的测试逻辑(test logic)被重复地实验,还是需要PC母板。此外,由于只有测试存储器(即被测试装置(DUT))的逻辑模式的逻辑值被捕获(capture)并传输到BTT测试器,才能模拟安装环境,所以模拟安装环境受到限制。
在BTT测试器中,由于测试的特性使得不是在一种PC母板上执行测试,因此需要准备多种PC母板。此外,即使在同种PC母板上执行测试,当PC母板上的芯片组被改变或不同时,每次都需要重新准备PC母板。
此外,需要在设置在PC母板上的总线捕获板中安装用于与逻辑数据进行比较的用于检查DUT是否操作的参考存储器。参考存储器需要具有容量等于或大于要测试的DUT的容量的存储器。
发明内容
示例实施例提供了一种场安装型测试装置和测试方法,所述装置和方法可以通过模拟包括安装环境的各种测试条件来增强产品的竞争力,以提高存储器装置的品质可靠性,并通过最小化或减少由于改变安装环境导致的整体损失来减少测试时间和降低测试成本。
根据示例实施例,一种场安装型测试装置可以包括:捕获系统,被构造为从由外部装置产生的信号中捕获信号数据,并被构造为将捕获的信号数据转换为测试逻辑数据;模式数据中心,被构造为存储所述测试逻辑数据;测试器主结构,被构造为利用存储在模式数据中心中的所述测试逻辑数据来测试被测装置(DUT)。
根据示例实施例,一种场安装型测试装置可以包括:大容量存储装置,存储模拟DUT的安装环境的逻辑数据;测试器主结构,被构造为通过利用所述逻辑数据测试DUT。
根据示例实施例,一种场安装型测试方法可以包括:从由外部装置产生的信号中捕获信号信息,所述外部装置提供DUT的安装环境;将所述信号信息作为逻辑数据存储在大容量存储装置中;通过测试器主结构从大容量存储装置调出所述逻辑数据;测试DUT。
附图说明
从下面结合附图的具体描述,将更加清楚地理解示例实施例,图1-图7描绘了如这里描述的非限制性的示例实施例。
图1是根据示例实施例的场安装型测试装置的框图;
图2是根据示例实施例的图1的场安装型测试装置的测试器主结构的透视图;
图3是根据示例实施例的图1的场安装型测试装置的测试器主板的框图;
图4是根据示例实施例的图1的场安装型测试装置的测试器主板和本地存储装置之间的存储接口(SIF)板的框图;
图5是根据示例实施例的图1的场安装型测试装置的测试器系统的捕获主板的框图;
图6是根据示例实施例的图1的场安装型测试装置的捕获主板和本地存储装置之间的接口的框图;
图7是根据示例实施例的场安装型测试方法的流程图。
具体实施方式
现在将参照附图更充分地描述示例实施例,示例实施例示出在附图中。然而,示例实施例可以以不同的形式实施,且不应理解为局限于这里提出的实施例。相反,提供这些实施例使得本公开将是彻底和完全的,并将本发明的范围充分地传达给本领域技术人员。在附图中,为了清晰起见,会夸大组件的尺寸。
应该理解的是,当元件或层被称作在另一元件或层“上”、“连接到”或“结合到”另一元件或层时,该元件或层可以直接在另一元件或层上、直接连接或结合到另一元件或层,或者可以存在中间元件或中间层。相反,当元件被称作“直接”在另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时,不存在中间元件或中间层。如在这里使用的,术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是,尽管在这里可使用术语第一、第二等来描述不同的元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层和/或部分与另一个元件、组件、区域、层和/或部分区分开来。因此,在不脱离示例实施例的教导的情况下,下面讨论的第一元件、组件、区域、层或部分可被称作第二元件、组件、区域、层或部分。
为了便于描述,在这里可使用空间相对术语,如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等,来描述如在图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是,空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如,如果附图中的装置被翻转,则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因而,示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位),并对在这里使用的空间相对描述符做出相应的解释。
这里描述的实施例将参照当作理想示意图的平面图和/或剖面图。因此,可以依制造技术和/或公差对图进行修改。因此,示例实施例不限于图中示出的那些示例实施例,而是包括基于制造工艺的在结构方面形成的修改。因此,图中示例的区域具有示意性且图中示出的区域的形状示例元件的特定形状或区域,并不限制示例实施例。
图1是根据示例实施例的场安装型测试装置的框图。参照图1,根据示例实施例的场安装型测试装置可以包括捕获系统200、模式数据中心300、测试器主结构100和执行板400。要测试的芯片或模块称为被测装置(DUT)420,可以将DUT 420安装在执行板400上。
捕获系统200是用于从外部装置1000产生的信号中捕获信号数据的系统,捕获系统200可以包括捕获信号数据的捕获装置220和用于临时存储被捕获的信号数据的本地存储装置240。捕获装置220可以包括捕获板。被捕获的信号数据可以用于下面描述的测试处理中的测试逻辑。
捕获系统200可以连接到外部装置1000,外部装置1000可以与将要安装DUT 420的装置相似或相同。外部装置1000可以包括与DUT 420相似或相同的存储器。捕获系统200可以捕获外部装置1000的存储器中使用的所有信号信息。例如,外部装置1000可以为PC母板1100或客户端(CE)装置1200。例如,被捕获的信号信息可以包括PC母板1100或CE装置1200的存储器模块随机存取存储器(RAM)(或电子装置)中使用的每条信号信息。所述信号信息的示例可以包括关于与逻辑模式对应的逻辑值的信息、电源信息、关于存储器操作温度的信息、关于电信号的信号完整性(SI)或电源完整性(PI)信息。所述信号信息只是示例。因此,由捕获系统200捕获的信号信息不限于此,可以包括在被测装置(DUT)的测试过程中会需要的其它信息。
捕获系统200可以将捕获的信号信息转换成逻辑数据,且可以排列和压缩所述逻辑数据以存储所述逻辑数据。例如,捕获系统200可以接收通过插入器(interposer)传输的信号,且可以捕获与经过捕获装置220的信号相关的信号信息,捕获装置220可以将捕获的信号信息转换成逻辑值。此外,捕获系统200可以收集关于存储器的电源(例如电源的电压)、操作温度和SI/PI的信息,且可以排列和压缩信息以减小存储在模式数据中心300的大容量存储装置320中的文件的大小。
被压缩的数据可以改进数据完整性。例如,当解压数据时,可以将数据完全地解压为原始数据。被压缩的逻辑数据可以存储在捕获系统200的本地存储装置240中。捕获系统200可以经用户接口(UI)连接到控制PC,或选择地,可以允许用户通过所述UI选择捕获的信号信息。在示例实施例中,只有被用户要求的信息才会被选择性地捕获。
PC母板1100(外部装置1000的例子,信号信息可以从外部装置1000处被捕获系统200捕获)可以为安装有存储器模块或组件(类似或等同于DUT420)的板。当前,已经引入大约100种PC母板。例如,PC母板1100可以包括中央处理单元(CPU)1140、存储器控制集线器(memory control hub,MCH)芯片组1120和存储器模块RAM(或电子装置)1180。PC母板1100还可以包括由用户安装为单独装置的插入器1160。在示例实施例中,捕获系统200可以从通过插入器1160发送的信号中捕获由用户指定的信号信息。
PC母板1100的CPU 1140可以控制PC并可以执行各种计算。MCH芯片组1120可以通过CPU 1140的模式产生程序而产生各种电信号。所述电信号的例子可以包括地址信号(ADDR)、数据信号(DQs)、控制信号/RAS、控制信号/CAS和控制信号DQS。所述电信号可以经插入器1160存储在存储器模块RAM 1180中。因为电信号可以通过插入器1160传输到捕获系统200,所以从MCH芯片组1120传输到存储器模块RAM 1180的电信号可以作为逻辑信号被捕获。
更详细地,插入器1160可以连接在MCH芯片组1120和存储器模块RAM1180之间,且插入器1160可以被安装在模块RAM 1180的槽(slot)中以将从MCH芯片组1120传输的电信号(例如用于测试的各种信号)传输到存储器模块RAM 1180和捕获系统200。MCH芯片组1120可以将安装在插入器1160上的存储器模块RAM 1180识别为存储器,从而MCH芯片组1120照常操作。
根据示例实施例的场安装型测试装置也可以从CE装置1200捕获电信号信息。CE装置的例子为便携式多媒体播放器(PMP)、游戏装置、个人数字助理(PDA)、打印机和MP3播放器。CE装置1200可以包括微控制器单元(MCU)1220或具有与MCU 1220的功能相似的功能的控制器及模块RAM或组件RAM,所述模块RAM或组件RAM存储由MCU 1220或具有与MCU1220的功能相似的功能的控制器产生的信号的电信号信息。通过在CE装置1200中的MCU 1220和模块RAM 1260之间安装插入器1240,通过在MCU1220和模块RAM 1260之间的插入器1240传输的电信号也可以被发送到捕获系统200,在捕获系统200中,电信号的信号信息被捕获并在后面用于随后的测试。
被捕获的电信号信息可以指电压,且可以根据PC母板的模块RAM的种类或CE装置的存储器装置的种类而不同。此外,被捕获的电信号信息可以包括例如,与来自构成模块RAM的多个存储器装置中的单个芯片相关的关于所有的地址信号ADDR、数据信号DQs、控制信号/RAS、控制信号/CAS或控制信号DQS的信息。例如,当单个组件由ADDR[0:15]及BA[0:2]、DQ[0:15]和Control[0:13]共49个信号构成时,捕获系统可以捕获关于通过插入器的这些信号的信息。
捕获系统200可以捕获通过PC母板1100的插入器1160和CE装置1200的捕获器1240的所有电信号的电信号信息。被捕获的电信号信息可以以文件的形式临时存储在本地存储装置240中,且可以存储在模式数据中心300的大容量存储装置320中。在测试器主结构100的DUT测试期间,可以适当地输出并使用被存储的电信号信息。因此,在DUT测试期间,根据示例实施例的场安装型测试装置不必连接到PC母板1100或CE装置1200上。
传统地,为了捕获从存储器控制器传输到存储器模块RAM的各种信号,例如,地址信号、控制信号、数据信号和/或电源信号,在PC母板的存储器模块RAM上安装总线捕获板。此外,将包括PC母板和总线捕获板的BTT PC连接到测试器以执行DUT测试。因此,在DUT测试期间,总是需要PC母板,且每次根据DUT的种类需要各自的PC母板。
模式数据中心300是包括大容量存储装置320的数据库。模式数据中心300可以将通过捕获系统200捕获的各种信号的信号信息存储为用于DUT测试的逻辑数据。在示例实施例中,模式数据中心300可以将逻辑数据、电源信息、关于操作温度的信息或SI/PI信息存储在大容量存储装置320中,可以从各种芯片组、各种PC母板和各种CE装置中捕获这些信息。模式数据中心300还可以被构造为传输在DUT测试期间在测试器主结构100中需要的逻辑数据。
模式数据中心300可以经UI连接到控制PC,从而可以根据用户需要来处理存储的逻辑数据。例如,可以通过UI添加、变更或合并逻辑数据。此外,如果需要,则可以删除不必要的逻辑数据。在示例实施例中,根据逻辑数据的种类,模式数据中心300可以集中存储通过捕获系统200捕获的各种逻辑数据。如果需要,则模式数据中心300可以搜索逻辑数据以为诸如测试器主结构100的安装测试主体提供合适的信息。
模式数据中心300可以被安装在场安装型测试装置中。可选择地,模式数据中心300可以与场安装型测试装置分开,且可以只在捕获或测试操作期间通过接口连接到捕获系统200或测试器主结构100上,以存储或传输逻辑数据。
测试器主结构100可以包括本地存储装置120、测试器主板140和头部(header)160。根据测试进度(schedule),本地存储装置120可以从模式数据中心300下载并临时存储测试所需的逻辑数据,且本地存储装置120可将所述逻辑数据传输到测试器主板140。在示例实施例中,测试器主结构100可以把将测试逻辑应用到DUT 420会需要的逻辑数据、电源信息、关于操作温度的信息和SI/PI信息从模式数据中心300加载(load)到测试器主结构100的本地存储装置120。
测试器主板140可以通过使用利用存储在本地存储装置120中的逻辑数据编程的操作来产生用于测试逻辑的信号波形(例如用于DUT测试的逻辑信号),以将所述信号波形应用到DUT 420。更详细地,测试器主板140可以将压缩的逻辑数据解压以将所述逻辑数据应用到DUT 420,然后以时间顺序排列被解压的数据。在排列数据之后,可以将电源和操作温度与存储在存储装置中的相应的值进行匹配,并经由头部160和执行板400将作为逻辑信号的被排列的数据应用到DUT 420。头部160可以将从测试器主板140产生的逻辑信号应用到DUT 420,且头部160可以用作检测从DUT 420输出的逻辑结果模式并将所述逻辑结果模式传输到测试器主板140的介质。
测试器主板140可以测试从DUT 420输出的逻辑结果模式以确定DUT420的操作状态。在示例实施例中,测试器主板140可以通过头部160检测从DUT 420输出的逻辑结果模式,且测试器主板140可以将所述逻辑结果模式与存储在本地存储装置120中的预期值进行比较。因此,测试器主板140可以确定DUT 420的操作可以为通过或失败。例如,当输出的逻辑结果模式与预期值相同(或至少在误差幅度之内)时,确定为已经通过。当输出的逻辑结果模式与预期值不同(或在误差幅度之外)时,确定为已经失败。
测试器主结构100可以通过利用存储在大容量存储装置320中的各种逻辑数据,在不与PC母板1100或CE装置1200连接的情况下直接执行各种DUT测试。可以经UI将PC连接到测试器主结构100上,因此如果需要,则可以改变DUT测试方法或结果分析方法。
可以将诸如组件芯片或模块芯片的DUT 420安装在执行板400上。在DUT测试期间,可以将多个执行板安装在测试器主结构100中,因此可以同时执行多个DUT测试。此外,通过适当地改变测试器主结构100,可以同时测试不同的DUT。
在DUT测试期间,因为不要求将根据示例实施例的场安装型测试装置连接到PC母板1100或CE装置1200,所以可以降低对PC母板1100或CE装置1200的依赖,因此,可以降低测试设备的初始投资成本或测试时间。此外,可以选择各种测试模式数据以执行安装测试,所述各种测试模式数据可以根据PC母板1100的制造商和芯片组的种类而存储在模式数据中心300中。因此,可以灵活地应用场安装型测试装置。
图2是根据示例实施例的图1的场安装型测试装置的测试器主结构100的透视图。参照图2,测试器主结构100可以包括高保真夹具(hi-fix)板110、测试器主板140和头部(未示出)。测试器主结构100还可以包括连接到高保真夹具板110的本地存储装置(未示出)
高保真夹具板110可以包括执行板400和插槽板(socket board),在所述插槽板中可以安装有DUT 420。多个测试器主板140可以连接到高保真夹具板110上。测试器主结构100可以包括执行高保真夹具板110的辅助功能的测试器AUX板130、测试器主板140和与本地存储装置(未示出)交换数据的存储接口(SIF)板150。
在示例实施例中,32个测试器主板140连接到高保真夹具板110上,但示例实施例不限于此。在示例实施例中,连接到高保真夹具板110的测试器主板140的数量可以改变。
图3是根据示例实施例的图1的场安装型测试装置的测试器主板140的框图。参照图3,电源连接器(未示出)、局部区域网络(LAN)连接器170和吉比特(gigabit)光传输(GOT)连接器172可以设置在测试器主板140外部,LAN连接器170和GOT连接器172可以分别连接到微控制器174和向量处理器176上以传输数据,电源连接器可以连接到电源单元以传输功率。微控制器174可以连接到控制PC 2000以从控制PC 2000接收数据或接收控制命令并控制整个测试器主板140。如果需要,则用户可以通过存储接口板150改变或添加数据或改变运算法则。
向量处理器176可以产生被应用于DUT 420的模式,且可以选择性地执行测试向量解压功能。此外,测试器主板140可以包括用于向DUT 420供电的装置电源供应(DPS)178和参数测量单元(PMU)180、将来自向量处理器176的逻辑模式转换为电信号的驱动器182及接收从DUT 420输出的信号的接收器184。上述测试器主板140的内部构造只是例子,如果需要,可以应用其它的构造。
在示例实施例中,测试器主板140可以通过与GOT连接器172连接的SIF板150连接到本地存储装置120。本地存储装置120可以通过使用高速以太网(1Gbps)来连接到包括大容量存储装置320的模式数据中心300。因此,在DUT测试期间,测试器主板140可以直接从模式数据中心300处接收合适的数据。
图4是根据示例实施例的可以位于本地存储装置120和测试器主板140之间的SIF板150的框图。参照图4,测试器主板140可以通过SIF板150连接到本地存储装置120。SIF板150和本地存储装置120可以通过光缆152连接。此外,SIF板150和测试器主板140可以通过铜电缆连接。为了通过电缆将SIF板150连接到测试器主板140,可以使用环形拓扑结构(ring topologyconfiguration)。测试器AUX板130可以通过串行连接来连接到测试器主板140以交换关于测试流(test flow)控制的信息。然而,示例实施例不限于环形拓扑结构。SIF板150可以包括流控制器。根据来自控制PC2000的命令,流控制器控制加载将要应用到执行板400的DUT的逻辑模式,并通过与测试器主板140的通信将逻辑模式传输到测试器主板140。
图5是根据示例实施例的图1的场安装型测试装置的测试器系统的捕获主板的框图。参照图5,捕获装置(或捕获主板)220可以与图3的测试器主板140相似,但可以与测试器主板140不同,因为诸如PC母板1100和CE装置1200的外部存储器场安装型装置可以连接到探针连接器(pin connector)225以捕获信号信息,还因为可以去除将来自向量处理器的逻辑模式变成电信号的驱动器、DSP和PMU。
模式数据中心300可以通过SIF板和本地存储装置240连接到GOT连接器230,控制PC 2000可以连接到LAN连接器235。PC母板1100可以通过包括在PC母板1100中的插入器1160连接到捕获主板220。在CE装置(未示出)的情况下,CE装置也可以通过插入器(未示出)连接到捕获主板220。
同样地,捕获主板220可以具有与测试器主板的构造类似的构造,且捕获主板220可以安装在测试器主结构100的高保真夹具板110中以捕获用于测试的信号。例如,根据示例实施例的场安装型测试装置可以包括单个的测试器主结构100。在根据示例实施例的场安装型测试装置中,当从PC母板1100或CE装置捕获用于测试的信号信息时,捕获主板220可以安装在单个的测试器主结构100中。此外,在DUT测试期间,测试器主板140可以安装在单个的测试器主结构100中以执行DUT测试。
图6是根据示例实施例的图1的场安装型测试装置的捕获主板220和本地存储装置240之间的接口的框图。参照图6,因为捕获主板220可以与测试器主板140相似,所以图4的SIF板150可以用作捕获主板220和本地存储装置240之间的接口。例如,图6的SIF板150可以与图4的SIF板150相同。因此,可以不需要单独的接口来将捕获主板220连接到本地存储装置240,且可以使用测试器主结构100的SIF板150。因此,在根据示例实施例的场安装型测试装置中,捕获主板220可以安装在测试器主结构100中以仅用于捕获信号信息。然而,在DUT测试期间,捕获主板220不安装在测试器主结构中,测试器主板140安装在测试器主结构100中以用于DUT测试。
图7是根据示例实施例的场安装型测试方法的流程图。参照图7,可以通过捕获装置从模拟DUT的安装环境的外部装置捕获用于测试逻辑的信号信息(S100)。外部装置可以为PC母板或任何种类的CE装置。可以将捕获的信号信息转换成逻辑数据,然后将所述逻辑数据进行排列并压缩(S200)。可以执行上述处理S200以提高存储器的效率,且可以通过捕获装置的自动算法执行或通过UI执行上述处理S200。同样,可以将一些逻辑数据临时存储在本地存储装置中,然后将所述一些逻辑数据存储在模式数据中心的大容量存储装置中(S300)。还可以通过UI来处理、添加或删除可以存储在大容量存储装置中的一些逻辑数据。
每当需要新的测试逻辑时,可以执行上述处理S100至S300。然而,如果经由大容量存储装置用于特殊芯片环境的逻辑数据已经可用,则可以省去处理S100至S300。
测试器主结构可以从大容量存储装置调出(call)逻辑数据以将所述逻辑数据临时存储在本地存储装置中,且测试器主结构可以将逻辑数据转换成用于DUT测试的逻辑信号(S400)。例如,可以通过利用编程操作将被压缩并存储在大容量存储装置中的逻辑数据转换成信号波形。可以通过头部将逻辑信号应用于DUT(S500),然后可以检测从DUT输出的逻辑结果模式以确定DUT的操作状态(S600)。可以通过将逻辑结果模式和存储在本地存储装置中的预期值进行比较来确定DUT的操作状态。当逻辑结果模式与预期值大概相同时,可以确定DUT操作为已经通过。当逻辑结果模式距预期值偏离太远时,可以确定DUT操作为已经失败。
如上所述,即使在测试器主结构的情况下,用户也可以通过UI来控制DUT测试操作。根据示例实施例的场安装型测试方法,可以通过场安装型测试装置同时测试多个DUT。此外,利用存储在大容量存储装置中的各种逻辑数据,可以在不连接到新的PC母板或CE装置的情况下测试各种DUT。
根据示例实施例的场安装型测试装置和方法,在DUT的安装测试期间,不需要PC母板和CE装置。仅对于第一操作需要PC母板和CE装置,在随后的操作中则不需要PC母板和CE装置。因此,由于可以将关于各种母板的信息存储在单个存储空间中,所以不管母板和CE装置改变了类型和特征,都可降低测试操作的成本。
此外,根据示例实施例的场安装型测试装置和方法,通过将用于测试的逻辑数据存储在系统的存储空间中,用户可以组织(organize)逻辑数据。例如,可以编辑逻辑数据的内容,且用户可以选择并仅测试需要的部分。不涉及母板和CE装置的类型,且可以在不同的母板和CE装置之间合并(merge)逻辑数据。
在传统场安装型测试装置的情况下,总是需要参考存储器以在捕获板中存储并产生参考值。然而,用于执行预测试(pre-test)的参考存储器昂贵且稀有。在示例实施例中,在没有参考存储器的情况下,可以简化设计并降低成本。
此外,传统的场安装型测试设备只支持PC母板,且通过利用PC母板的逻辑数据模拟安装测试。然而,在示例实施例中,除了PC母板,还存储并再现CE装置的逻辑数据、电源信息和关于操作温度的信息,因此,PC母板可以正确地模拟安装环境。
虽然已经参照本发明的示例实施例具体示出并描述了示例实施例,本领域的普通技术人员将理解的是,在不脱离权利要求的精神和范围的情况下,可以在本发明中在形式和细节方面作出各种改变。

Claims (23)

1、一种场安装型测试装置,包括:
捕获系统,被构造为从由外部装置产生的信号中捕获信号数据,并被构造为将捕获的信号数据转换为测试逻辑数据;
模式数据中心,被构造为存储所述测试逻辑数据;
测试器主结构,被构造为利用存储在模式数据中心中的所述测试逻辑数据来测试被测装置。
2、如权利要求1所述的场安装型测试装置,其中,所述外部装置包括:
PC母板和客户端装置中的至少一种。
3、如权利要求2所述的场安装型测试装置,其中,
PC母板包括:
中央处理单元,
芯片组,被构造为利用中央处理单元的模式产生程序来产生用于所述测试逻辑数据的信号,
模块随机存取存储器,被构造为从芯片组接收所述信号,
插入器,连接到芯片组和模块随机存取存储器并被构造为将芯片组产生的所述信号传输到模块随机存取存储器和捕获系统;
客户端装置包括:
微控制器单元和控制器中的至少一种,微控制器单元具有给定的功能并被构造为产生电信号,控制器具有预定的功能并被构造为产生电信号,
模块随机存取存储器和组件随机存取存储器中的至少一种,模块随机存取存储器和组件随机存取存储器均被构造为接收从微控制器单元和控制器产生的电信号,
插入器,与微控制器单元或控制器及模块随机存取存储器或组件随机存取存储器连接,并被构造为将电信号从微控制器单元或控制器传输到模块随机存取存储器或组件随机存取存储器及捕获系统。
4、如权利要求1所述的场安装型测试装置,其中,捕获系统还包括:
捕获装置,被构造为捕获所述信号数据;
本地存储装置,被构造为临时存储所述信号数据。
5、如权利要求4所述的场安装型测试装置,其中,捕获装置被构造为将捕获的信号数据转换为所述测试逻辑数据,并被构造为对所述测试逻辑数据进行排列并压缩。
6、如权利要求1所述的场安装型测试装置,其中,模式数据中心还包括:
大容量存储装置,被构造为存储所述测试逻辑数据,其中,通过用户接口来添加、改变或合并所述测试逻辑数据的内容。
7、如权利要求1所述的场安装型测试装置,其中,测试器主结构还包括:
本地存储装置,被构造为根据测试进度从模式数据中心下载并临时存储进行被测装置的测试时所需要的所述测试逻辑数据,并被构造为将所述测试逻辑数据传输到测试器主板;
测试器主板,被构造为利用所述测试逻辑数据产生用于被测装置的测试的逻辑信号、测试从被测装置输出的逻辑结果模式、确定被测装置的操作状态;
头部,被构造为将所述逻辑信号应用到被测装置并检测所述逻辑结果模式,所述头部还被构造为将所述逻辑结果模式输出到测试器主板。
8、如权利要求7所述的场安装型测试装置,其中,测试器主板被构造为将所述逻辑结果模式与存储在本地存储装置中的预期值进行比较以确定被测装置的操作已经通过或已经失败。
9、如权利要求1所述的场安装型测试装置,所述场安装型测试装置还包括:
执行板,在执行板上安装有用于测试的被测装置。
10、如权利要求1所述的场安装型测试装置,其中,捕获系统、模式数据中心和测试器主结构通过用户接口连接到控制PC。
11、如权利要求1所述的场安装型测试装置,其中,所述信号数据包括用于测试芯片的信号数据,所述测试逻辑数据包括关于用于测试逻辑的逻辑值的信息、关于存储器的电源信息、关于存储器操作温度的信息以及信号完整性和电源完整性信息。
12、如权利要求1所述的场安装型测试装置,其中,场安装型测试装置被构造为在不连接到外部装置的情况下,通过利用存储在大容量存储装置中的测试逻辑数据同时测试彼此相同或不同的多个被测装置。
13、一种场安装型测试装置,包括:
大容量存储装置,存储模拟被测装置的安装环境的逻辑数据;
测试器主结构,被构造为利用逻辑数据测试被测装置。
14、如权利要求13所述的场安装型测试装置,其中,所述逻辑数据指从由外部装置产生的信号中捕获的信号信息,所述信号信息由捕获装置捕获,
所述信号包括在要被测试的芯片中使用的信号,
当捕获所述信号信息时,将捕获装置安装在测试器主结构中,当测试被测装置时,将测试器主板安装在测试器主结构中。
15、如权利要求14所述的场安装型测试装置,其中,外部装置为PC母板和客户端装置之一,
捕获装置通过包括在PC母板或客户端装置中的插入器捕获所述信号信息。
16、如权利要求13所述的场安装型测试装置,其中,测试器主结构包括:
测试器主板,被构造为从所述逻辑数据产生用于被测装置的测试的逻辑信号、测试从被测装置输出的逻辑结果模式、确定被测装置的操作状态;
本地存储装置,被构造为根据测试进度从大容量存储装置中下载并存储进行测试所需要的所述逻辑数据,并被构造为将所述逻辑数据传输到测试器主板。
17、如权利要求13所述的场安装型测试装置,其中,通过连接到大容量存储装置的用户接口来添加、改变或合并所述逻辑数据的内容,
场安装型测试装置被构造为利用所述逻辑数据同时测试彼此相同或不同的多个被测装置。
18、一种场安装型测试方法,所述方法包括如下步骤:
从由外部装置产生的信号中捕获信号信息,其中,外部装置提供被测装置的安装环境,所述信号信息由捕获装置捕获;
将所述信号信息作为逻辑数据存储在大容量存储装置中;
由测试器主结构从大容量存储装置调出逻辑数据;
测试被测装置。
19、如权利要求18所述的方法,其中,外部装置包括PC母板和客户端装置中的至少一种,
捕获信号信息的步骤包括从通过插入器提供的信号中捕获信号信息,所述插入器包括在PC母板或客户端装置中。
20、如权利要求18所述的方法,所述方法还包括如下步骤:
在存储之前,通过捕获装置将捕获的信号信息转换为所述逻辑数据、对所述逻辑数据进行排列并压缩;将所述逻辑数据临时存储在本地存储装置中。
21、如权利要求18所述的方法,其中,存储所述信号信息的步骤包括通过用户接口来添加、改变或合并所述逻辑数据。
22、如权利要求18所述的方法,其中,测试被测装置的步骤包括:
根据测试进度下载并临时存储来自大容量存储装置的所述逻辑数据;
调出所述逻辑数据以产生用于被测装置的测试的逻辑信号;
将所述逻辑信号应用到被测装置;
检测从被测装置输出的逻辑结果模式;
通过将所述逻辑结果模式和存储在测试器主结构的本地存储装置中的预期值进行比较来确定被测装置的操作状态。
23、如权利要求18所述的方法,其中,测试被测装置的步骤包括:
在不连接到外部装置的情况下,利用存储在大容量存储装置中的逻辑数据同时测试彼此相同或不同的多个被测装置。
CN200910145467.4A 2008-06-02 2009-06-01 场安装型测试装置和方法 Active CN101599306B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080051811A KR101452959B1 (ko) 2008-06-02 2008-06-02 실장형 테스트 장비 및 그 방법
KR10-2008-0051811 2008-06-02
KR1020080051811 2008-06-02

Publications (2)

Publication Number Publication Date
CN101599306A true CN101599306A (zh) 2009-12-09
CN101599306B CN101599306B (zh) 2015-04-01

Family

ID=41381338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910145467.4A Active CN101599306B (zh) 2008-06-02 2009-06-01 场安装型测试装置和方法

Country Status (3)

Country Link
US (1) US8103927B2 (zh)
KR (1) KR101452959B1 (zh)
CN (1) CN101599306B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107077174A (zh) * 2014-05-30 2017-08-18 赫博·贝雯 制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101855802B1 (ko) 2011-06-24 2018-05-10 삼성전자주식회사 패턴합성기기 및 이를 포함하는 반도체 테스트 시스템
KR102030385B1 (ko) * 2013-03-07 2019-10-10 삼성전자주식회사 자동 테스트 장비 및 그 제어방법
US11714132B2 (en) * 2020-03-31 2023-08-01 Advantest Corporation Test equipment diagnostics systems and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768275A (zh) * 2003-03-31 2006-05-03 爱德万测试株式会社 测试摸拟装置、测试模组模拟装置以及记录此程式的记录媒体
US20060156146A1 (en) * 2004-11-29 2006-07-13 Fong Luk Simplified high speed test system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055661A (en) * 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
US5920490A (en) * 1996-12-26 1999-07-06 Adaptec, Inc. Integrated circuit test stimulus verification and vector extraction system
US6112312A (en) * 1998-03-10 2000-08-29 Advanced Micro Devices, Inc. Method for generating functional tests for a microprocessor having several operating modes and features
US6295623B1 (en) * 1999-01-29 2001-09-25 Credence Systems Corporation System for testing real and simulated versions of an integrated circuit
US6507210B1 (en) * 2000-11-22 2003-01-14 Ulysses Esd, Inc. System and method for power testing a chassis
JP4167497B2 (ja) * 2003-01-17 2008-10-15 株式会社ルネサステクノロジ 半導体集積回路及びその試験を行う試験システム
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768275A (zh) * 2003-03-31 2006-05-03 爱德万测试株式会社 测试摸拟装置、测试模组模拟装置以及记录此程式的记录媒体
US20060156146A1 (en) * 2004-11-29 2006-07-13 Fong Luk Simplified high speed test system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107077174A (zh) * 2014-05-30 2017-08-18 赫博·贝雯 制造方法
CN107077174B (zh) * 2014-05-30 2020-08-14 赫博·贝雯 制造方法

Also Published As

Publication number Publication date
US8103927B2 (en) 2012-01-24
KR20090125615A (ko) 2009-12-07
CN101599306B (zh) 2015-04-01
US20090300442A1 (en) 2009-12-03
KR101452959B1 (ko) 2014-10-24

Similar Documents

Publication Publication Date Title
JP4571749B2 (ja) 既知の良品デバイスを使用して期待する応答を生成するための集積回路デバイスの効率的な同時テスト
US7848899B2 (en) Systems and methods for testing integrated circuit devices
US8904255B2 (en) Integrated circuit having clock gating circuitry responsive to scan shift control signal
CN111366841B (zh) 一种fpga可编程逻辑单元测试设备及使用方法
US7911861B2 (en) Semiconductor memory device and method of testing semiconductor memory device
CN110850275A (zh) 老化测试方法、设备及可读存储介质
KR20120093888A (ko) 프로그램가능 프로토콜 발생기
CN103617810A (zh) 嵌入式存储器的测试结构及方法
US7539912B2 (en) Method and apparatus for testing a fully buffered memory module
US9998350B2 (en) Testing device and testing method
CN101599306B (zh) 场安装型测试装置和方法
CN102565682B (zh) 一种基于二分法的故障测试向量的定位方法
CN116913368A (zh) 一种存储芯片的测试系统及测试方法
US7149944B2 (en) Semiconductor integrated circuit device equipped with read sequencer and write sequencer
CN111210865B (zh) 一种低电压sram时间参数的片上测量电路及测量方法
US8674718B2 (en) Built off testing apparatus
US8010851B2 (en) Testing module, testing apparatus and testing method
KR100897349B1 (ko) 반도체 소자 테스트 장치
KR100896763B1 (ko) 반도체 소자 테스트 장치
KR100829402B1 (ko) 순차적 반도체 테스트 장치
CN114743579A (zh) 基于参数步进的sdram时序参数容限测试方法、系统和设备
CN113254290A (zh) 一种内存颗粒多维测试方法、装置、系统和可读存储介质
CN221007786U (zh) 芯片测试装置
CN112562770B (zh) 具有测试电路的半导体装置
US20230400514A1 (en) Test system, test method, and non-transitory computer readable medium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant