CN101593488A - 电子电路及具有电子电路的面板 - Google Patents
电子电路及具有电子电路的面板 Download PDFInfo
- Publication number
- CN101593488A CN101593488A CN200910142706.0A CN200910142706A CN101593488A CN 101593488 A CN101593488 A CN 101593488A CN 200910142706 A CN200910142706 A CN 200910142706A CN 101593488 A CN101593488 A CN 101593488A
- Authority
- CN
- China
- Prior art keywords
- driving transistors
- emitting component
- potential
- light
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 238000005070 sampling Methods 0.000 claims abstract description 19
- 238000012423 maintenance Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 description 32
- 239000006185 dispersion Substances 0.000 description 22
- 238000012937 correction Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及电子电路及具有电子电路的面板。此处所公开的是一种电子电路,包含:具有二极管特征的发光元件,用于根据驱动电流而发光;采样晶体管,用于对视频信号进行采样;驱动晶体管,用于向所述发光元件供应驱动电流;以及保持电容器,用于在其中保持预定电位,把所述保持电容器分别连接于所述发光元件的阳极侧和所述驱动晶体管的栅极的每个;其中,形成用作所述采样晶体管的栅极的第一金属层和用作所述采样晶体管的源极的第二金属层的层压部分,以便具有等于或小于预定面积的面积。
Description
技术领域
本发明涉及一种电子电路及具有所述电子电路的面板,更具体地讲,本发明涉及一种能够减少面板中亮度分散(dispersion)的电子电路,以及具有所述电子电路的面板。
背景技术
最近几年,人们一直在积极开发使用有机电致发光(EL)器件作为发光元件的平面自发射型面板(以下,将其称为“EL面板”)。例如,序号为2003-255856、2003-271095、2004-133240、2004-029791、以及2004-093682的日本专利公开物中描述了这种EL面板。
发明内容
在现有EL面板中,人们所担心的是,存在着像素中的亮度分散,因此用户的眼睛把这种亮度的分散视为非均匀的。这是现有EL面板中所存在的一个问题。
鉴于这样的情况发明了本发明的实施例,由此期望提供一种能够减少面板中亮度的分散的电子电路和具有这种电子电路的面板。
为了满足上述需求,根据本发明的一个实施例,提供了一种电子电路,包含:具有二极管特征的发光元件,用于根据驱动电流而发光;采样晶体管,用于对视频信号进行采样;驱动晶体管,用于向所述发光元件供应驱动电流;以及保持电容器,用于在其中保持预定电位,把所述保持电容器分别连接于所述发光元件的阳极侧和所述驱动晶体管的栅极的每个;其中,形成用作所述采样晶体管的栅极的第一金属层和用作所述采样晶体管的源极的第二金属层的层压部分,以便具有等于或小于预定面积的面积。
根据本发明的另一个实施例,提供了一种面板,包含:像素电路,该像素电路具有:具有二极管特征的发光元件,用于根据驱动电流而发光;采样晶体管,用于对视频信号进行采样;驱动晶体管,用于向所述发光元件供应驱动电流;以及保持电容器,用于在其中保持预定电位,把所述保持电容器分别连接于所述发光元件的阳极侧和所述驱动晶体管的栅极的每个;其中,在所述像素电路中,形成用作所述采样晶体管的栅极的第一金属层和用作所述采样晶体管的源极的第二金属层的层压部分,以便具有等于或小于预定面积的面积。
如以上所述,根据本发明的实施例,能够抑制面板中的亮度的分散。
附图说明
图1为描述了把现有EL面板作为基础的配置的方框图;
图2为一个电路图,在方框中局部地描述了图1所示的现有EL面板中现有像素的配置;
图3为解释了图2中所示的现有像素的操作的时序图;
图4为描述了针对发光时间段的现有像素的操作状态的电路图;
图5为描述了时刻t1时现有像素的操作状态的电路图;
图6为描述了时刻t2时现有像素的操作状态的电路图;
图7为描述了针对阈值校正时间段的第一时刻t4时现有像素的操作状态的电路图;
图8是描述了现有像素中驱动晶体管的源极电压与时间对比的特征的图;
图9为描述了时刻t6时现有像素的操作状态的电路图;
图10为描述了时刻t7时现有像素的操作状态的电路图;
图11描述了把迁移率作为参数的、现有像素中驱动晶体管的源极电压与时间对比的特征;
图12为详细解释了图2中现有像素的操作的电路图;
图13A和13B分别为描述了现有像素的基板的现有布局和图13A中所示的现有像素的等效电路的顶部平面图;
图14为通过部分地放大图3中所示的时序图所获得的时序图,解释了现有像素的操作;
图15为图14中所示的圆形框所指示的时间点时现有像素的等效电路图;
图16为解释了寄生在写晶体管上的寄生电容的大小的差别的顶部平面图;
图17A为描述了现有像素电路的基板的现有布局的顶部平面图;
图17B为描述了根据本发明的实施例的像素电路的基板的布局的顶部平面图;以及
图18为解释了根据本发明的所述实施例的像素电路的操作的时序图。
具体实施方式
首先,为了便于对本发明的理解,以及为了使本发明实施例的背景清晰,将参考图1~12描述将使用有机EL器件的面板(以下,将其称为“EL面板”)作为基础的配置与操作。
图1为描述了把该EL面板作为基础的配置的方框图。
图1中所描述的EL面板100由像素阵列部分102、水平选择器HSEL 103、写扫描器WSCN 104、以及电源扫描器DSCN 105构成。在这一情况下,在像素阵列部分102中,以矩阵排列(N×M个)像素(像素电路)101-(1,1)~101-(N,M)。另外,水平选择器HSEL 103、写扫描器WSCN 104、以及电源扫描器DSCN 105驱动像素阵列部分102。此处,M和N为互相独立设置的整数。
另外,EL面板还具有M条扫描线WSL10-1~WSL10-M、M条电源线DSL10-1~DSL10-M、以及N条视频信号线DTL10-1~DTL10-N。
注意,当在以下的描述中不需要特别区分扫描线WSL10-1~WSL10-M、视频信号线DTL10-1~DTL10-N、像素101-(1,1)~101-(N,M)、或者电源线DSL10-1~DSL10-M时,分别简单地把它们称为扫描线WSL10、视频信号线DTL10、像素101或者电源线DSL10。
分别通过扫描线WSL10-1和电源线DSL10-1,把属于像素101-(1,1)~101-(N,M)的第一行的像素101-(1,1)~101-(N,1)连接于写扫描器104和电源扫描器105。另外,还通过扫描线WSL10-M和电源线DSL10-M,把属于像素101-(1,1)~101-(N,M)的第M行的像素101-(1,M)~101-(N,M)连接于写扫描器104和电源扫描器105。并且沿行方向的该连接形式还应用于沿像素101-(1,1)~101-(N,M)的行方向上所布置的其它像素101。
另外,还通过视频信号线DTL10-1,把属于像素101-(1,1)~101-(N,M)的第一列的像素101-(1,1)~101-(1,M)连接于水平选择器103。另外,还通过视频信号线DTL10-N,把属于像素101-(1,1)~101-(N,M)的第N列的像素101-(N,1)~101-(N,M)连接于水平选择器103。并且沿列方向的该连接形式还应用于沿像素101-(1,1)~101-(N,M)的列方向上所布置的其它像素101。
写扫描器104通过水平周期1H,相继地把控制信号提供给扫描线WSL10-1~WSL10-M,从而以线顺序方式、按行扫描像素101。电源扫描器105根据线顺序扫描把第一电位Vcc(以下将对其加以描述)或者第二电位Vss(以下将对其加以描述)的电源电压提供给电源线DSL10-1~DSL10-M。而且,水平选择器103根据线顺序扫描,在每一个水平时间段1H中,把成为视频信号的信号电位Vsig和参考电位Vofs互相加以转换,从而把通过这一转换所获得的电位提供给沿列方向布线的视频信号线DTL10-1~DTL10-N。
通过向按图1中所示所配置的EL面板100添加由源极驱动器和栅极驱动器所构成的驱动器集成电路(IC),来配置面板模块。另外,还通过向该面板模块添加电源电路、图像大规模集成电路(LSI)等得到显示装置。例如,包括EL面板100的显示装置可以被用作移动电话、数字静态照相机、数字摄像机、电视接收器、打印机等的显示部分。
图2为在图1中所示EL面板100中所包括的(N×M)个像素101中的一个像素101的放大图。即,图2为电路图,方框中局部地描述了图1中所示每一像素101的详细配置。
注意,从图1中可以明显看出,连接于图2中的像素101的扫描线WSL10、视频信号线DTL10、以及电源线DSL10分别对应于像素101-(n,m)的扫描线WSL10-(n,m)、视频信号线DTL10-(n,m)、以及电源线DSL10-(n,m)(n=1,2,...,N,以及m=1,2,...,M)。
图2中所示的像素由写晶体管31、驱动晶体管32、存储电容器33、以及发光元件34构成。在点WS处,把写晶体管31的栅极31g连接于扫描线WSL10。把写晶体管31的漏极31d连接于视频信号线DTL10。并且,把写晶体管31的源极31s连接于驱动晶体管32的栅极32g。
把驱动晶体管32的源极32s和漏极32d之一连接于发光元件34的阳极,并且把其中的另一个连接于电源线DSL10。把存储电容器33连接于驱动晶体管32的栅极32g和发光元件34的阳极之间。另外,还把发光元件34的阴极连接于设置在预定电位Vcat处的配线35。
在这一例子中,均按N-沟道晶体管的形式配置写晶体管31和驱动晶体管32,从而可以使用非晶硅来制造。此处,与制造低温多晶硅相比,可以较便宜地制造非晶硅。因此,能够显著降低整个像素电路的制造成本。
发光元件34按对应于提供给其的电流值Ids的灰度发光。即,发光元件34像作为电流发光元件那样的有机EL元件一样运作。
在按上述方式所配置的像素101中,当根据从扫描线WSL10提供给其的控制信号导通(导通)写晶体管31时,存储电容器33蓄积通过视频信号线DTL10从水平选择器103提供给其的电荷,并且把这些电荷保持在其中。即,对应于如此蓄积的电荷的预定电压被保持在存储电容器33中。驱动晶体管32接收从被设置在第一电位Vcc的电源线DSL10提供给其的电流,并导致对应于在存储电容器33中保持的信号电位Vsig的驱动电流Ids流过发光元件34。致使预定驱动电流Ids流过发光元件34,以便发光元件34发光。
像素101具有阈值校正功能。阈值校正功能意味着致使存储电容器33在其中保持对应于驱动晶体管32的阈值电压Vth的电压的功能。像素101的阈值校正功能的实施,使消除致使EL面板100每一像素分散的驱动晶体管32的阈值电压Vth的影响成为可能。
另外,除了以上所描述的阈值校正功能,像素101还具有迁移率校正功能。迁移率校正功能指的是当把信号电位Vsig保持在存储电容器33中时,把对驱动晶体管32的迁移率μ的校正添加于信号电位Vsig的功能。
而且,像素101还具有引导(bootstrap)功能。引导功能意味着致使栅极电位Vg可与驱动晶体管32的源极电位Vs的变化而协作的功能。像素101的引导功能的实施,使跨越驱动晶体管32的栅极32g和源极32s所形成的电压保持不变成为可能。
注意,以下,还将参考诸如图7、11以及12等图描述阈值校正功能、迁移率校正功能、以及引导功能。
图3为时序图,解释了图2中所示像素101的操作。
图3描述了同一时间轴(在图中沿横向)中扫描线WSL10、电源线DSL10、以及视频信号线DTL10的电位变化,以及对应于这些变化的驱动晶体管32的栅极电位Vg和源极电位Vs的变化。
在图3中,直至t1的时间段为发光时间段T1,在发光时间段T1期间,执行持续前一水平时间段1H的光发射。
从发光时间段T1的结束时的时刻t1至时刻t4的时间段,为阈值校正准备时间段T2,在阈值校正准备时间段T2期间,对驱动晶体管32的栅极电位Vg和源极电位Vs进行初始化,从而为阈值电压校正操作做好准备。
在阈值校正准备时间段T2期间,电源扫描器105在时刻t1把电源线DSL10的电位从高电位Vcc转换至低电位Vss。另外,水平选择器103在时刻t2把视频信号线DTL10的电位从信号电位Vsig转换至参考电位Vofs。接下来,在时刻t3,写扫描器104把扫描线WSL10的电位从低电位转换至高电位,从而导通写晶体管31。因此,驱动晶体管32的栅极电位Vg被复位为参考电位Vofs,并且驱动晶体管32的源极电位Vs被复位为电源线DSL10的低电位Vss。
从时刻t4至时刻t5的时间段为阈值校正时间段T3,在阈值校正时间段T3期间,执行阈值电压校正操作。在阈值校正时间段T3期间,电源扫描器105在时刻t4把电源线DSL10的电位从低电位Vss转换至高电位Vcc。因此,把对应于阈值电压Vth的电压写到被连接在驱动晶体管32的栅极32g和源极32s之间的存储电容器33。
在从时刻t5至时刻t7的写+迁移率校正准备时间段T4期间,临时把扫描线WSL10的电位从高电位转换至低电位。而且,在紧在时刻t7之前的时刻t6,水平选择器103把视频信号线DTL10的电位从参考电位Vofs转换至对应于灰度的信号电位Vsig。
此外,在从时刻t7至时刻t8的写+迁移率校正时间段T5期间,执行用于写视频信号的操作和迁移率校正操作。即,在从时刻t7至时刻t8的写+迁移率校正时间段T5期间,扫描线WSL10的电位被设置为高电位。因此,通过把视频信号的信号电位Vsig添加于阈值电压Vth所获得的电压被写到存储电容器33,并且从在存储电容器33中保持的电压减去用于迁移率校正的电压ΔVμ。
在写+迁移率校正时间段T5结束后的时刻t8,扫描线WSL10的电位被设置为低电位。而且,在时刻t8结束和之后的发光时间段T6期间,发光元件34发射具有对应于信号电压Vsig的发射亮度的光。发光元件34的发射亮度不受驱动晶体管23的阈值电压Vth和迁移率μ的分散的影响,因为通过对应于阈值电压Vth的电压以及用于迁移率校正的电压ΔVμ来调整信号电位Vsig。
注意,在发光时间段T6的开始处,执行引导操作,因此,在驱动晶体管32的栅极至源极电压Vgs(=Vsig+Vth-ΔVμ)保持不变的同时,驱动晶体管32的栅极电位Vg和源极电位Vs的每个均上升。
另外,在从时刻t8逝去预定时间之后的时刻t9,致使视频信号线DTL10的电位从信号电位Vsig降至参考电位Vofs。在图3中,从时刻t2至时刻t9的时间段对应于水平时间段1H。
按以上所描述的方式,在具有如此配置的像素101的EL面板100中,能够在不受驱动晶体管32的阈值电压Vth和迁移率μ的分散的影响的情况下,致使发光元件34发光。
现在,将参考图4~12,更详细地描述像素101的操作。
图4描述了发光时间段T1期间的像素101的操作状态。
在发光时间段T1期间,把写晶体管31保持为截止状态(扫描线WSL10的电位被保持为低电位),并且电源线DSL10的电位被保持为高电位Vcc。于是,驱动晶体管32把驱动电流Ids提供给发光元件34。此时,由于设置驱动晶体管32以便在饱和区域中操作,所以被使得流过发光元件34的驱动电流Ids根据驱动晶体管32的栅极至源极电压Vgs,取由表达式(1)所表示的值:
Ids=(1/2)·μ·(W/L)·Cox·(Vgs-Vth)2 ....(1)
其中,μ为迁移率,W为驱动晶体管32的栅极宽度,L为驱动晶体管32的栅极长度,Cox为驱动晶体管32中每单位面积栅极氧化膜的电容,Vgs为跨越驱动晶体管32的栅极32g和源极32s(栅极至源极电压)形成的电压。注意,所述饱和区域意味着满足条件(Vgs-Vth<Vds)(Vds为跨越驱动晶体管32的源极32s和漏极32d形成的电压)的状态。
另外,如图5中所示,在阈值校正准备时间段T2的第一时刻t1,电源扫描器105把电源线DSL10的电位从高电位Vcc(第一电位)转换为低电位Vss(第二电位)。此时,当电源线DSL10的电位Vss小于发光元件34的阈值电压Vthe1和阴极电位Vcat之和时(当Vss<Vthe1+Vcat时),发光元件34结束发光,从而,被连接于电源线DSL10的驱动晶体管32侧变为源极32s。另外,以低电位Vss对发光元件34的阳极充电。
接下来,如图6中所示,在水平选择器103在时刻t2把视频信号线DTL10的电位从信号电位Vsig转换至参考电位Vofs之后,写扫描器104在时刻t3把扫描线WSL10的电位从低电位转换为高电位,从而导通写晶体管31。因此,驱动晶体管32的栅极电位Vg降至参考电位Vofs,以致驱动晶体管32的栅极至源极电压Vgs取值(Vofs-Vss)。此处,从执行下一个阈值校正时间段T3的阈值校正操作的需求的角度,驱动晶体管32的栅极至源极电压Vgs,即,电压(Vofs-Vss),需要大于阈值电压Vth(Vofs-Vss>Vth)。反过来讲,对参考电位Vofs和低电位Vss进行设置以满足条件(Vofs-Vss>Vth)。
同样,如图7中所示,当在阈值校正时间段T3的第一时刻t4时电源扫描器105把电源线DSL10的电位从低电位Vss转换至高电位Vcc时,连接于发光元件34的阳极的驱动晶体管32侧变为源极32s。因此,致使电流流过图7中所示的划线所表示的路径。
此处,可以以二极管34A和具有在其上寄生的寄生电容Cel的存储电容器34B的并联组合的形式来等效地表示发光元件34。于是,在发光元件34的漏电电流明显小于被导致流过驱动晶体管32的电流的情况下(在满足关系(Vel≤Vcat+Vthe1)的情况下),把被导致流过驱动晶体管32的电流用于对存储电容器33和34B充电。如图8中所示,发光元件34的阳极电位Vel(驱动晶体管32的源极电位Vs)根据被导致流过驱动晶体管32的电流而上升。在预定时间逝去之后,驱动晶体管32的栅极至源极电压Vgs达到驱动晶体管32的阈值电压Vth。另外,此时由(Vofs-Vth)给出发光元件34的阳极电位Vel。此处,发光元件34的阳极电位Vel等于或小于发光元件34的阈值电压Vthe1和阴极电位Vcat之和(Vel=(Vofs-Vth)≤(Vcat+Vthe1))。
此后,如图9中所示,在时刻t5,把扫描线WSL10的电位从高电位转换为低电位,以截止写晶体管31,从而完成了阈值校正操作(阈值校正时间段T3)。
在随后的写+迁移率校正准备时间段T4的时刻t6之后,水平选择器103把视频信号线DTL10的电位从参考电位Vofs转换为对应于所述灰度的信号电位Vsig(参考图9),像素101的操作进入写+迁移率校正时间段T5。于是,如图10中所示,在时刻t7,扫描线WSL10的电位被设置为高电位,以便执行用于写视频信号的操作以及迁移率校正操作。把驱动晶体管32的栅极电位Vg保持在信号电位Vsig,因为把写晶体管31被保持为导通状态。然而,驱动晶体管32的源极电位Vs随时间上升,因为使得来自电源线DSL10的电流流过写晶体管31。
已经完成了针对驱动晶体管32的阈值校正操作。因此,可由表达式(2)表示表达式(1)的右手侧边中的项(Vgs-Vth)2:
(Vgs-Vth)2={(Vsig-(Vofs-Vth))-Vth}2=((Vsig-Vofs)2 ....(2)
于是,由于消除了阈值电压Vth项的影响,驱动晶体管32导致流动的驱动电流Ids反映了驱动晶体管32的迁移率μ。具体地讲,如图11中所示,当迁移率μ大时,来自驱动晶体管32的驱动电流Ids变大,因此驱动晶体管32的源极电位Vs迅速上升。另一方面,当迁移率μ小时,来自驱动晶体管32的驱动电流Ids变小,因此驱动晶体管32的源极电位Vs缓慢上升。换句话说,在给定时间逝去之后的某一时间点,当迁移率μ大时,驱动晶体管32的所上升的源极电位Vs的量ΔVμ(电位校正值)变大,而当迁移率μ小时,驱动晶体管32的所上升的源极电位Vs的量ΔVμ(电位校正值)变小。于是,由于迁移率μ的反映,像素101中驱动晶体管32的栅极至源极电压Vgs的分散变小。因此,在给定时间逝去之后,像素101的栅极至源极电压Vgs变为理想地校正驱动晶体管32的迁移率μ的分散的电压。
在时刻t8,扫描线WSL10的电位被设置为低电位,从而截止写晶体管31。因此,完成了针对写+迁移率校正时间段T5的像素101的操作,接下来进入发光时间段T6(参考图12)。
对于发光时间段T6,令驱动晶体管32的栅极至源极电压Vgs保持不变。于是,驱动晶体管32把恒定电流Ids′提供给发光元件34,发光元件34的阳极电位Vel上升至如下电压Vx:通过该电压,致使电流、即恒定电流Ids′流过发光元件34。因此,发光元件34发光。当驱动晶体管32的源极电位Vs上升时,基于存储电容器33的引导功能,驱动晶体管32的栅极电位Vg也随驱动晶体管32的源极电位Vs的上升而上升。
当发光时间段变长时,图12中所示的点B处的电位依发光元件34的I-V特征随时间改变(随时间恶化)。然而,被导致流过发光元件34的电流不改变,因为驱动晶体管32的栅极至源极电压Vgs被保持为常数值。于是,即使当发光元件34依发光元件34的I-V特征随时间恶化,也可致使恒定电流Ids′连续地流过发光元件34。因此,不存在发光元件34的亮度的变化。
如以上所描述的,如图2中所示,在包括像素101的EL面板100中,可以根据阈值校正功能和迁移率校正功能来校正像素101的阈值电压Vth和迁移率μ的分散。另外,也可以校正发光元件34的时间上的变化(恶化)。
因此,通过使用图2中所示EL面板100的显示装置,可以获得高等级的图像质量。
此处,将参考图13A、13B~图16描述在“发明内容”段的开场中描述的在现有技术中的所述问题的主要因素。
图13B再次描述了图2中所示像素101的等效电路。图13A描述了图2中所示像素101的基板的现有布局。
通过进行作为像素101的制造工艺之一的曝光处理,按在图13A中所示的基板上从下侧开始的次序,层压至少第一金属层M1和第二金属层M2。注意,在图13A中,由从左上方到右下方所画的下降对角线来表示第一金属层M1,由从左下方到右上方所画的上升对角线来表示第二金属层M2。
在图13A中所示的基板上,把写晶体管31安排在图中的左上方,把存储电容器33安排在写晶体管31的右手侧,并且把驱动晶体管32安排在存储电容器33的右手侧。
如图13A中所示,写晶体管31的栅极31g被形成作为第一金属层M1的一部分。写晶体管31的漏极31d和源极31s被分别形成作为第二金属层M2的部分。然而,在这一情况下,形成第二金属层M2的这些部分以便在第二金属层M2中互相独立。注意,以下将把形成写晶体管31的漏极31d的第二金属层M2的部分称为“在漏极31d侧上的第二金属层M2”,而把形成写晶体管31的源极31s的第二金属层M2的部分称为“在源极31s侧上的第二金属层M2”。
形成在漏极31d侧上的第二金属层M2,以便具有矩形形状。同样,形成在源极31s侧上的第二金属层M2,以便具有类似L的形状。在这一情况下,把在漏极31d侧上的第二金属层M2和在源极31s侧上的第二金属层M2安排在形成写晶体管31的栅极31g的第一金属层M1的一部分上,以便矩形的每个长边和类似L的形状的长线段部分大约互相平行。
而且,在图13A中所示的基板上,即在现有基板中,形成在漏极31d侧上的第二金属层M2和在源极31s侧上的第二金属层M2,以便矩形的每个长边和类似L的形状的长线段部分具有大约相同的长度。
图14为时序图,解释了图13A中所示基板上实现的像素101、即现有像素101的操作。在图14中所示的时序图中,放大了图3中所示时序图的时刻t4~时刻t8的段。
把图14中所示的流程图与图3中所示的流程图加以比较,发现下列现象。即,在现有像素101的情况下,当在发光时间段T6之初、在时刻t8时和在时刻t8之后(由图14中所示的圆形框51来表示)执行引导操作时,驱动晶体管32的栅极电位Vg下降。换句话说,在作为写+迁移率校正时间段T5的结束时间点的时刻t8,把扫描线WSL10的电位从高电位转换为低电位,即,扫描线WSL10的电位极大地改变ΔWS。此时,出现了驱动晶体管32的栅极电压Vg因所谓穿通(feedthrough)效应而下降的现象。
图15中所示的是图14中所示的圆形框51所指示的时间点时的像素101的等效电路。另外,由表达式(3)表示了因这一时间点的穿通效应而导致的驱动晶体管32所下降的栅极电压Vg的量Vfs(以下,将其称为“穿通电压下降量”):
Vfs=Cws×ΔWS/[{Cel·(Cs+Cgs)/(Cel+Cs+Cgs)}+Cws+Cgd] ....(3)
其中,Cws为写晶体管31的源极31s和栅极31g之间的寄生电容(以下,将其称为“写晶体管寄生电容”),Cel为发光元件34中存储电容器34B的寄生电容(以下,将其称为“有机EL电容”),Cs为存储电容器33的电容,Cgs为驱动晶体管32的栅极32g和源极32s之间的寄生电容(以下,将其称为“驱动晶体管栅极至源极寄生电容”),以及Cgd为驱动晶体管32的栅极32g和漏极32d之间的寄生电容(以下,将其称为“驱动晶体管栅极至漏极寄生电容”)。
如表达式(3)的右手侧边中所示,可以看出受到穿通电压下降量最大影响的参数是分母之一、即写晶体管寄生电容Cws。
如图16中所示,写晶体管寄生电容Cws随在源极31s侧上的第二金属层M2的、在形成写晶体管31的栅极电极31g的第一金属层M1之上存在的部分(重叠部分)的面积而改变。即,写晶体管寄生电容Cws随重叠部分的面积的变大而变大。
此处,重叠部分的每一长边的线宽度d1,即写晶体管31中的矩形部分约等于构成EL面板的每一像素101-(1,1)~101-(N,M)中的写晶体管31中的矩形部分。另一方面,每一短边的线宽度ds在构成EL面板的像素101-(1,1)~101-(N,M)中分散。这一分散的原因在于,对构成EL面板的像素101-(1,1)~101-(N,M)中任何一个独立于对其它像素的曝光处理地执行以上所描述的曝光处理。即,由于针对构成EL面板的像素101-(1,1)~101-(N,M)中的每一像素形成第一金属层M1和第二金属层M2,所以不可能理想地抑制在第一金属层M1和第二金属层M2之间的短边中的差ds的分散(以下,将其称为“线宽度差ds”)。
即,线宽度差ds在构成EL面板的像素101-(1,1)~101-(N,M)中分散。即,在源极31s上的第二金属层M2的、重叠了形成栅极31g的第一金属层M1的部分的面积在构成EL面板的像素101-(1,1)~101-(N,M)中分散。于是,写晶体管寄生电容Cws在构成EL面板的像素101-(1,1)~101-(N,M)中分散。因此,从表达式(3)中可以明显看出,穿通电压下降量Vfs在构成EL面板的像素101-(1,1)~101-(N,M)中分散。
然而,当穿通电压下降量Vfs在构成EL面板的像素101-(1,1)~101-(N,M)中分散时,则亮度也相应地在构成EL面板的像素电路101-(1,1)~101-(N,M)中分散。在这一情况下,当一个像素和与其相邻的任何一个像素之间的亮度差为1%或者1%以上时,则会产生这样的问题:把整个EL面板看作为图像的用户,视觉上将这一亮度差识别为不均匀性。即,产生“发明概述”段的开场中所描述的问题。
换句话说,导致“发明概述”段的开场中所述的问题的主要因素是,写晶体管寄生电容Cws在构成EL面板的像素101-(1,1)~101-(N,M)中分散。
为了解决以上所描述的问题,本发明的实施例的发明者发明了这样一种技术构想:令写晶体管31的源极31s侧上的第二金属层M2的面积比现有技术的情况小,更好的做法是这样一种技术构想:令在写晶体管31的源极31s侧上第二金属层M2的、重叠了形成写晶体管31的栅极31g的第一金属层M1的部分的面积比现有技术的情况小。
基于以上所描述的技术构想,本发明的实施例的发明者发明了图17B中所示的布局,作为像素101的基板的布局。
即,图17B为顶部平面图,描述了本发明的实施例的像素电路101的基板的布局。以下,将把基于图17B中所示的布局所制造的基板称为“图17B中所示的本发明的实施例的基板”。
为了弄清楚图17B中所示的本发明实施例的基板的特性,图17A中描述了像素电路101的基板的现有布局。即,图17A与图13A相同。然而,图17A的图的放大倍数与图13A的图的放大倍数相差无几。以下,将把基于图17A中所示的布局所制造的基板称为“图17A中所示的现有基板”。
通过把图17B中所示的本发明实施例的基板与图17A中所示的现有基板相比较,图17B中所示的本发明实施例的基板上的构成元件和这些构成元件的布置位置与图17A中所示的现有基板中的那些基本一样。然而,如图17B的圆形虚线框52中所示,理解,在图17B中所示的本发明实施例的基板中的写晶体管31的源极31s上的第二金属层M2的面积小于图17A中所示的现有基板中的。
在这一情况下,在图17B中所示的本发明实施例的基板中构成EL面板的像素101-(1,1)~101-(N,M)中的任何写晶体管寄生电容Cws小于在图17A中所示的现有基板中的。因此,从表达式(3)中可以明显看出,图17B中所示的本发明实施例的基板中的、构成EL面板的像素101-(1,1)~101-(N,M)中的任何穿通电压下降量小于在图17A中所示的现有基板中的。
图18为时序图,解释了图17B中所示的本发明实施例的基板上所实现的像素101的操作,即,根据本发明的实施例的像素101的操作。在图18中,放大了图3中所示时序图的从时刻t4至时刻t8的范围。
通过把图18中所示的圆形框53与解释了现有像素电路101的操作的图14中所示的圆形框51加以比较,可以看出,在本发明实施例的像素电路101中(参考图18)的、驱动晶体管32的所下降的栅极电位Vg的量、即穿通电压下降量小于在现有像素电路101中(参考图14)的。
此处,在图17B中所示的本发明实施例的基板中的、构成EL面板的像素101-(1,1)~101-(N,M)中的任何写晶体管寄生电容Cws小于图17A中所示的现有基板中,意味着下列情况。即,在图17B中所示的本发明实施例的基板中的、构成EL面板的像素电路101-(1,1)~101-(N,M)中的写晶体管寄生电容Cws的分散度小于图17A中所示的现有基板中的、构成EL面板的像素电路101-(1,1)~101-(N,M)中的写晶体管寄生电容Cws的分散度。
据此,构成EL面板的像素电路101-(1,1)~101-(N,M)中的写晶体管寄生电容Cws的分散度变小的事实使得构成EL面板的像素电路101-(1,1)~101-(N,M)中穿通电压下降量在分散度上降低。因此,构成EL面板的像素电路101-(1,1)~101-(N,M)中亮度的分散度也降低。
此处,当可以降低亮度的分散度,以便使在一个像素和与其相邻的任何一个像素之间的亮度差小于1%时,把整个EL面板看作为图像的用户视觉上识别该图像没有发生不均匀性。即,可能解决“发明概述”段的开场中所描述的问题。
换句话说,为了解决“发明概述”段的开场中所描述的问题,只需要令在源极31s侧上的第二金属层M2的、重叠了形成写晶体管31的栅极31g的第一金属层M1的部分的面积小于允许在一个像素和与其相邻的任何一个像素之间的亮度差为大约1%的预定面积。
此处,对于减小重叠部分的面积的技术,期望使用一种使线宽度差ds(参考图16)小于现有线宽度差ds的技术、以及一种使每个长边的线宽度d1(参考图16)短于现有线宽度d1的技术。尽管在本发明的实施例中可以采用这两种技术中的任何一种技术,但本发明采用了后一种技术。
以下,将描述根据本发明的实施例的EL面板。
所述EL面板包括像素电路(像素)101,具有:具有二极管特征的发光元件34,用于根据驱动电流发光;写晶体管31,用于对视频信号进行采样;驱动晶体管32,用于向发光元件34供应驱动电流;以及存储电容器33,用于在其中保持预定电位。把存储电容器33分别连接于发光元件34的阳极侧和驱动晶体管32的栅极的每个。在这一情况下,在像素电路101中,形成用作写晶体管31的栅极的第一金属层M1和用作写晶体管31的源极的第二金属层M2的层压部分,以便具有等于或小于预定面积的面积。
另外,较佳的做法是,在第二金属层M2中,与用作写晶体管31源极的第二部分相分离地形成用作写晶体管31的漏极的第一部分,并且按如下方式形成第二部分:其面对第一部分的线的长度等于或小于给定值。
本发明的实施例决不局限于以上所描述的实施例,因此在不背离本发明的宗旨的情况下,可以对本发明进行多方面的改动。
本发明包含与2008年5月30日向日本专利局提出的日本优先专利申请JP 2008-142438中所公开内容相关的主题,特将其全部内容并入此处,以作参考。
这一技术领域中的熟练技术人员应该意识到,可以依据设计要求和其它因素,对本发明进行多种修改、组合、局部组合以及变动,只要这些修改、组合、局部组合以及变动处于所附权利要求或者其等效要求的范围内即可。
Claims (4)
1.一种电子电路,包含:
具有二极管特征的发光元件,用于根据驱动电流而发光;
采样晶体管,用于对视频信号进行采样;
驱动晶体管,用于向所述发光元件供应驱动电流;以及
保持电容器,用于在其中保持预定电位,把所述保持电容器连接于所述发光元件的阳极侧和所述驱动晶体管的栅极的每个;
其中,用作所述采样晶体管的栅极的第一金属层和用作所述采样晶体管的源极的第二金属层的层压部分被形成以便具有等于或小于预定面积的面积。
2.根据权利要求1所述的电子电路,其中,在所述第二金属层中,与用作所述采样晶体管的所述源极的第二部分相分离地形成用作所述采样晶体管的漏极的第一部分;以及
按如下方式形成所述第二部分:其面对所述第一部分的线的长度变得等于或小于给定值。
3.一种面板,包含:
像素电路,该像素电路具有:
具有二极管特征的发光元件,用于根据驱动电流而发光;
采样晶体管,用于对视频信号进行采样;
驱动晶体管,用于向所述发光元件供应驱动电流;以及
保持电容器,用于在其中保持预定电位,把所述保持电容器分别连接于所述发光元件的阳极侧和所述驱动晶体管的栅极的每个;
其中,在所述像素电路中,用作所述采样晶体管的栅极的第一金属层和用作所述采样晶体管的源极的第二金属层的层压部分被形成以便具有等于或小于预定面积的面积。
4.根据权利要求3所述的面板,其中,在所述第二金属层中,与用作所述采样晶体管的所述源极的第二部分相分离地形成用作所述采样晶体管的漏极的第一部分;以及
按如下方式形成所述第二部分:其面对所述第一部分的线的长度变得等于或小于给定值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP142438/08 | 2008-05-30 | ||
JP2008142438A JP2009288625A (ja) | 2008-05-30 | 2008-05-30 | 電子回路およびパネル |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593488A true CN101593488A (zh) | 2009-12-02 |
CN101593488B CN101593488B (zh) | 2012-07-18 |
Family
ID=41379151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910142706.0A Expired - Fee Related CN101593488B (zh) | 2008-05-30 | 2009-05-31 | 电子电路及具有电子电路的面板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090295690A1 (zh) |
JP (1) | JP2009288625A (zh) |
KR (1) | KR20090124945A (zh) |
CN (1) | CN101593488B (zh) |
TW (1) | TWI413964B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606159A (zh) * | 2013-11-28 | 2014-02-26 | 广东威创视讯科技股份有限公司 | 一种拼接墙分析方法和系统 |
CN103927988A (zh) * | 2014-04-03 | 2014-07-16 | 深圳市华星光电技术有限公司 | 一种oled显示器的阵列基板 |
CN108022960A (zh) * | 2016-11-03 | 2018-05-11 | 三星显示有限公司 | 显示基底以及包括其的显示设备 |
CN110827753A (zh) * | 2018-08-13 | 2020-02-21 | 精工爱普生株式会社 | 发光装置和电子设备 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482674A (en) * | 1987-09-25 | 1989-03-28 | Casio Computer Co Ltd | Thin film transistor |
US6067062A (en) * | 1990-09-05 | 2000-05-23 | Seiko Instruments Inc. | Light valve device |
WO2001026085A1 (fr) * | 1999-10-04 | 2001-04-12 | Matsushita Electric Industrial Co., Ltd. | Procede de commande d'un panneau d'affichage, dispositif de correction de la luminance d'un panneau d'affichage, et dispositif de commande d'un panneau d'affichage |
JP4211250B2 (ja) * | 2000-10-12 | 2009-01-21 | セイコーエプソン株式会社 | トランジスタ及びそれを備える表示装置 |
JP2003188388A (ja) * | 2001-12-21 | 2003-07-04 | Sony Corp | Fetの素子構造 |
JP3956347B2 (ja) * | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ装置 |
US7109952B2 (en) * | 2002-06-11 | 2006-09-19 | Samsung Sdi Co., Ltd. | Light emitting display, light emitting display panel, and driving method thereof |
JP2004093682A (ja) * | 2002-08-29 | 2004-03-25 | Toshiba Matsushita Display Technology Co Ltd | El表示パネル、el表示パネルの駆動方法、el表示装置の駆動回路およびel表示装置 |
JP4443179B2 (ja) * | 2003-09-29 | 2010-03-31 | 三洋電機株式会社 | 有機elパネル |
JP4180018B2 (ja) * | 2003-11-07 | 2008-11-12 | 三洋電機株式会社 | 画素回路及び表示装置 |
JP2005175248A (ja) * | 2003-12-12 | 2005-06-30 | Sanyo Electric Co Ltd | フィールドシーケンシャル方式液晶表示装置 |
TW200540774A (en) * | 2004-04-12 | 2005-12-16 | Sanyo Electric Co | Organic EL pixel circuit |
KR100696469B1 (ko) * | 2004-06-08 | 2007-03-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치 |
JP2006039456A (ja) * | 2004-07-30 | 2006-02-09 | Oki Electric Ind Co Ltd | パネル表示装置の駆動回路およびパネル表示装置の駆動方法 |
JP4962682B2 (ja) * | 2005-03-16 | 2012-06-27 | カシオ計算機株式会社 | 発光駆動回路及び表示装置 |
EP1879170A1 (en) * | 2006-07-10 | 2008-01-16 | THOMSON Licensing | Current drive for light emitting diodes |
US20080106500A1 (en) * | 2006-11-03 | 2008-05-08 | Ihor Wacyk | Amolded direct voltage pixel drive for minaturization |
JP4415983B2 (ja) * | 2006-11-13 | 2010-02-17 | ソニー株式会社 | 表示装置及びその駆動方法 |
-
2008
- 2008-05-30 JP JP2008142438A patent/JP2009288625A/ja active Pending
-
2009
- 2009-04-09 US US12/385,497 patent/US20090295690A1/en not_active Abandoned
- 2009-04-15 TW TW098112540A patent/TWI413964B/zh not_active IP Right Cessation
- 2009-05-25 KR KR1020090045323A patent/KR20090124945A/ko not_active Application Discontinuation
- 2009-05-31 CN CN200910142706.0A patent/CN101593488B/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606159A (zh) * | 2013-11-28 | 2014-02-26 | 广东威创视讯科技股份有限公司 | 一种拼接墙分析方法和系统 |
CN103606159B (zh) * | 2013-11-28 | 2017-06-13 | 广东威创视讯科技股份有限公司 | 一种拼接墙分析方法和系统 |
CN103927988A (zh) * | 2014-04-03 | 2014-07-16 | 深圳市华星光电技术有限公司 | 一种oled显示器的阵列基板 |
CN108022960A (zh) * | 2016-11-03 | 2018-05-11 | 三星显示有限公司 | 显示基底以及包括其的显示设备 |
CN108022960B (zh) * | 2016-11-03 | 2023-08-01 | 三星显示有限公司 | 显示基底以及包括其的显示设备 |
CN110827753A (zh) * | 2018-08-13 | 2020-02-21 | 精工爱普生株式会社 | 发光装置和电子设备 |
CN110827753B (zh) * | 2018-08-13 | 2022-04-26 | 精工爱普生株式会社 | 发光装置和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TW200951921A (en) | 2009-12-16 |
CN101593488B (zh) | 2012-07-18 |
KR20090124945A (ko) | 2009-12-03 |
TWI413964B (zh) | 2013-11-01 |
US20090295690A1 (en) | 2009-12-03 |
JP2009288625A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101360303B1 (ko) | 표시 장치 및 전자 기기 | |
CN101383125B (zh) | 显示设备和电子装置 | |
US8471838B2 (en) | Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit | |
CN101131804B (zh) | 显示设备及其驱动方法和电子设备 | |
KR101424693B1 (ko) | 표시장치 및 그 구동방법 | |
CN101887684B (zh) | 显示装置 | |
CN101334965B (zh) | 电致发光显示面板、电源线驱动装置和电子设备 | |
US9024929B2 (en) | Display device and electronic apparatus | |
JP2008032863A (ja) | 表示装置およびその駆動方法 | |
US8477087B2 (en) | Panel and drive control method | |
JP2008032862A (ja) | 表示装置及びその駆動方法 | |
CN101551974A (zh) | 面板和驱动控制方法 | |
CN101887686B (zh) | 显示装置和驱动控制方法 | |
CN101650916A (zh) | 显示设备和电子装置 | |
CN101447169A (zh) | 显示设备、制造方法及其制造设备 | |
CN101471029A (zh) | 显示设备、驱动显示设备的方法、及电子装置 | |
CN100594532C (zh) | 显示装置和电子设备 | |
CN101640026A (zh) | 显示装置、用于驱动该显示装置的方法以及电子装置 | |
CN101447504A (zh) | 电致发光显示面板和电子装置 | |
CN101593488B (zh) | 电子电路及具有电子电路的面板 | |
US8269800B2 (en) | Display device and electronic apparatus | |
JP4544355B2 (ja) | 画素回路及びその駆動方法と表示装置及びその駆動方法 | |
JP2010122604A (ja) | 表示装置及び電子機器 | |
JP2009288624A (ja) | 電子回路およびパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 |