CN101589378B - 通过虚拟块防止超时的便携式模块接口 - Google Patents

Abstract

本发明提供用于解决可拆卸式模块的物理接口标准的超时限制的方法及系统。通过使用虚拟数据块来保持总线活动，可骗过总线超时要求(在任一方向上)，以从而允许执行更复杂的处理操作，所述操作原本可能未可靠地配合于超时周期内。此情形允许存储器系统执行应用程序或处理数据持续可能超出特定规范的总线超时的时间周期。所述存储器系统中的控制器解除断言就绪信号且保持连接计算机系统的所述总线处于“忙碌”状态，直到所述存储器系统即将超时为止。在写入操作期间，所述控制器在写入总线超时周期期满之前从所述计算机系统接收虚拟数据块，从而致使所述总线超时周期得以重置。在读取操作期间，所述控制器在读取总线超时周期期满之前将虚拟数据块发送到所述计算机系统，从而致使所述总线超时周期得以重置。

Description

通过虚拟块防止超时的便携式模块接口

交叉参考

本申请案主张于2006年12月4日申请的美国申请案第11/566,685号的优先权。

技术领域

本申请案涉及便携式电子模块的接口，且更特定来说，涉及在刚性预定义接口中添加功能性的架构。

背景技术

从二十世纪九十年代以来，可拆卸存储器模块已变得极为重要，且已承袭先前由可装卸磁盘或由特殊备份媒体满足的稳健便携性利基(niche)中的许多者。所述模块通常包括存储器(通常为快闪)的块，附加操作I/O及控制功能的控制器。随着这些存储器模块变得日益盛行，其容量显然已增加，且每位成本已降低。然而，开发还引入至少两个其它重要方向：第一，所述模块的接口也已设计到除计算机之外的许多便携式电子系统中。(所述系统的实例包括照相机及视频记录器、蜂窝式电话、个人数字助理装置(PDA)、音乐及视频播放器及这些系统的混合。)第二，更高级别功能性已设计到某些存储器模块中，以提供超出简单读取及写入的功能(例如，与数据安全性及保护相关)。

若干物理层协议已用于所述模块，包括MMC、SD(及其变化形式及派生物)、CF、存储棒及USB及其它。许多所述协议经设计用于极稳健操作，因为可拆卸式模块可被不可预测地插入或移除。确保稳健操作的特征中的一者为严格的超时规则。举例来说，SD卡物理层规范明确地要求标准容量SD卡的读取超时必须不长于100ms，且写入超时不长于250ms。(这些要求有助于确保系统当正在进行卡存取时不会“悬挂”或卡住。)如果主机在给定超时未获得任何响应，则假设卡将不会响应并试图恢复(例如，重置卡、重新启动、弹出等等)。(参看SD规范第1部分，物理层简化规范2.00版，章节4.6、4.6.1及4.6.2。此完整文献以引用的方式并入本文中。)

然而，有助于确保稳健操作的超时规则自身可随着更多功能性被设计到模块中而引发困难。特定来说，读取及写入超时要求意味着例如安全验证的复杂数据处理操作在所要读取或写入操作超时之前可能未完成。

最大超时值未必易于改变。举例来说，接口协议规则可已硬接线到主机侧上的FPGA或ASIC中。此为引入高级模块的问题，因为不可避免硬接线到旧有硬件中的约束。

当发生总线超时时，主机起始重新启动、恢复处理、写入放弃或电源关闭，其导致卡中的操作被放弃。然而，当合法读取/写入操作超时时产生问题。此情形可当卡在执行需要多于超时周期所允许的时间来完成的操作时发生。因此，给定架构的已有部分防止正向迁移到更复杂的操作。

对可装卸存储器开发的特定迫切领域在于数字内容保护。已作出广泛努力以在不允许授予著作权的材料由用户自由分配的情况下允许授予著作权的内容的便利销售、输送及使用。此方向上的一个里程碑为安全数字音乐创始(SDMI)，其由代表涉及保护数字音乐的安全性的信息技术、消费型电子设备、安全技术、内容拥有者及因特网服务提供者的超过180个公司及组织的工业论坛发起。另一里程碑为通用分配存取控制媒体基准(UDAC-MB)，其为将内容递送到内容保护安全多媒体卡或其它媒体的保护技术，从而为用户提供建立、重放及交换内容的拷贝的便利及合法方式。此技术是基于用于特许密钥及加密内容的独立递送的方法。手机音乐规格(Keitaide-Music，KdM)标准通常遵循UDAC-MB。

内容中的另一重要进步为TrustedFlash^TM架构，其由晟碟(SanDisk)公司在2005年发布。TrustedFlash允许消费者购买快闪存储器卡上的付费音乐、电影及游戏用于在移动电话、膝上型计算机、PDA及其它便携式装置上互换地使用。音乐制作者及电影制片厂将能够在TrustedFlash产品上发布付费内容，因为其提供由这些提供者要求的优良安全性及数字版权管理解决方案。消费者将能够经由其移动电话或PC从线上数字音乐服务下载付费内容。

在TrustedFlash技术中，卡自身充当数字版权的管理者，因此赋予消费者在不损害其内容保护系统的情况下将卡及其内容传送到其它所支持装置的自由。TrustedFlash卡还充当不安全主机装置中的通用卡(regular card)。

由于板上处理器、高性能密码引擎及防篡改技术，TrustedFlash卡为极安全，其经设计以提供比存储器卡及大多数消费型电子装置上先前已有的安全性的更高级别的安全性，TrustedFlash平台上建置的卡将提供充分数字版权管理能力，从而支持工业安全性标准，例如对称及非对称算法两者。

还预期TrustedFlash扩展到移动商业应用及安全线上金融交易，例如信用卡支付、大众运输存取(mass-transit access)及一次性密码认证。

用于内容保护的架构将倾向于需要密码算法，用于内容验证及节点验证，及/或对文件存取的限制(例如，用于私人重要文件)，及/或文件管理开销程序，其追踪文件何时“登出(check out)”到便携式媒体。所有此情形增加处理开销。在所述系统中，此意味着与便携式数据模块的数据交换将变得远复杂于简单读取或写入操作。

为实施高级内容保护特征，数据模块应能够保持并维护复杂高完整性数据库。在此数据库架构中，充分完整性检查对于每一存取可为必要的。因为完整性检查通常需要密码计算，所以操作此数据库的开销可为繁重的。因此对此高级存储器模块的读取或写入仅为表面上简单，且对于每一此存取必须在接口的卡侧上完成大量计算。此添加的开销可引发关于固定超时的问题。

关于内容保护及移动数据介接的更多信息可在以下网站上找到，其所有(以其在本申请案的申请日期的版本)均以引用的方式并入本文中：http://www.keitaide-music.org/；http://www.mmca.org/technology/；http://www.sdcard.org/；http://sdmi.org/。

关于安全性应用的额外信息可在2006年11月6日申请的美国申请案11/557,028中，且在其中引用的其它材料中找到，所述申请案的所有内容以引用的方式并入本文中。

发明内容

本申请案揭示在对数据传送操作添加更高级别功能性(例如安全性功能)的同时顺应总线超时要求的新方法。此是(例如)通过将虚拟操作包括于读取及/或写入操作中，使得总线不会干扰更复杂功能所需的数值处理来完成。当主机发起与卡接口相关的安全操作时，其还可对足以避免超时的一定数目的虚拟操作进行编程。

在各种实施例中，所揭示的创新提供至少以下优势中的一者或一者以上：

·过多超时得以避免。

·更复杂的功能可添加入已有接口中。

·当更新接口软件时，还可更新新的虚拟块序列参数，使得避免过多超时。

·固定最大超时值得以解决，因为需要较多时间的程序可简单地对将在接口上推入的一定数目的虚拟块进行编程。

·改进的安全性功能可添加到便携式模块接口定义中。

·含有高级安全数据库功能的便携式模块可由旧有装备存取。

附图说明

将参看附图描述所揭示的发明，附图展示本发明的重要样本实施例，且以引用的方式并入本说明书中，其中：

图1(a)及图1(b)为样本计算机系统及存储器系统实施例的框图；及

图2为说明根据样本实施例的写入操作的一般流程图；及

图3为说明根据样本实施例的读取操作的一般流程图。

具体实施方式

本申请案的多种创新教示将特定参考当前优选实施例(作为实例，而非限制)来描述。

根据本发明的各种实施例，描述一种使得存储器系统(例如，存储器卡)能够超出其写入或读取总线超时规范的系统及方法。

图1(a)为结合可用以实践本发明的实施例的硬件及操作环境的图。此环境包括计算机系统10的形式的通用计算装置，其包括处理器15、存储器25及总线30，总线30将包括存储器25的各种系统组件操作地耦合到处理器15。可仅存在一个处理器15，或可存在一个以上处理器15。计算机系统10可为常规计算机、分散式计算机或任何其它类型的计算机；本发明不限于此。

总线30连接到接口90，其可为若干类型的总线结构中的任一者，包括存储器总线或存储器控制器、外围总线及使用多种总线架构中的任一者的局部总线。接口90包括直接存储器存取(DMA)控制器，其在存储器25与I/O装置之间传送数据及命令，例如图1(b)中所示的存储器系统100。存储器25包括具有基本输入/输出系统(BIOS)50的只读存储器(ROM)40及随机存取存储器(RAM)45。RAM 45在各个时间可含有操作系统70、应用程序75、程序数据85及程序模块80，程序模块80包括在下文中更详细论述的驱动程序。

如上文所描述的存储器系统100可功能性地表示于图1(b)中。非易失性存储器系统100通常包括快闪存储器阵列140及控制器105。存储器单元阵列140可为快闪，或可为某其它类型的非易失性存储器。用户数据在控制器105与存储器单元阵列140之间传送。

视本发明的特定实施例而定，控制器105包括(例如)以下各者：处理器110、计时器115、只读存储器(ROM)135及随机存取存储器(RAM)120。尽管计时器115在图1(b)中指示为硬件块，但其还可以存储于控制器105内的代码实施或实施为硬件与代码的组合。RAM 120可存储由处理器110存取的固件及软件以控制存储器系统100的操作。

控制器105还包括：快闪接口125，其包括直接存储器存取(DMA)引擎；及主机接口130，其也包括直接存储器存取(DMA)引擎。快闪接口125及主机接口130的责任包括分别管理及控制控制器105与存储器单元阵列140之间及控制器105与计算机系统10之间的通信及传送。

特定来说，快闪接口125中的DMA引擎经配置以管理并控制数据到及从RAM 120及到或从存储器单元阵列140的传送。主机接口130中的DMA引擎经配置以管理并控制数据到或从计算机系统10及到或从RAM 120的传送。控制器105经配置以使得存储器系统100内的操作与其总线上的操作异步发生。在本发明的一个实施例中，主机接口130中的DMA引擎经配置以(例如)通过断言或解除断言例如就绪信号的状态信号来控制总线。当存储器系统100准备好被存取时，断言就绪信号。相反，当存储器系统100忙于处理命令或执行操作时，解除断言就绪信号。计算机系统10及存储器系统100体现本发明的原理。根据本发明的原理，存储器系统100可执行(例如)可超出其特定规范或协议的总线超时周期的读取及写入操作。在本发明的此实施例中，存储器系统100是基于SD卡规范。因此，计算机系统10及存储器系统100均经配置以符合SD卡规范且均知晓总线超时周期。然而，应认识到，可根据本发明实施例如与个人计算机存储器卡国际协会(PCMCIA)、紧凑式闪存(CF)、多媒体卡(MMC)及安全数字(SD)卡相关联的规范的其它规范。

通常，根据本发明的实施例，为允许存储器系统执行应用程序或处理数据历时可能超出特定规范的总线超时的时间周期，存储器系统中的控制器解除断言就绪信号并将计算机系统的总线保持为“忙碌”状态直到存储器系统将超时为止。在写入操作期间，控制器在写入总线超时周期期满之前从计算机系统接收虚拟数据块，从而使总线超时周期得以重置。在读取操作期间，控制器在读取总线超时周期期满之前将虚拟数据块发送到计算机系统，从而使总线超时周期得以重置。

如上文所提及，计算机系统10包括存储于存储器45中的应用程序75。在此实例中，来自应用程序75的至少一个应用程序为支持存储器系统100的RAM 120中所存储的安全应用程序的安全应用程序。

另外，程序模块80包括经配置以检测卡服务的存在，与卡文件系统(例如，快闪文件系统)的介接，处理对存储器服务的呼叫，及监视总线超时周期的驱动程序(或硬接线逻辑)。驱动程序(或逻辑)提供应用程序75与存储器系统100之间的接口。尽管存取存储器系统100所需的方法视存储器系统中所实施的存储器系统的类型(即，存储器技术)而变化，但在此特定实例中，存储器系统实施快闪规范。驱动程序(或逻辑)经配置以将命令提供到存储器系统100，将数据发送到存储器系统100并从存储器系统100接收数据，且在物理协议级处管理总线超时周期(例如，写入/读取)。驱动程序(或逻辑)的一个功能为监视来自存储器系统100的就绪信号且识别何时特定操作或命令已超出总线超时周期。如上文所提及，就绪信号指示存储器系统100准备好下一事务。如果被解除断言，则就绪信号指示存储器系统35正忙于执行命令或操作且未准备好进行下一事务。

如上文所论述，系统不灵活性的实际问题在这些功能未交托到驱动程序而至少部分驻留于硬件中时发生。(驱动程序可经更新，但是硬件不易于改变。)各个制造商已使用SD卡的FPGA或ASIC实施或其它接口规则，且承载这些硬件实施的旧有装备为不灵活的。

在现有技术系统中，如果正在存储器系统中执行的应用程序或操作为较长过程，例如超出写入或读取总线超时周期规范的过程，则存储器系统将遭遇总线超时。视驱动程序的类型而定，此情形通常导致驱动程序起始重置信号、重新启动或存储器系统的其它恢复过程。在任一状况下，一旦驱动程序辨识总线超时，则计算机系统将存储器系统视为不再适当工作且放弃存储器系统中正在执行的应用程序或操作。

通常，典型写入操作涉及计算机将写入命令发送到存储器且接着等待来自存储器的其准备好接收数据的指示。就绪指示可为(例如)信号、状态或任何其它协议机制。一旦存储器就绪，则其将指示发送到计算机，且作为响应，计算机将一连串数据块发送到存储器。因为存储器就绪，所以其可接收至少一个数据块且可触发、发出及驱动数据块之间的忙碌信号。计算机监视来自存储器的信号且当存储器就绪时，计算机将数据块发送到存储器。

图2为说明根据本发明的实施例的写入操作的一般流程图。在本发明的此示范性实施例中，写入操作是在存储于计算机系统10中的安全应用程序及存储于存储器系统100中的安全应用程序的背景下执行。虚拟块的所揭示用途适用于防止费时的应用程序的总线超时。此概念可有助于可需要多于存储器系统总线超时规范所允许的处理时间的处理时间的任何类型应用程序。如上文所提及，本发明不限于存储器系统35中所执行的应用程序的类型且还可应用于(例如)存储器系统内的文件删除或数据压缩。

返回参看图2，在本发明的此实施例中，在框205，计算机系统10中的应用程序(例如，安全处理)将查询命令发送到存储器系统100。特定来说，应用程序指示处理器15向存储器系统100查询计算机系统10中的应用程序应发送到存储器系统100以避免写入总线超时的虚拟数据块的数目。

虚拟数据块为具有视存储器系统100的特定规范而定的扇区及块大小的规则数据块。视如何定义虚拟数据块而定，虚拟数据块中的数据可为无关的且因此可包括一切数据。在本发明的此特定实施例中，虚拟数据块中的数据为无关的。虚拟数据块还可包括识别符，例如签名或图案，以便将虚拟数据块与有效数据块加以区别。

执行RAM 120中所存储的指令，控制器105确定计算机系统10中的应用程序应发送到存储器系统100以便防止写入总线超时的虚拟数据块的数目(框210)。已知执行存储器系统100中的应用程序所需的最大时间及写入总线超时周期规范，控制器105确定计算机系统10中的应用程序必须发送以避免写入总线超时的虚拟数据块的数目。在本发明的此实施例中，控制器105通过将在存储器系统中执行应用程序所需的最大时间除以与存储器系统规范相关联的写入总线超时周期来确定虚拟数据块的数目。

举例来说，如果存储器系统35中的应用程序(例如，安全处理)花费10秒来完成，则控制器105确定其将需要接收以便在存储器系统100未超出写入总线超时周期的情况下允许执行应用程序的虚拟数据块的数目。如果存储器系统100为SD卡，则根据定义，写入总线超时为250ms。已知此，控制器105确定存储器系统100需要四个虚拟数据块来保持总线忙碌持续一秒。假设存储器系统100中的应用程序将花费10秒来完成，则存储器系统100将必须每250ms接收一个虚拟数据块，总共40个虚拟数据块来避免写入总线超时。应注意，对于读取操作进行相同计算，仅读取超时周期将可能不同于写入超时周期。

参看图2，已知虚拟数据块的数目，在框215，控制器105将虚拟数据块的数目发送到计算机系统10中的应用程序。根据本发明的当前实施例，在应用程序级起始这些通信。通过在应用程序级进行通信，驱动程序可保持现状且不变。

计算机系统10中的应用程序读取查询结果且起始具有合适数目的虚拟数据块的虚拟写入命令。计算机系统10中的应用程序将虚拟写入命令及虚拟数据块发送到存储器系统100。在框220，存储器系统100接收虚拟数据块，且虚拟写入命令引导控制器105在处理期间进入虚拟写入状态。在此状态下，控制器105忽略其从计算机系统10中的应用程序接收的虚拟数据块。如上文所提及，虚拟数据块由计算机系统10中的驱动程序监视且在驱动程序看来与有效数据块无差别，因此防止驱动程序起始总线超时。随后，虚拟写入命令由存储器系统100接收。作为响应，控制器105经由主机接口130解除断言就绪信号(即，将总线设置为忙碌)，且执行存储器系统100中的应用程序。

在框225，控制器105监视与应用程序的执行相关联的时间周期。举例来说，当接收到虚拟写入命令时，控制器105调用计时器115，使得其可监视写入操作的总线超时周期。在此特定实例中，存储器系统100是基于SD规范，所以写入总线超时周期为250ms。在框230，在超出写入总线超时周期之前，计时器115引发超时期满中断，其中断处理器110且使主机接口130断言就绪信号。一旦辨识就绪信号，则计算机系统10中的驱动程序起始下一虚拟数据块到存储器系统100的传送，因此防止写入总线超时。在框235，存储器系统100接收并忽略虚拟数据块。

如上文所提及，驱动程序不知道虚拟数据块与有效数据块之间的差别。驱动程序监视虚拟数据块的传送且辨识传送发生在写入总线超时周期内，且不起始写入总线超时。此情形允许存储器系统100中的应用程序继续执行而无总线超时中断。一旦新的虚拟数据块到达，则新的虚拟数据块中断调用计时器115，且在写入总线超时周期期满之前中断处理器105。随后，控制器105执行应用程序，而存储器系统100无需重置或发送到恢复过程中。

超时期满中断及新的虚拟数据块到达中断与处理器110执行存储器系统100中的应用程序并行调用。两个中断在执行应用程序的循环中持续。一旦存储器系统100完成其内部处理，由计算机系统10发送的剩余虚拟数据块由存储器系统100收集，虚拟数据块之间无延迟。两个虚拟数据块之间的延迟时间可为受控参数，且可在应用及存储器系统规范之间改变。

通常，典型读取操作涉及计算机系统将读取命令发送到存储器系统，且接着等待来自存储器系统的其准备好发送数据的指示。如上文所提及，就绪指示可为(例如)信号、状态或任何其它协议机制。一旦存储器系统就绪，其将一连串数据块发送到计算机系统。因为存储器系统就绪，所以其可发送至少一个数据块且可触发、发出及驱动数据块之间的忙碌信号。

图3为说明根据本发明的实施例的读取操作的流程图。在本发明的此示范性实施例中，读取操作是在存储于存储器系统100中的安全应用程序及存储于计算机系统10中的安全应用程序的背景下执行。如同在写入实例中，本发明适用于防止费时的应用程序的总线超时。因此，存储器系统10中的可能需要多于存储器系统规范在读取操作期间所允许的处理时间的处理时间的任何类型的应用程序为可适用的。如上文所提及，本发明不限于存储器系统100中所执行的应用程序类型，且还可应用于(例如)存储器系统内的文件删除或数据压缩。

在本发明的此实施例中，在框305，执行RAM 120中所存储的指令，控制器105确定系统存储器35应发送到计算机系统10以防止读取总线超时的虚拟数据块的数目。已知执行存储器系统100中的应用程序所需的最大时间及读取总线超时周期规范，控制器105确定应用程序应发送以避免读取总线超时的虚拟数据块的数目。在本发明的此实施例中，控制器105通过将在存储器系统中执行应用程序所需的最大时间除以与存储器系统规范相关联的读取总线超时周期来确定虚拟数据块的数目。

举例来说，如果存储器系统100中的应用程序(例如，安全处理)花费10秒来完成，则控制器105确定其将需要发送到计算机系统10中的应用程序以防止读取总线超时的虚拟数据块的数目。如果存储器系统100为SD卡，则根据定义，读取总线超时为100ms。已知此，控制器105确定存储器系统100需要10个虚拟数据块来保持总线忙碌持续一秒。假设存储器系统100中的应用程序将花费10秒来完成，则存储器系统100将必须每100ms发送一个虚拟数据块，总共100个虚拟数据块来避免读取总线超时。

如同在写入实例中，虚拟数据块的数目表示在存储器系统100中的应用程序的执行期间，计算机系统10中的驱动程序监视以便防止驱动程序起始读取总线超时所需的虚拟数据块的量。

已知虚拟数据块的数目，在框310，存储器系统100中的应用程序(例如，安全处理)将查询命令发送到计算机系统10。特定来说，存储器系统100中的应用程序指示控制器105将查询命令发送到计算机系统10。查询命令向计算机系统10报告预期来自存储器系统100以避免读取命令的执行期间的读取总线超时的虚拟数据块的数目。如上文所提及，在应用程序级起始这些通信，因此允许驱动程序保持现状且不变。

计算机系统10中的应用程序从存储器系统100读取查询结果且起始虚拟读取命令。计算机系统10中的应用程序将虚拟读取命令发送到系统存储器100。在框315，存储器系统100接收虚拟读取命令，且引导控制器105在处理期间进入虚拟读取状态。在此状态下，控制器105在读取总线超时周期期满之前将虚拟数据块发送到计算机系统10。如上文所提及，这些虚拟数据块由计算机系统10中的驱动程序监视且对驱动程序呈现为与有效数据块无差别。当虚拟读取命令由系统存储器100接收到时，控制器105解除断言就绪信号(即，将总线设置为忙碌)。

在框320，控制器105监视与应用程序的执行相关联的时间周期。举例来说，当接收到虚拟读取命令时，控制器105调用计时器115，使得其可监视存储器系统100中的读取操作的总线超时周期。在此特定实例中，存储器系统100是基于SD规范，所以读取总线超时周期为100ms。在框325，在超出读取总线超时周期之前，计时器115引发超时期满中断，其中断处理器110且使主机接口130断言就绪信号。

随后，在框330，控制器105将具有签名的虚拟数据块发送到计算机系统10中的应用程序。签名允许计算机系统10中的应用程序区分虚拟数据块与有效数据块。辨识签名，计算机系统10中的应用程序可忽略虚拟数据块。

计算机系统10中的驱动程序监视虚拟数据块的传送且辨识传送发生在读取总线超时周期内，且因此不起始读取总线超时。如上文所提及，驱动程序不知道虚拟数据块与有效虚拟块之间的差别。计算机系统10中的应用程序接收虚拟数据块，辨识与虚拟数据块相关联的签名，且忽略虚拟数据块。

在发送新的虚拟数据块时，新的数据块即发送中断调用计时器115，其在读取总线超时周期期满之前中断处理器110，从而允许控制器105在存储器系统100无需重置或发送到恢复过程中的情况下执行应用程序。

超时期满中断及新的虚拟数据块发送中断与处理器105执行存储器系统100中的应用程序并行调用。两个中断在执行应用程序的循环中持续。两个虚拟数据块之间的延迟时间可为受控参数且可在应用及存储器系统架构之间改变。

根据各个所揭示实施例，提供：一种用于在主机系统与含有安全存取存储器的可拆卸式电子模块之间介接的方法，其包含以下动作：a)当所命令的写入需要可拆卸式模块中的安全存储操作时，执行一连串虚拟写入，其足够长以允许可拆卸式模块在无总线超时的情况下完成安全存储操作；及b)当所命令的读取需要密码操作以便汇编所要数据时，则执行虚拟读取循环以避免超时；借此可将复杂程序叠加于旧有总线架构上。

根据各个所揭示实施例，提供：一种用于在主机系统与数据模块之间介接的方法，其包含以下动作：a)当所命令的写入循环需要复杂计算来完成时，则写入其间具有时间延迟的虚拟块以避免超时，直到完成所述复杂计算为止；及b)当所命令的读取循环需要复杂计算来完成时，则执行其间具有时间延迟的虚拟读取以避免超时，直到完成所述复杂计算为止。

根据各个所揭示实施例，提供：一种用于在系统与含有存储器的可拆卸式电子模块之间介接的方法，其包含以下动作：a)当在写入循环期间需要复杂处理操作时，写入虚拟块以避免超时；及b)当在读取循环期间需要复杂处理操作时，执行虚拟读取以避免超时；借此可将复杂程序叠加于旧有总线架构上。

根据各个所揭示实施例，提供：一种用于避免计算机系统与存储器系统之间的总线超时的方法，所述方法包含：确定在无写入总线超时周期发生的情况下执行存储器系统中的应用程序所需要的虚拟数据块的数目；使计算机系统知晓虚拟数据块的数目；从计算机系统接收虚拟写入命令，其起始存储器系统忽略虚拟数据块的状态；向计算机系统指示存储器系统忙碌；执行存储器系统中的应用程序；监视与存储器系统中的应用程序的执行相关联的时间周期；在时间周期超出写入总线超时周期之前指示存储器系统就绪；及从计算机系统接收虚拟数据块。

根据各个所揭示实施例，提供：一种在含有安全存取存储器的可拆卸式电子模块中实施的用于与主机系统介接的方法，其包含以下动作：当所命令的读取需要密码操作以便汇编所要数据时，则执行虚拟读取循环以避免超时，直到有效数据被汇编并读出为止；借此可将复杂程序叠加于旧有总线架构上。

根据各个所揭示实施例，提供：一种用于与安全数据模块介接的方法，其包含以下动作：当所命令的写入循环需要复杂计算来完成时，则写入其间具有时间延迟的虚拟块以避免超时，直到完成所述复杂计算；及至少在已完成所述计算且已完成所命令的写入循环时丢弃所述虚拟块。

根据各个所揭示实施例，提供：一种用于避免计算机系统与存储器系统之间的总线超时的方法，所述方法包含：确定在无读取总线超时周期发生的情况下执行存储器系统中的应用程序所需要的虚拟数据块的数目；使计算机系统知晓虚拟数据块的数目；向计算机系统指示存储器系统忙碌；执行存储器系统中的应用程序；监视与存储器系统中的应用程序的执行相关联的时间周期；在时间周期超出读取总线超时周期之前指示存储器系统就绪；及将虚拟数据块及识别符发送到计算机系统。

根据各个所揭示实施例，提供：一种用于避免计算机系统与存储器系统之间的总线超时的系统，所述存储器系统包含：存储器单元阵列；及连接到存储器单元阵列的控制器，所述控制器经配置以执行：确定在无写入总线超时周期发生的情况下执行控制器中的应用程序所需要的虚拟数据块的数目；使计算机系统知晓虚拟数据块的数目；从计算机系统接收虚拟写入命令，其起始控制器忽略虚拟数据块的状态；向计算机系统指示存储器系统忙碌；执行控制器中的应用程序；监视与控制器中的应用程序的执行相关联的时间周期；在时间周期超出写入总线超时周期之前指示存储器系统就绪；及从计算机系统接收虚拟数据块。

根据各个所揭示实施例，提供：一种用于避免计算机系统与存储器系统之间的总线超时的系统，所述存储器系统包含：存储器单元阵列；及连接到存储器单元阵列的控制器，所述控制器经配置以执行：确定在无读取总线超时周期发生的情况下执行控制器中的应用程序所需要的虚拟数据块的数目；使计算机系统知晓虚拟数据块的数目；向计算机系统指示存储器系统忙碌；执行控制器中的应用程序；监视与控制器中的应用程序的执行相关联的时间周期；在时间周期超出读取总线超时周期之前指示存储器系统就绪；及将虚拟数据块及识别符发送到计算机系统。

修改及变化

如将由所属领域的技术人员认识到，本申请案中所描述的创新概念可在广泛范围的应用中经修改及变化，且因此专利的的标的物的范围不受所给出的特定示范性教示中的任一者限制。希望涵盖属于所附权利要求书的精神及广泛范围内的所有此类替代、修改及变化。

前述实施例仅说明创新原理的少数样本实施方案。因此应理解，所属领域的技术人员将能够设计多种其它布置，其体现本发明的原理，且因此在本发明的精神及范围内。

举例来说，基于本发明，显而易见，本发明的原理可易于适应用于具有内部控制器的快闪存储器的此类可装卸卡的若干已有标准或规范。一种此标准(PC卡标准)提供三种类型的PC卡的规范。PC卡标准为个人计算机存储器卡国际协会(PCMCIA)的产品。紧凑式闪存卡(CF卡)与PC卡功能性兼容但要小得多。甚至更小的非易失性存储器卡为多媒体卡(MMC)。MMC卡的具有约相同大小的经修改版本为稍后的安全数字(SD)卡。对于适合用作存储器卡的这些及其它电子卡存在若干标准或规范。这些标准中的一些对于大众的任何成员可用，且另一些对于为使用所述卡而形成的协会的成员可用。

快闪EEPROM系统正应用于许多应用，尤其当封装于与计算机系统或主机系统可装卸地连接的封闭卡中时。当前商用存储器卡格式包括个人计算机存储器卡国际协会(PCMCIA)、紧凑式闪存(CF)、多媒体卡(MMC)及安全数字(SD)的格式。这些卡的一个供应商为此申请案的受让人晟碟(SanDisk)公司。与此类卡一起使用的计算机系统或主机系统包括个人计算机、笔记本计算机、手持式计算装置、照相机、音频再现装置登。快闪EEPROM系统还用作嵌入于主机系统中的大体积大容量存储装置。

图1(b)中所示的存储器系统可被嵌入作为计算机系统的部分或封装于卡中，例如遵循先前提及的卡标准中的一者的卡。在卡的状况下，总线在卡上的用于与计算机系统或主机系统内的互补插口配合的外部终端中终止。尽管一个控制器芯片及多个存储器芯片的使用为典型的，但显然，趋势为通过将其电路组合以使用更少的独立芯片用于此系统。

在另一实例中，计算机系统10可为个人计算机、数字照相机、个人数字助理、蜂窝式电话、数字音频播放器或具有对此非易失性存储器系统的需要的其它电子系统。存储器系统100可嵌入于计算机系统10内，且因此制造为计算机系统的部分，或为与计算机系统以电及机械方式可装卸地连接的卡的形式。

另外，系统以各种功能由离散功能块执行的形式来揭示。然而，这些功能中的任何一者或一者以上可同等地体现于那些块中的任何一者或一者以上的功能由运行存储于各种媒体中的软件程序或具有编程于固件中的功能的一个或一个以上经合适地编程的处理装置实现的布置中。

在本发明的其它可能实施方案中，存储器模块连接到的总线可为(例如)SPI总线、1位或4位SD卡总线、MMC总线或其它总线。类似地，与主机介接的模块无需为SD，但可为CF或多种其它格式。

此外，所属领域的技术人员将理解，本发明可以其它计算机系统配置实践，包括手持式装置、多处理器系统、基于微处理器或可编程消费型电子设备、网络PC、迷你型计算机、大型计算机等。

本申请案中的描述不应理解为暗示任何特定元件、步骤或功能为必须包括于权利要求书范围中的必要要素：专利的标的物的范围仅由所允许的权利要求书定义。此外，除非准确词“用于…的构件(means for)”后跟随分词(participle)，否则这些权利要求中没有一项希望援引35 USC第112节第六段。

所申请的权利要求书希望尽可能为广泛的，且无意放弃、贡献或废除标的物。

Claims (26)

1.一种用于避免存储器系统总线超时的方法，所述方法包含：

确定存储器系统执行应用程序所需的时间周期是否超过了所述存储器系统的总线超时周期；

当所述时间周期超过了所述存储器系统的总线超时周期时：

确定在无总线超时发生的情况下执行所述应用程序所需要的虚拟数据块的数目；

通过所述存储器系统的总线将所确定的数目传递至计算机系统；

监视在所述存储器系统中执行所述应用程序的时间周期；

在所监视的时间周期超出所述总线超时周期之前向所述计算机系统指示所述存储器系统处于在所述存储器系统和所述计算机系统之间传递虚拟数据块的就绪状态。

2.根据权利要求1所述的方法，其进一步包含从所述计算机系统接收对所确定的虚拟数据块的数目的查询。

3.根据权利要求1所述的方法，其中确定所述应用程序所需要的虚拟数据块的数目包括：将在所述存储器系统中执行所述应用程序所需要的最大时间除以所述存储器系统的写入总线超时周期。

4.根据权利要求1所述的方法，其中确定所述应用程序所需要的虚拟数据块的数目包括：将在所述存储器系统中执行所述应用程序所需要的最大时间除以所述存储器系统的读取总线超时周期。

5.根据权利要求1所述的方法，进一步包括：

监视执行所述应用程序的时间周期；及

在所述总线超时周期之前的时间发信号通知所述存储器系统的控制器。

6.根据权利要求1所述的方法，其中所述应用程序包含保护数字内容的安全性处理，其防止受版权保护的内容被自由发布。

7.根据权利要求1所述的方法，其中所述总线超时周期包含来自于与以下组织或存储卡类型中的一者相关的规范的总线超时周期：个人计算机存储器卡国际协会（PCMCIA）、紧凑式闪存

卡、多媒体卡

及安全数字（SD）卡。

8.根据权利要求1所述的方法，其中所述虚拟数据块包含将所述虚拟数据块识别为要忽略的块的签名。

9.一种用于避免计算机系统与存储器系统之间的总线超时的方法，所述方法包含：

确定执行完处理操作所需的时间周期是否会超过所述存储器系统的总线超时周期；

为所述处理操作计时；以及

在所述总线超时周期期满之前，且在所述处理操作完成之前，向所述计算机系统指示存储器系统总线处于在所述存储器系统和所述计算机系统之间传递虚拟数据块的就绪状态。

10.根据权利要求9所述的方法，其中向所述计算机系统指示所述存储器系统总线处于传递虚拟数据块的就绪状态的步骤包含将指示将要在所述存储器系统和所述计算机系统之间传递的虚拟数据块的数目的查询发送到所述计算机系统，以避免所述总线超时周期。

11.根据权利要求10所述的方法，其中所述虚拟数据块的数目与所述时间周期相关联。

12.根据权利要求10所述的方法，其中通过将执行完所述处理操作所需的时间周期除以所述总线超时周期，来确定所述虚拟数据块的数目。

13.根据权利要求9所述的方法，其中所述总线超时周期为来自以下组织或存储卡类型相关的规范中的一者的读取总线超时周期：个人计算机存储器卡国际协会（PCMCIA）、紧凑式闪存卡、多媒体卡及安全数字（SD）卡。

14.一种用于避免存储器系统总线超时的系统，所述系统包括：

用于确定存储器系统执行应用程序所需的时间周期是否超过了所述存储器系统的总线超时周期的装置，

当所述时间周期超过了所述存储器系统的总线超时周期时：

用于确定在无总线超时发生的情况下执行所述应用程序所需要的虚拟数据块的数目的装置；

用于通过存储器系统总线将所确定的数目传递至计算机系统的装置；

用于监视在所述存储器系统中执行所述应用程序的时间周期的装置；

用于在所监视的时间周期超出所述总线超时周期之前向所述计算机系统指示所述存储器系统总线处于在所述存储器系统和所述计算机系统之间传递虚拟数据块的就绪状态的装置。

15.根据权利要求14所述的系统，其进一步包括用于从所述计算机系统接收对所确定的虚拟数据块的数目的查询的装置。

16.根据权利要求14所述的系统，其中所述用于确定所述应用程序所需要的虚拟数据块的数目的装置包含：用于将在所述存储器系统中执行所述应用程序所需要的最大时间除以所述存储器系统的写入总线超时周期的装置。

17.根据权利要求14所述的系统，其中所述用于确定所述应用程序所需要的虚拟数据块的数目的装置包含：用于将在所述存储器系统中执行所述应用程序所需要的最大时间除以所述存储器系统的读取总线超时周期的装置。

18.根据权利要求14所述的系统，其进一步包括用于监视执行所述应用程序的时间周期，及在所述总线超时周期之前的时间发信号通知所述存储器系统的装置。

19.根据权利要求14所述的系统，其中所述应用程序包含保护数字内容的安全性处理，其防止受版权保护的内容被自由发布。

20.根据权利要求14所述的系统，其中所述总线超时周期为来自于与以下组织或存储卡类型相关的规范中的一者的总线超时周期：个人计算机存储器卡国际协会（PCMCIA）、紧凑式闪存

卡、多媒体卡

及安全数字（SD）卡。

21.根据权利要求14所述的系统，其中所述虚拟数据块包含将所述虚拟数据块识别为要忽略的块的签名。

22.一种用于避免计算机系统与存储器系统之间的总线超时的系统，其包括：

存储器系统总线；及

控制器，其与所述存储器系统总线通信，所述控制器经配置以确定执行完处理操作所需的时间周期是否会超过所述存储器系统的总线超时周期；

计时器，其经配置以为所述处理操作计时，并在所述总线超时周期期满之前，且在所述处理操作完成之前，向所述控制器传递信号；

其中，根据接收到的信号，所述控制器经配置以在所述处理操作完成之前，向所述计算机系统指示存储器系统总线处于在所述存储器系统和所述计算机系统之间传递虚拟数据块的就绪状态。

23.根据权利要求22所述的用于避免计算机系统与存储器系统之间的总线超时的系统，其中所述控制器经配置以将指示将要在所述存储器系统和所述计算机系统之间传递的虚拟数据块的数目的查询发送到所述计算机系统，以避免所述总线超时周期。

24.根据权利要求23所述的用于避免计算机系统与存储器系统之间的总线超时的系统，其中虚拟数据块的所述数目与所述时间周期相关联。

25.根据权利要求23所述的用于避免计算机系统与存储器系统之间的总线超时的系统，其中虚拟数据块的所述数目是通过将执行完所述处理操作所需要的时间周期除以总线超时周期来确定。

26.根据权利要求23所述的用于避免计算机系统与存储器系统之间的总线超时的系统，其中总线读取超时周期为来自以下组织或存储卡类型相关的规范中的一者的总线读取超时周期：个人计算机存储器卡国际协会（PCMCIA）、紧凑式闪存

卡、多媒体卡

及安全数字（SD）卡。

Images