CN101587833B - 去除光刻胶残留的方法 - Google Patents
去除光刻胶残留的方法 Download PDFInfo
- Publication number
- CN101587833B CN101587833B CN2008101125155A CN200810112515A CN101587833B CN 101587833 B CN101587833 B CN 101587833B CN 2008101125155 A CN2008101125155 A CN 2008101125155A CN 200810112515 A CN200810112515 A CN 200810112515A CN 101587833 B CN101587833 B CN 101587833B
- Authority
- CN
- China
- Prior art keywords
- doped region
- photoresist
- semiconductor substrate
- photoresist layer
- residual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种去除光刻胶残留的方法,包括步骤:提供半导体衬底,所述半导体衬底上具有第一掺杂区、第二掺杂区和图形化的光刻胶层,所述光刻胶层覆盖所述半导体衬底上的第一掺杂区并暴露第二掺杂区,所述第一掺杂区经离子注入而掺杂有第一离子,所述第二掺杂区上与第一掺杂区交界处具有交界区,所述交界区与第二掺杂区上其他部位光反射性能不同的,所述交界区留有光刻胶残留;对所述半导体衬底进行等离子体处理,去除所述光刻胶残留;以所述光刻胶层为掩膜,对所述第二掺杂区进行处理,并去除光刻胶层。上述方法去除因交界区光反射性能差异所产生的光刻胶残留,防止其影响后续处理第二掺杂区的工艺。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及去除光刻胶残留的方法。
背景技术
定义MOS器件源漏延伸区的掺杂区包含轻掺杂漏极(Lightly DopedDrain,LDD)区及袋式(Pocket)离子注入区。LDD杂质位于栅极下方紧贴沟道区边缘,Pocket杂质位于LDD区下方紧贴沟道区边缘,均为源漏区提供杂质浓度梯度。
通常应用离子注入方法对所述掺杂区进行掺杂。离子注入是将改变导电率的掺杂材料引入半导体衬底的常用技术。在离子注入系统中,所需要的掺杂材料在离子源中被离子化,离子被加速成具有规定能量的离子束后被引向半导体衬底的表面,离子束中的高能离子得以渗入半导体材料并且被镶嵌到半导体材料的晶格之中。
中国发明专利申请第02143212.0号公开了一种形成掺杂区的方法,包括步骤:在半导体衬底上形成栅极;清洗形成栅极后的所述半导体衬底;在清洗后的所述半导体衬底上形成图形化的第一光刻胶层,所述图形化的第一光刻胶层覆盖所述半导体衬底的第二掺杂区表面,并暴露所述半导体衬底的第一掺杂区表面;以所述图形化的第一光刻胶层和所述栅极为掩膜,对所述第一掺杂区执行第一离子注入操作;去除所述第一光刻胶层,并在半导体衬底上形成图形化的第二光刻胶层,所述图形化的第二光刻胶层覆盖所述半导体衬底的第一掺杂区表面,并暴露所述半导体衬底的第二掺杂区表面;以所述图形化的第二光刻胶层和所述栅极为掩膜,对所述第二掺杂区执行第二离子注入操作;去除所述第二光刻胶层。
在上述方法中,第二光刻胶层的图形边缘产生光刻胶残留,进而影响第二离子注入第二掺杂区的均匀性。
发明内容
针对现有技术的不足,本发明所要解决的技术问题是提供一种去除光刻胶残留的方法,且产生这种光刻胶残留的原因,是由于半导体衬底表面被粒子注入而产生晶格破坏,从而引起半导体衬底表面光反射性能变化,进而导致光刻胶吸收光照强度不同。
为解决上述技术问题,本发明提供一种去除光刻胶残留的方法,包括步骤:提供半导体衬底,所述半导体衬底上具有第一掺杂区、第二掺杂区和图形化的光刻胶层,所述光刻胶层覆盖所述半导体衬底上的第一掺杂区并暴露第二掺杂区,所述第一掺杂区经离子注入而掺杂有第一离子,所述第二掺杂区上与第一掺杂区交界处具有交界区,所述交界区与第二掺杂区上其他部位光反射性能不同的,所述交界区留有光刻胶残留;对所述半导体衬底进行等离子体处理,去除所述光刻胶残留;以所述光刻胶层为掩膜,对所述第二掺杂区进行处理,并去除光刻胶层。
可选地,所述等离子体处理为以氮、氧及氦的混合气体作为刻蚀气体的等离子刻蚀,其中氮气的流量是27sccm至33sccm,氧气的流量为27sccm至33sccm,氦气的流量是81sccm至99sccm。
可选地,所述等离子刻蚀的压力是6mTorr至10mTorr,等离子化功率为330W至400W,等离子处理的时间是11秒至17秒,处理时所述半导体衬底的中心温度为45摄氏度至51摄氏度,边缘温度为60摄氏度至70摄氏度。
可选地,所述对所述第二掺杂区进行的处理包括对第二掺杂区进行第二离子注入掺杂或在第二掺杂区形成轻掺杂漏极。
上述技术方案对所述半导体衬底进行等离子体处理,去除所述光刻胶残留,防止光刻胶残留影响后续工艺处理第二掺杂区。
采用以氮气、氧气、氦气的混合气体作为刻蚀气体对半导体衬底进行等离子体处理并辅以上述等离子处理参数,既可以去除掺杂区的光刻胶残留,又不损伤半导体衬底,并可以保持光刻胶层的侧壁形状,进而改善后续处理第二掺杂区工艺成果。
混合气体中包含氦气,用于稀释氧气的比例,防止对光刻胶层侧壁的过度刻蚀。
附图说明
图1为本发明去除光刻胶残留方法一个实施例流程图;
图2为图1中步骤S101所提供的半导体衬底结构;
图3为制造图2所示半导体衬底的流程图。
具体实施方式
本实施例通过等离子处理去除留在掺杂区的光刻胶残留,防止光刻胶残留影响后续工艺处理第二掺杂区。
为此,本实施例提供一种去除光刻胶残留的方法,包括步骤:提供半导体衬底,所述半导体衬底上具有第一掺杂区、第二掺杂区和图形化的光刻胶层,所述光刻胶层覆盖所述半导体衬底上的第一掺杂区并暴露第二掺杂区,所述第一掺杂区经离子注入而掺杂有第一离子,所述第二掺杂区上与第一掺杂区交界处具有交界区,所述交界区与第二掺杂区上其他部位光反射性能不同的,所述交界区留有光刻胶残留;对所述半导体衬底进行等离子体处理,去除所述光刻胶残留;以所述光刻胶层为掩膜,对所述第二掺杂区进行处理,并去除光刻胶层。可选地,所述等离子体处理为以氮、氧及氦的混合气体作为刻蚀气体的等离子刻蚀,其中氮气的流量是27sccm至33sccm,氧气的流量为27sccm至33sccm,氦气的流量是81sccm至99sccm。可选地,所述等离子刻蚀的压力是6mTorr至10mTorr,等离子化功率为330W至400W,等离子处理的时间是11秒至17秒,处理时所述半导体衬底的中心温度为45摄氏度至51摄氏度,边缘温度为60摄氏度至70摄氏度。可选地,所述对所述第二掺杂区进行的处理包括对第二掺杂区进行第二离子注入掺杂或在第二掺杂区形成轻掺杂漏极。
下面结合附图进行详细说明。
如图1所示,本实施例提供一种去除光刻胶残留的方法,包括步骤:
S101,提供半导体衬底,所述半导体衬底上具有第一掺杂区、第二掺杂区和图形化的第一光刻胶层,所述第一光刻胶层覆盖所述半导体衬底上的第一掺杂区并暴露第二掺杂区,所述第一掺杂区经离子注入而掺杂有第一离子,所述第二掺杂区上与第一掺杂区交界处具有交界区,所述交界区与第二掺杂区上其他部位光反射性能不同的,所述交界区留有光刻胶残留;
S102,对所述半导体衬底进行等离子体处理,去除所述光刻胶残留;
S103,以所述光刻胶层为掩膜,对所述第二掺杂区进行处理,并去除第一光刻胶层。
步骤S101所提供的半导体衬底的结构如图2所示,半导体衬底101是硅衬底,其表面交替地分为第一掺杂区111和第二掺杂区112。这两个掺杂区分别代表半导体结构中常见的P型掺杂区和N型掺杂区。第一掺杂区111经离子注入而掺杂有第一离子,当第一掺杂区111是N型掺杂区时,第一离子是As、P或Sb等第V族元素,相应的第二掺杂区112是P型掺杂区;当第一掺杂区111是P型掺杂区时,第一离子是B等第III族元素,相应的第二掺杂区112是N型掺杂区。
第一掺杂区111上覆盖有第一光刻胶层103,用于形成后续工序对第二掺杂区112进行处理时保护第一掺杂区111的掩膜。
第二掺杂区上112上与第一掺杂区111交界处具有交界区113,所述交界区113与第二掺杂区112上其他部位的光反射性能不同。
交界区113上留有光刻胶残留104。
第一掺杂区111和第二掺杂区112的表面还可以设有栅极结构102,用于形成MOS器件的栅极。常用的形成栅极结构102的材料是多晶硅。所述第一光刻胶层103可以覆盖上述栅极结构102。
形成上述半导体衬底的方法可以如图3所示,包括步骤:
S101a,提供硅衬底;
S101b,在硅衬底上形成多晶硅层;
S101c,在多晶硅层上形成具有栅极图形的第二光刻胶层;
S101d,以第二光刻胶层为掩膜,刻蚀多晶硅层至部分暴露硅衬底,形成栅极结构,并去除第二光刻胶层;
S101e,在硅衬底上用光刻的方法形成覆盖第二掺杂区且暴露第一掺杂区的第三光刻胶层;
S101f,对第一掺杂区进行离子注入掺杂,并去除第三光刻胶层;
S101g,在硅衬底上用光刻的方法形成覆盖第一掺杂区且暴露第二掺杂区的第一光刻胶层。
再结合图2,上述步骤S101c和S101e中在多晶硅层上形成具有栅极图形的第二光刻胶层以及形成覆盖第二掺杂区且暴露第一掺杂区的第三光刻胶层的步骤,在实践中,包含所述光刻胶层的涂覆、烘干、光刻、曝光及检测等步骤,相关工艺可应用各种传统的方法,应用的所述光刻胶层可选用任何可应用于半导体制程中的光刻胶材料,在此均不再赘述。
所述执行步骤S101f,对第一掺杂区111进行离子注入掺杂,其方法是将As或P等掺杂材料在离子源中离子化,As离子或P离子被加速成具有一定速度的离子束后被引向第一掺杂区111的表面,离子束中的高能As离子或P离子得以渗入第一掺杂区111的硅晶格之中。
本专利发明人发现,在这个过程中,第一掺杂区111的部分硅晶格被打破,从而引起第一掺杂区111表面的n/k值发生改变,通常情况下是第一掺杂区111的光反射能力降低。由于高速掺杂离子的穿透性,第二掺杂区112上与第一掺杂区111交界处的部分硅晶格也会被高速掺杂离子所打破,从而形成交界区113。
本专利发明人也发现,由于交界区113表层的部分硅晶格也被打破,因此交界区113的光反射性能与第一掺杂区111的光反射性能相似,而与第二掺杂区112的其他部位的光反射性能不同。通常情况下,交界区113的光反射性能比第二掺杂区112其他部位的光反射能力弱。使得在执行步骤S101g在硅衬底上用光刻的方法形成覆盖第一掺杂区111且暴露第二掺杂区112的第一光刻胶层103时,覆盖在交界区113上的光刻胶接受的曝光强度小于覆盖第二掺杂区112其它部位上光刻胶所接受的曝光强度。交界区113上的光刻胶越是接近半导体衬底101表面,光刻胶所接受的曝光强度越小。因此,当对光刻胶进行显影时,交界区113上接近半导体衬底101表面的光刻胶无法被显影剂去除,形成了残留在交界区上的光刻胶残留104。
由上述原因产生的光刻胶残留104与由于显影剂的各向异性所导致的光刻胶侧壁凸出是不同的,这里的光刻胶残留104是由于曝光强度小而难以产生足够的光化学反应,因此难于被显影剂去除。光刻胶残留104的化学性质与由于显影剂各向异性产生的光刻胶侧壁凸出部的化学性质也不相同,即这两种情况下需要消除的光刻胶是不同的。相似地,这种光刻胶残留104与由于光掩模板设置或光刻设备曝光误差所产生的光刻胶侧壁凸起也是不同的。即本实施例的所要解决的技术问题,与其他要解决光刻胶侧壁凸出这样的技术问题是不同的。
因此,为去除光刻胶残留104,避免其影响后续处理第二掺杂区112的工艺步骤,在步骤S101之后执行步骤S102,对所述半导体衬底进行等离子体处理,去除所述光刻胶残留104。所述的等离子处理,是以氮、氧及氦的混合气体作为刻蚀气体的等离子刻蚀,其中氮气的流量是27至33sccm,具体例如27sccm、28sccm、29sccm、30sccm、31sccm、32sccm、33sccm;氧气的流量为27至33sccm,具体例如27sccm、28sccm、29sccm、30sccm、31sccm、32sccm、33sccm;氦气的流量是81至99sccm,具体例如81sccm、83sccm、85sccm、87sccm、89sccm、90sccm、91sccm、93sccm、95sccm、97sccm、99sccm。其中,氧等离子体的作用是通过与光刻胶残留104反应来去除光刻胶残留104;氮等离子体的作用是稀释氧气的比例,防止对第一光刻胶层103侧壁的过度刻蚀。所述气体的进气方式为中央进气。等离子处理的压力是6至10mTorr,具体例如6mTorr、7mTorr、8mTorr、9mTorr、10mTorr。使气体等离子化的功率是330至400W,具体例如330W、340W、350W、360W、365W、370W、380W、390W、400W。偏移电压是0V。等离子处理的时间是11至17秒,具体例如11秒、12秒、13秒、14秒、15秒、16秒、17秒。半导体衬底的中心温度为45至51摄氏度,边缘温度为60至70摄氏度。在上述工艺参数下,既可以有效去除光刻胶残留104,又不损伤半导体衬底,且对第一光刻胶层103的消耗较少。上述等离子处理可以与步骤S101d中刻蚀多晶硅层形成栅极结构102在同一设备中进行。
之后可执行S103,以第一光刻胶层103为掩膜,对所述第二掺杂区112进行处理。这里的处理,可以是对第二掺杂区112进行第二离子注入掺杂,即当对第一掺杂区是注入As、P或Sb等离子进行N型掺杂时,所述的处理时对第二掺杂区进行注入B等离子的P型掺杂。在经过对第二掺杂区112进行离子注入掺杂后,半导体衬底101上即形成了交替出现的N型掺杂区和P型掺杂区,可用于后续的N-MOS和P-MOS的制造。
在本实施例中,第二掺杂区112尚未进行掺杂,因此在去除光刻胶残留104之后所执行的步骤S103是对第二掺杂区112进行离子注入掺杂处理。但本发明不限于此,即使第二掺杂区112已经进行了离子注入处理,即半导体衬底101上已经形成了P型掺杂区和N型掺杂区,在后续制造P-MOS或N-MOS时,同样也需要将某一掺杂区用光刻胶层进行覆盖保护而暴露相应的另一掺杂区,因此在交界区113上仍然会因交界区113的光反射性能的差异而出现光刻胶残留104,所以也可以用本实施例所述的方法去除光刻胶残留104,此时步骤S103所述的对第二掺杂区112进行的处理可以是制造轻掺杂漏极。
另外,在用光刻胶覆盖已经过离子注入的第一掺杂区111而暴露未掺杂的第二掺杂区112时,在第二掺杂区112上形成了交界区113,本领域技术人员知道,相似的,当对第二掺杂区112进行了离子注入掺杂后,无论第一掺杂区111尚未进行离子注入掺杂或已经经过离子注入掺杂,在第一掺杂区111上接近与第二掺杂区112交界的部位,同样也会因硅晶格被打破或被打破的硅晶格数量增加而出现与交界区113相似的表面光反射性能降低的另一交界区。
本领域人员也知道,在MOS器件的制造工艺中,还存在其他需要用光刻胶覆盖保护半导体衬底101上P型掺杂区或N型掺杂区中的某一个而暴露另一个的步骤,此时同样会在被暴露的掺杂区上的交界区内出现光刻胶残留,因此也可以用本发明所述的方法去除上述光刻胶残留,之后再执行后续工艺步骤。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (2)
1.一种去除光刻胶残留的方法,其特征在于,包括步骤:
提供半导体衬底,所述半导体衬底上具有第一掺杂区、第二掺杂区和图形化的光刻胶层,所述光刻胶层覆盖所述半导体衬底上的第一掺杂区并暴露第二掺杂区,所述第一掺杂区经离子注入而掺杂有第一离子,所述第二掺杂区上与第一掺杂区交界处具有交界区,所述交界区与第二掺杂区上其他部位光反射性能是不同的,所述交界区留有光刻胶残留;
对所述半导体衬底进行等离子体处理,去除所述光刻胶残留,所述等离子体处理为以氮、氧及氦的混合气体作为刻蚀气体的等离子刻蚀,其中氮气的流量是27sccm至33sccm,氧气的流量为27sccm至33sccm,氦气的流量是81sccm至99sccm,等离子刻蚀的压力是6mTorr至10mTorr,等离子化功率为330W至400W,等离子处理的时间是11秒至17秒,处理时所述半导体衬底的中心温度为45摄氏度至51摄氏度,边缘温度为60摄氏度至70摄氏度;
以所述光刻胶层为掩膜,对所述第二掺杂区进行处理,并去除光刻胶层。
2.如权利要求1所述去除光刻胶残留的方法,其特征在于:所述对所述第二掺杂区进行的处理包括对第二掺杂区进行第二离子注入掺杂或在第二掺杂区形成轻掺杂漏极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101125155A CN101587833B (zh) | 2008-05-23 | 2008-05-23 | 去除光刻胶残留的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101125155A CN101587833B (zh) | 2008-05-23 | 2008-05-23 | 去除光刻胶残留的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101587833A CN101587833A (zh) | 2009-11-25 |
CN101587833B true CN101587833B (zh) | 2010-11-10 |
Family
ID=41372000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101125155A Active CN101587833B (zh) | 2008-05-23 | 2008-05-23 | 去除光刻胶残留的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101587833B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107885048A (zh) * | 2017-09-19 | 2018-04-06 | 合肥惠科金扬科技有限公司 | 一种tft‑lcd屏制造过程中光刻胶的去除方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102201336B (zh) * | 2010-03-26 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件层上的氧化层刻蚀后残留物的去除方法 |
US20140137899A1 (en) * | 2012-11-21 | 2014-05-22 | Dynaloy, Llc | Process for removing substances from substrates |
CN106298539B (zh) * | 2015-06-26 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
CN108010839B (zh) * | 2017-12-06 | 2021-08-06 | 信利(惠州)智能显示有限公司 | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 |
CN109920729B (zh) * | 2019-03-27 | 2022-12-02 | 合肥鑫晟光电科技有限公司 | 一种显示基板的制备方法、显示装置 |
CN110146999B (zh) * | 2019-05-20 | 2022-08-23 | 湖南理工学院 | 一种可调谐超材料偏振器及其制作方法 |
CN114512392A (zh) * | 2022-04-19 | 2022-05-17 | 江苏邑文微电子科技有限公司 | 一种低损伤去胶装置 |
-
2008
- 2008-05-23 CN CN2008101125155A patent/CN101587833B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107885048A (zh) * | 2017-09-19 | 2018-04-06 | 合肥惠科金扬科技有限公司 | 一种tft‑lcd屏制造过程中光刻胶的去除方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101587833A (zh) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101587833B (zh) | 去除光刻胶残留的方法 | |
US6221564B1 (en) | Method for forming a spacer out of photosensitive material | |
KR950034481A (ko) | 건식 마이크로리소그래피 처리 | |
CN101673674B (zh) | 一种多晶硅预掺杂方法 | |
CN102479718A (zh) | 一种金属氧化物半导体场效应晶体管的制作方法 | |
CN104716031B (zh) | 使用双重图案化技术在副轴上形成cmos栅极的方法 | |
US6913872B1 (en) | Dual-wavelength exposure for reduction of implant shadowing | |
US20130084685A1 (en) | Methods for Ion Implantation | |
CN101593682A (zh) | 离子注入方法及半导体器件的制造方法 | |
JP2009238868A (ja) | マスクパターンの形成方法 | |
US6040602A (en) | Formation of lightly doped regions under a gate | |
CN108074812B (zh) | 鳍式场效应管的制造方法 | |
CN117059482B (zh) | 一种二氧化硅湿法刻蚀方法 | |
TW201015622A (en) | Method for forming a deep well of a power device | |
CN101364544B (zh) | 轻掺杂区、源/漏区形成方法和膜层图形化方法 | |
CN107799417B (zh) | 晶体管的制造方法 | |
Wu et al. | Unit Processes | |
KR0166794B1 (ko) | 그레이디드 접합 형성방법 | |
KR100438666B1 (ko) | 전계효과트랜지스터제조방법 | |
CN104882405A (zh) | 一种半导体器件的制造方法 | |
KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
KR20050063360A (ko) | 반도체 소자의 불순물 영역 형성 방법 | |
US20070155078A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH08316168A (ja) | 半導体装置の製造方法 | |
KR20080016197A (ko) | 플래시 메모리 소자의 고전압 트랜지스터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |