CN101582686B - 电平移位器、液晶显示装置及电荷分享方法 - Google Patents

Abstract

本发明公开一种电平移位器包括：控制逻辑电路、多个电平移位输出缓冲器以及多个电荷分享电路。控制逻辑电路接收多个输入时钟脉冲信号及一电荷分享信号并获取这些信号的电平信息；输出缓冲器分别用以对输入时钟脉冲信号中的相应者进行放大处理并由电荷分享信号的电平信息决定其是否输出；每一电荷分享电路电性耦接于输出缓冲器中的相应者的输出端与预设电平之间，并由相对应的输入时钟脉冲信号的电平信息决定其是否导通且当其导通时，预设电平与此相应者的输出端电性相通以执行电荷分享操作。相关于此种电平移位器的液晶显示装置及电荷分享方法同样被提供。

Description

电平移位器、液晶显示装置及电荷分享方法

技术领域

本发明涉及显示技术领域，且特别是有关于一种电平移位器、液晶显示装置及电荷分享方法。

背景技术

鉴于轻、薄及低辐射等优点，液晶显示装置已逐渐取代阴极射线管(CRT)显示装置而成为电脑屏幕及电视的主流。典型的液晶显示器通常包括显示基板、电路板以及设置在显示基板上的栅极驱动电路及源极驱动电路。电路板上设置有时序控制器，用以提供多个控制信号至栅极驱动电路与源极驱动电路。栅极驱动电路用于驱动显示基板上的多条栅极线，源极驱动电路用于将影像信号输出至显示基板上的与这些栅极线交叉设置的多条数据线。栅极驱动电路和源极驱动电路可以以载带式封装(TCP)或玻璃覆晶封装(COG)形式设置在显示基板上。栅极驱动电路还可以直接形成在显示基板中，亦即所谓的栅极阵列电路(Gate-On-Array Circuit，GOA Circuit)。在显示基板中直接形成栅极驱动电路的这种结构包括移位寄存器(Shift Register)，移位寄存器包括多个级联耦接的级(Stage)，用以产生多个栅极驱动脉冲以依序致能形成在显示基板上的这些栅极线。

目前两相(2-phase)的GOA设计，电平移位器设置在电路板上以产生二个时钟脉冲信号分别作为奇数及偶数级的时钟脉冲信号并提供栅极驱动脉冲所需能量。由于此二个时钟脉冲信号的电压振幅(亦即，高电平与低电平之间的电压差)较大且与其相连接的级数多，寄生电容相当大，持续地对电容充放电造成功率的消耗，因此需要以电荷分享的方式来减少电平移位器的功率消耗。此二个时钟脉冲信号一般而言为相反的极性，目前采用的电荷分享方式是在两者做极性转变前，将两者相接以使两者互相分享电荷至中心的电压，之后再由电平移位器的输出缓冲器将两者分别放大至目标电压；其中电平移位器基本上为单纯的放大器而并无法做电荷分享功能。在此，由于二时钟脉冲信号为相反极性，当其中的一个时钟脉冲信号要上升时，另一时钟脉冲信号必须下降，二时钟脉冲信号无法同时处于低电平或高电平从而缺乏波形设计弹性。

另一方面，对于其他多相(例如四相)的GOA设计，依其目前的波形需求，所使用的多相时钟脉冲信号中的至少部分的高电平时间存在部分重叠，无法以上述二相时钟脉冲所采用的电荷分享方式来进行电荷分享，因而会有功率消耗较大的问题存在；且不做电荷分享，时钟脉冲信号波形为方波的状况下，穿通(Feed Through)效应较严重，将对显示装置的显示品质有不良的影响。

发明内容

本发明的目的就是在提供一种电平移位器，具电荷分享功能以降低功耗。

本发明的再一目的是提供一种液晶显示装置，其采用的电平移位器具电荷分享功能而可达到省电的目的。

本发明的又一目的是提供一种电荷分享方法，适用于各种不同的多相的GOA设计。

为实现上述的一或部分或全部目的或是其他目的，本发明一实施例提出一种电平移位器，适于接收多个输入时钟脉冲信号及一电荷分享信号，并对每一输入时钟脉冲信号执行电荷分享操作以产生多个输出时钟脉冲信号；电平移位器包括控制逻辑电路、多个电平移位输出缓冲器以及多个电荷分享电路。控制逻辑电路接收输入时钟脉冲信号及电荷分享信号，并获取每一输入时钟脉冲信号的电平信息及电荷分享信号的电平信息；这些电平移位输出缓冲器分别包括输入端及输出端，这些电平移位输出缓冲器的这些输入端电性耦接至控制逻辑电路，每一电平移位输出缓冲器用以对这些输入时钟脉冲信号中的相应者进行放大处理并由控制逻辑电路的电荷分享信号的电平信息决定此电平移位输出缓冲器是否输出；每一电荷分享电路电性耦接于这些电平移位输出缓冲器中的相应者的输出端与预设电平之间，每一电荷分享电路由控制逻辑电路的与此电荷分享电路相对应的输入时钟脉冲信号的电平信息决定此电荷分享电路是否导通且当此电荷分享电路导通时，预设电平与这些电平移位输出缓冲器中的相应者的输出端电性相通以执行电荷分享操作。

在本发明的一实施例中，每一电荷分享电路包括第一端及第二端，每一电荷分享电路的第一端与这些电平移位输出缓冲器中的相应者的输出端相电性耦接，这些电荷分享电路的这些第二端电性耦接至电容，预设电平电容上的电压。

在本发明的一实施例中，上述的电平移位器适用于包含多相栅极阵列移位寄存器(Multi-phase Gate-On-Array Shift Register)的液晶显示装置，而上述的预设电平可为液晶显示装置的接地电平或电源电平。

为实现上述的一或部分或全部目的或是其他目的，本发明又一实施例提出一种液晶显示装置，其包括时序控制器、上述的电平移位器及多相栅极阵列移位寄存器；时序控制器用以产生多个第一时钟脉冲信号以及一电荷分享信号；电平移位器接收这些第一时钟脉冲信号及电荷分享信号并对每一第一时钟脉冲信号执行电荷分享操作，以产生与这些第一时钟脉冲信号相对应的多个第二时钟脉冲信号；多相栅极阵列移位寄存器接收这些第二时钟脉冲信号并依据这些第二时钟脉冲信号产生多个栅极驱动脉冲以致能液晶显示装置的多条栅极线。

为实现上述的一或部分或全部目的或是其他目的，本发明又一实施例提出一种电荷分享方法，包括步骤：提供多个输入时钟脉冲信号及一电荷分享信号；以及依据这些输入时钟脉冲信号与电荷分享信号的电平信息，使每一这些输入时钟脉冲信号与一外接电源间执行电荷分享操作，以产生与这些输入时钟脉冲信号相对应的多个输出时钟脉冲信号。

在本发明的一实施例中，上述的电荷分享方法适于执行于电平移位器，而依据这些输入时钟脉冲信号与电荷分享信号的这些电平信息对每一输入时钟脉冲信号执行电荷分享操作包括下列步骤：在输入时钟脉冲信号从第一电平转变为第二电平时，开始执行一第一次电荷分享操作；在电荷分享信号从第三电平转变为第四电平时，停止执行此第一次电荷分享操作，并且决定电平移位器开始输出第二电平经电平移位器放大后而形成的电平；在输入时钟脉冲信号从第二电平转变为第一电平时，决定电平移位器停止输出第二电平经电平移位器放大后而形成的电平，并且开始执行一第二次电荷分享操作；以及在电荷分享信号从第四电平转变为第三电平时，停止执行此第二次电荷分享操作，并且决定电平移位器开始输出第一电平经电平移位器放大后而形成的电平。

在本发明的一实施例中，上述的第一电平低于第二电平，第三电平低于第四电平。

在本发明的一实施例中，上述的第一次电荷分享操作及第二次电荷分享操作的执行时间长度由电荷分享信号的脉冲时序及/或脉冲宽度决定。

在本发明的一实施例中，上述的这些输出时钟脉冲信号的高电平时间互不重叠。

在本发明的一实施例中，上述的至少部分输出时钟脉冲信号的高电平时间存在部分重叠。

在本发明的一实施例中，上述的电荷分享方法更包括：提供一电容为上述的外接电源。

在本发明的一实施例中，上述的电荷分享方法更包括：提供一固定电压源为上述的外接电源。

为实现上述的一或部分或全部目的或是其他目的，本发明另一实施例提出另一种电荷分享方法，包括步骤：提供多个输入时钟脉冲信号及一电荷分享信号；以及对每一输入时钟脉冲信号执行电荷分享操作，以产生与这些输入时钟脉冲信号相对应的多个输出时钟脉冲信号；其中，在对每一输入时钟脉冲信号执行电荷分享操作的过程中，从输入时钟脉冲信号由第一电平转变为第二电平的时刻至最邻近的电荷分享信号由第三电平转变为第四电平的时刻的第一时间段、以及从输入时钟脉冲信号由第二电平转变为第一电平的时刻至最邻近的电荷分享信号由第四电平转变为第三电平的时刻的第二时间段均为电荷分享操作的执行时间。

本发明实施例通过对电平移位器进行特定电路设计，例如于电平移位器内部新增控制逻辑电路及电荷分享电路，并向电平移位器提供用以与输入时钟脉冲信号进行电荷分享操作的预设电平，使得电平移位器具有电荷分享功能而可降低功耗，从而采用此种电平移位器的液晶显示装置可轻易达到省电的目的。另一方面，通过新增(例如，由时序控制器来提供)电荷分享信号来控制各个输入时钟脉冲信号的电荷分享操作，克服了现有技术中时钟脉冲信号的波形设计缺乏弹性的缺陷，使得本发明实施例提出的电荷分享方法可适用各种不同的多相(例如两相、四相、或其他多相)的GOA设计，且电荷分享的时间可依不同需求而设计。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1绘示出本发明实施例提出的一种液晶显示装置的一结构框图；

图2绘示出本发明实施例提出的一种电平移位器的一电路结构框图；

图3绘示出本发明实施例提出的一种电平移位器的另一电路结构框图；

图4绘示为输入时钟脉冲信号CLK1～CLK4、输出时钟脉冲信号CLKout1～CLKout4以及栅极线GL1～GL4上的栅极驱动脉冲的时序图；

图5绘示为本发明再一实施例中的输入时钟脉冲信号CLK1～CLK4、输出时钟脉冲信号CLKout1～CLKout4以及栅极线GL1～GL4上的栅极驱动脉冲的时序图；

图6绘示为本发明又一实施例中的输入时钟脉冲信号CLK1～CLK4、输出时钟脉冲信号CLKout1～CLKout4以及栅极线GL1～GL4上的栅极驱动脉冲的时序图。

其中，附图标记

10：液晶显示装置

20：电路板

22：时序控制器

24：电平移位器

241：控制逻辑电路

243：电平移位输出缓冲器

243a：输入端

243b：输出端

245：电荷分享电路

245a：第一端

245b：第二端

C1：电容

AVDD：电源电平

GND：接地电平

T1～T8：时间段

t_H1～t_H4：高电平时间

CS：电荷分享信号

CLK1～CLKn：输入时钟脉冲信号

CLKout1～CLKoutn：输出时钟脉冲信号

40：显示基板

42：显示区域

43：多相栅极阵列移位寄存器

44：外围区域

GL1～GLm：栅极线

具体实施方式

参见图1，其绘示出本发明实施例提出的一种液晶显示装置的一结构框图。如图1所示，液晶显示装置10包括：电路板20及显示基板40，电路板20上设置有时序控制器22及电平移位器24，显示基板40的显示区域42设置有多条栅极线GL1～GLm，且显示基板40的外围区域44设置有多相栅极阵列移位寄存器43。其中，时序控制器22用以产生多个输入时钟脉冲信号CLK1～CLKn以及一电荷分享信号CS；电平移位器24接收输入时钟脉冲信号CLK1～CLKn及电荷分享信号CS并对每一输入时钟脉冲信号CLK1～CLKn执行电荷分享操作，以产生与输入时钟脉冲信号CLK1～CLKn分别相对应的多个输出时钟脉冲信号CLKout1～CLKoutn；多相栅极阵列移位寄存器43接收输出时钟脉冲信号CLKout1～CLKoutn并依据输出时钟脉冲信号CLKout1～CLKoutn产生多个栅极驱动脉冲以依序致能液晶显示装置10的多条栅极线GL1～GLm。

参见图2，其绘示出本发明实施例提出的电平移位器24的一电路结构框图。电平移位器24包括控制逻辑电路241、多个(图2中仅示出四个作为举例)电平移位输出缓冲器243以及多个(图2中仅示出四个作为举例)电荷分享电路245。控制逻辑电路241接收输入时钟脉冲信号CLK1～CLK4(对应图1中的n取值为4的情形)及电荷分享信号CS，并获取每一输入时钟脉冲信号CLK1～CLK4的电平信息及电荷分享信号CS的电平信息。多个电平移位输出缓冲器243分别包括输入端243a及输出端243b，这些电平移位输出缓冲器243的输入端243a均电性耦接至控制逻辑电路241，每一电平移位输出缓冲器243用以对输入时钟脉冲信号CLK1～CLK4中的一相应者进行放大处理并由控制逻辑电路241的电荷分享信号的电平信息决定此电平移位输出缓冲器243是否输出。多个电荷分享电路245分别包括第一端245a及第二端245b，每一电荷分享电路245的第一端245a与这些电平移位输出缓冲器243中的一相应者相电性耦接，而这些电荷分享电路245的第二端245b通过一电阻耦接至接地电容C1；在此，电容C1提供的电压电平作为电平移位器24的外接电源使用。每一电荷分享电路245由控制逻辑电路241的与此电荷分享电路245相对应的输入时钟脉冲信号的电平信息决定此电荷分享电路245是否导通且当此电荷分享电路245导通时，电容C1上的电压电平与这些电平移位输出缓冲器243中的相应者的输出端243a电性相通以执行电荷分享操作。

参见图3，其绘示出本发明实施例提出的电平移位器24的另一电路结构框图。图3所示的电平移位器24的电路结构与图2所示的电平移位器24的电路结构基本相同，不同之处在于：这些电荷分享电路245的第二端245b通过一电阻耦接至液晶显示装置10的电源电平例如AVDD或接地电平GND，而非接地电容C1。在此，液晶显示装置10的电源电平例如AVDD或接地电平GND为固定电压源并作为外接电源使用。

参见图4，其绘示为输入时钟脉冲信号CLK1～CLK4、输出时钟脉冲信号CLKout1～CLKout4以及栅极线GL1～GL4上的栅极驱动脉冲的时序图。下面将结合图2及图4具体描述电平移位器24对输入时钟脉冲信号CLK1～CLK4执行电荷分享操作的过程。

如图4所示，当控制逻辑电路241获知输入时钟脉冲信号CLK1由低电平转变为高电平时，使与输入时钟脉冲信号CLK1相对应的电荷分享电路245导通，电平移位输出缓冲器243不输出，电平移位输出缓冲器243的输出端243b上的输出时钟脉冲信号CLKout1与电容C1电性相通而执行电荷分享操作，电流由电容C1流向电平移位输出缓冲器243的输出端243b；接着，当控制逻辑电路241获知电荷分享信号CS由低电平转变为高电平时，使与输入时钟脉冲信号CLK1相对应的电荷分享电路245截止，电平移位输出缓冲器243开始输出输入时钟脉冲信号CLK1的高电平经电平移位输出缓冲器243放大后而形成的电平并且维持输出CLK1的高电平放大信号直至控制逻辑电路241获知输入时钟脉冲信号CLK1由高电平转变为低电平的时刻；换而言之，时间段T1为相关于输入时钟脉冲信号CLK1的一次电荷分享操作的执行时间，且在时间段T1内电平移位输出缓冲器243不输出。

当控制逻辑电路241获知输入时钟脉冲信号CLK1由高电平转变为低电平时，使与输入时钟脉冲信号CLK1相对应的电荷分享电路245导通，电平移位输出缓冲器243不输出，电平移位输出缓冲器243的输出端243b上的输出时钟脉冲信号CLKout1与电容C 1电性相通而执行电荷分享操作，电流由电平移位输出缓冲器243的输出端243b流向电容C1；接着，当控制逻辑电路241获知电荷分享信号CS由高电平转变为低电平时，使与输入时钟脉冲信号CLK1相对应的电荷分享电路245截止，电平移位输出缓冲器243开始输出输入时钟脉冲信号CLK1的低电平经电平移位输出缓冲器243放大后而形成的另一电平并且维持输出CLK1的低电平放大信号直至控制逻辑电路241再次获知输入时钟脉冲信号CLK1由低电平转变为高电平的时刻；换而言之，时间段T4为相关于输入时钟脉冲信号CLK1的另一次电荷分享操作的执行时间，且在时间段T4内电平移位输出缓冲器243不输出。

简而言之，输入时钟脉冲信号CLK1由低电平转变为高电平时开始执行电荷分享操作，至电荷分享信号CS由低电平转变为高电平时相应的电平移位输出缓冲器243开始输出高电平；输入时钟脉冲信号CLK1由高电平转变为低电平时开始执行电荷分享操作，至电荷分享信号CS由高电平转变为低电平时相应的电平移位输出缓冲器243开始输出低电平。

本实施例中，由于电平移位器24对输入时钟脉冲信号CLK1～CLK4执行的电荷分享操作的过程大致相同，对输入时钟脉冲信号CLK2～CLK4执行的电荷分享操作的过程可参考上述对输入时钟脉冲信号CLK1执行的电荷分享操作的过程，故在此不再赘述。从图4可以得知：输出时钟脉冲信号CLKout1的高电平时间t_H1与其后续的两个输出时钟脉冲信号CLKout2及CLKout3的高电平时间t_H2及t_H3存在部分重叠，同样地，输出时钟脉冲信号CLKout2的高电平时间t_H2与其后续的两个输出时钟脉冲信号CLKout3及CLKout4的高电平时间t_H3及t_H4存在部分重叠，依此类推。相应地，栅极线GL1上的栅极驱动脉冲与栅极线GL2及GL3上的栅极驱动脉冲存在时间上的部分重叠，栅极线GL2上的栅极驱动脉冲与栅极线GL3及GL4上的栅极驱动脉冲存在时间上的部分重叠；换而言之，在某一栅极线被致能期间，可同时对其后续的两条栅极线进行预充电(Pre-charge)操作。再者，时间段T2及T7为相关于输入时钟脉冲信号CLK4的两次电荷分享操作的执行时间，时间段T3及T6为相关于输入时钟脉冲信号CLK2的两次电荷分享操作的执行时间，时间段T5及T8为相关于输入时钟脉冲信号CLK3的两次电荷分享操作的执行时间。这些时间段T1～T8与电荷分享信号CS的脉冲时序及脉冲宽度相关，举例说明如下：如果将图4中的电荷分享信号CS的脉冲向左或向右移(亦即改变脉冲时序)，则时间段T1～T8会相应变短或拉长；如果将电荷分享信号CS的各个脉冲的宽度增大或缩小，则时间T1～T8会相应变短或拉长。因此，通过对电荷分享信号CS的脉冲时序及/或脉冲宽度设定，可弹性设定各个输入时钟脉冲信号CLK1～CLK4的电荷分享操作的执行时间。

参见图5，其绘示本发明再一实施例中的输入时钟脉冲信号CLK1～CLK4、输出时钟脉冲信号CLKout1～CLKout4以及栅极线GL1～GL4上的栅极驱动脉冲的时序图。从图5中可以得知：输出时钟脉冲信号CLKout1～CLKout3的高电平时间t_H1、t_H2及t_H3仅分别与其后续的一个输出时钟脉冲信号CLKout2～CLKout4的高电平时间t_H2、t_H3及t_H4存在部分重叠，依此类推。相应地，栅极线GL1～GL3上的栅极驱动脉冲仅分别与其后续的一个栅极线GL2～GL4上的栅极驱动脉冲存在时间上的部分重叠，依此类推；换而言之，在某一栅极线被致能期间，可同时对其后续的一条栅极线进行预充电操作。

参见图6，其绘示本发明又一实施例中的输入时钟脉冲信号CLK1～CLK4、输出时钟脉冲信号CLKout1～CLKout4以及栅极线GL1～GL4上的栅极驱动脉冲的时序图。从图6中可以得知，输出时钟脉冲信号CLKout1～CLKout4的高电平时间t_H1、t_H2、t_H3及t_H4互不重叠，相应地，栅极线GL1～GL4上的栅极驱动脉冲互不重叠；换而言之，在某一栅极线被致能期间，其后续的栅极线并无预充电操作。

综上所述，本发明实施例通过对电平移位器进行特定电路设计，例如于电平移位器内部新增控制逻辑电路及电荷分享电路，并向电平移位器提供用以与输入时钟脉冲信号进行电荷分享操作的电压电平，使得电平移位器具有电荷分享功能而可降低功耗，从而采用此种电平移位器的液晶显示装置可轻易达到省电的目的。另一方面，通过新增(例如，由时序控制器来提供)电荷分享信号来控制各个输入时钟脉冲信号的电荷分享操作，克服了现有技术中时钟脉冲信号的波形设计缺乏弹性的缺陷，使得本发明实施例提出的电荷分享方法可适用各种不同的多相(例如两相、四相、或其他多相)的GOA设计，且电荷分享的时间可依不同需求而设计。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (19)

1.一种电平移位器，其特征在于，适于接收多个输入时钟脉冲信号及一电荷分享信号并对每一所述输入时钟脉冲信号执行一电荷分享操作以产生多个输出时钟脉冲信号，该电平移位器包括：

一控制逻辑电路，接收所述输入时钟脉冲信号及该电荷分享信号，并获取每一所述输入时钟脉冲信号的一电平信息及该电荷分享信号的一电平信息；

多个电平移位输出缓冲器，分别包括一输入端及一输出端，所述电平移位输出缓冲器的所述输入端电性耦接至该控制逻辑电路，每一所述电平移位输出缓冲器用以对所述输入时钟脉冲信号中的一相应者进行放大处理并由该控制逻辑电路的该电荷分享信号的该电平信息决定该电平移位输出缓冲器是否输出；以及

多个电荷分享电路，每一所述电荷分享电路电性耦接于所述电平移位输出缓冲器中的一相应者的该输出端与一预设电平之间，每一所述电荷分享电路由该控制逻辑电路的与该电荷分享电路相对应的该输入时钟脉冲信号的该电平信息决定该电荷分享电路是否导通且当该电荷分享电路导通时，该预设电平与所述电平移位输出缓冲器中的该相应者的该输出端电性相通以执行该电荷分享操作。

2.根据权利要求1所述的电平移位器，其特征在于，每一所述电荷分享电路包括一第一端及一第二端，每一所述电荷分享电路的该第一端与所述电平移位输出缓冲器中的该相应者的该输出端相电性耦接，所述电荷分享电路的所述第二端电性耦接至一电容，该预设电平为该电容上的电压。

3.根据权利要求1所述的电平移位器，其特征在于，该电平移位器适用于一包含多相栅极阵列移位寄存器的液晶显示装置。

4.根据权利要求3所述的电平移位器，其特征在于，该预设电平为该液晶显示装置的一接地电平或一电源电平。

5.一种液晶显示装置，其特征在于，其包括：

一时序控制器，用以产生多个第一时钟脉冲信号以及一电荷分享信号；

一电平移位器，接收所述第一时钟脉冲信号及该电荷分享信号并对每一所述第一时钟脉冲信号执行一电荷分享操作以产生与所述第一时钟脉冲信号相对应的多个第二时钟脉冲信号；以及

一多相栅极阵列移位寄存器，接收所述第二时钟脉冲信号并依据所述第二时钟脉冲信号产生多个栅极驱动脉冲以致能该液晶显示装置的多条栅极线；

其中，该电平移位器包括：

一控制逻辑电路，接收所述第一时钟脉冲信号及该电荷分享信号，并获取每一所述第一时钟脉冲信号的一电平信息及该电荷分享信号的一电平信息；

多个电平移位输出缓冲器，电性耦接至该控制逻辑电路，每一所述电平移位输出缓冲器用以对所述第一时钟脉冲信号中的一相应者进行放大处理并由该控制逻辑电路的该电荷分享信号的该电平信息决定该电平移位输出缓冲器是否输出；以及

多个电荷分享电路，每一所述电荷分享电路电性耦接于所述电平移位输出缓冲器中的一相应者的一输出端与一预设电平之间，每一所述电荷分享电路由该控制逻辑电路的与该电荷分享电路相对应的该第一时钟脉冲信号的该电平信息决定该电荷分享电路是否导通，且当该电荷分享电路导通时，该预设电平与所述电平移位输出缓冲器中的该相应者的该输出端电性相通以执行该电荷分享操作。

6.根据权利要求5所述的液晶显示装置，其特征在于，该电平移位器的每一所述电荷分享电路包括一第一端及一第二端，每一所述电荷分享电路的该第一端与所述电平移位输出缓冲器中的该相应者的该输出端相电性耦接，所述电荷分享电路的所述第二端电性耦接至一电容，该预设电平为该电容上的电压。

7.根据权利要求5所述的液晶显示装置，其特征在于，该预设电平为该液晶显示装置的一接地电平或一电源电平。

8.一种电荷分享方法，其特征在于，其包括步骤：

提供多个输入时钟脉冲信号及一电荷分享信号；以及

依据所述输入时钟脉冲信号与该电荷分享信号的电平信息，使每一所述输入时钟脉冲信号与一外接电源间执行一电荷分享操作，以产生与所述输入时钟脉冲信号相对应的多个输出时钟脉冲信号；其中

该电荷分享方法适于执行于一电平移位器，而依据所述输入时钟脉冲信号与该电荷分享信号的所述电平信息对每一所述输入时钟脉冲信号执行该电荷分享操作包括下列步骤：

在该输入时钟脉冲信号从一第一电平转变为一第二电平时，开始执行一第一次该电荷分享操作；

在该电荷分享信号从一第三电平转变为一第四电平时，停止执行第一次该电荷分享操作，并且决定该电平移位器开始输出该第二电平经该电平移位器放大后而形成的一电平；

在该输入时钟脉冲信号从该第二电平转变为该第一电平时，决定该电平移位器停止输出该第二电平经该电平移位器放大后而形成的该电平，并且开始执行一第二次该电荷分享操作；以及

在该电荷分享信号从该第四电平转变为该第三电平时，停止执行第二次该电荷分享操作，并且决定该电平移位器开始输出该第一电平经该电平移位器放大后而形成的另一电平。

9.根据权利要求8所述的电荷分享方法，其特征在于，该第一电平低于该第二电平，该第三电平低于该第四电平。

10.根据权利要求8所述的电荷分享方法，其特征在于，第一次该电荷分享操作及第二次该电荷分享操作的执行时间长度通过设定该电荷分享信号的脉冲时序及/或脉冲宽度来设计。

11.根据权利要求8所述的电荷分享方法，其特征在于，所述输出时钟脉冲信号的高电平时间互不重叠。

12.根据权利要求8所述的电荷分享方法，其特征在于，至少部分所述输出时钟脉冲信号的高电平时间存在部分重叠。

13.根据权利要求8所述的电荷分享方法，其特征在于，该方法更包括：

提供一电容为该外接电源。

14.根据权利要求8所述的电荷分享方法，其特征在于，该方法更包括：

提供一固定电压源为该外接电源。

15.一种电荷分享方法，其特征在于，该方法包括步骤：

提供多个输入时钟脉冲信号及一电荷分享信号；以及

对每一所述输入时钟脉冲信号执行一电荷分享操作，以产生与所述输入时钟脉冲信号相对应的多个输出时钟脉冲信号；

其中，在对每一所述输入时钟脉冲信号执行该电荷分享操作的过程中，从该输入时钟脉冲信号由一第一电平转变为一第二电平的时刻至最邻近的该电荷分享信号由一第三电平转变为一第四电平的时刻的一第一时间段、以及从该输入时钟脉冲信号由该第二电平转变为该第一电平的时刻至最邻近的该电荷分享信号由该第四电平转变为该第三电平的时刻的一第二时间段均为该电荷分享操作的执行时间。

16.根据权利要求15所述的电荷分享方法，其特征在于，该第一电平低于该第二电平，该第三电平低于该第四电平。

17.根据权利要求15所述的电荷分享方法，其特征在于，该第一时间段及该第二时间段的长度通过设定该电荷分享信号的脉冲时序及/或脉冲宽度来设计。

18.根据权利要求15所述的电荷分享方法，其特征在于，所述输出时钟脉冲信号的高电平时间互不重叠。

19.根据权利要求15所述的电荷分享方法，其特征在于，至少部分所述输出时钟脉冲信号的高电平时间存在部分重叠。

Images