CN101582402B - 线路基板 - Google Patents

线路基板 Download PDF

Info

Publication number
CN101582402B
CN101582402B CN200810100702A CN200810100702A CN101582402B CN 101582402 B CN101582402 B CN 101582402B CN 200810100702 A CN200810100702 A CN 200810100702A CN 200810100702 A CN200810100702 A CN 200810100702A CN 101582402 B CN101582402 B CN 101582402B
Authority
CN
China
Prior art keywords
pin
pins
units
pin units
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810100702A
Other languages
English (en)
Other versions
CN101582402A (zh
Inventor
邹文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics China Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Priority to CN200810100702A priority Critical patent/CN101582402B/zh
Publication of CN101582402A publication Critical patent/CN101582402A/zh
Application granted granted Critical
Publication of CN101582402B publication Critical patent/CN101582402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

一种线路基板包括一基层与多个成阵列排列的引脚单元，基层具有多个沉孔，且所述引脚单元配置于基层上。各引脚单元包括一共享端子与至少三个引脚。共享端子区分为多个彼此连接的电极。所述引脚从共享端子的边缘向外延伸，且各引脚分别从其中一个电极的边缘向外延伸。所述沉孔分别暴露出所述引脚单元的共享端子。

Description

线路基板
技术领域
本发明是有关于一种线路基板，且特别是有关于一种制作成本较低的线路基板。
背景技术
相较于传统灯泡，发光二极管具有体积小、寿命长、省电、无水银污染等特性。因此，随着发光二极管的发光效率不断地提升，发光二极管在某些领域已渐渐取代日光灯(fluorescent lamp)与白热灯泡(incandescent lamp)。举例来说，需要高速反应的扫描仪光源、液晶显示器(liquid crystal display，LCD)的背光源、汽车仪表板(instrumentpanel)的光源、交通号志灯的光源及某些照明装置都已经采用发光二极管。
图1为已知一种发光二极管封装的立体示意图。图2为已知一种线路基板的示意图，且图2的线路基板可区分成多个图1的第一引脚、第一电极、第二引脚、第二电极。
请参考图1，发光二极管封装100包括一载板D、一第一引脚110、一第一电极120、一第二引脚130、一第二电极140、一发光二极管芯片(LEDchip)150、一封装胶体(encapsulant)160。第一引脚110、第一电极120、第二引脚130与第二电极140配置于载板D上。
第一引脚110与第一电极120连接，第二引脚130与第二电极140连接。发光二极管芯片150配置于第一引脚110上，并由一第一导线172与一第二导线174分别与第一引脚110及第二引脚130电性连接。封装胶体160配置于载板D上并包覆第一引脚110、第二引脚130与发光二极管芯片150。载板D具有二沉孔D1，以分别暴露出第一电极120与第二电极140，而发光二极管封装100可由第一电极120以及第二电极140与其它电子组件(例如线路板)电性连接。
请参照图2，线路基板200可以沿着多条切割路径A1、A2区分成多个图1的具有载板D、第一引脚110、第一电极120、第二引脚130与第二电极140的承载器。线路基板200具有多个引脚单元210。每个引脚单元210皆具有一第一引脚110、一第二引脚130与一共享端子212，且各共享端子212都是由一个第一电极120与一个第二电极140连接而成。每个引脚单元210的第一引脚110与第二引脚130皆分别与第一电极120与第二电极140的边缘连接。每个引脚单元210皆可裁切成二导电结构，其中导电结构例如是第一引脚110与第一电极120、或者是第二引脚130与第二电极140。
在已知技术中，多半是提供具有全面覆盖金属层的基板(未绘示)并对金属层进行图案化以形成线路基板200。然而，线路基板200的引脚单元210的排列密度低，以致于单位面积的基板的利用率低，而且每个引脚单元210仅能裁切成二导电结构。换言之，单位面积的基材可制得的导电结构的数目较少。因此，导电结构的制作成本较高。
发明内容
本发明提出一种线路基板，其引脚单元的排列密度较大，且其各引脚单元可切割成较多的导电结构。
本发明另提出一种发光二极管封装，其制作成本较低。
本发明提出一种线路基板，其包括一基层与多个成阵列排列的引脚单元，基层具有多个沉孔，且所述引脚单元配置于基层上。各引脚单元包括一共享端子与四个引脚。共享端子区分为多个彼此连接的电极。所述引脚从共享端子的边缘向外延伸，且各引脚分别从其中一个电极的边缘向外延伸。所述引脚单元的图案相同，各引脚单元的图案为点对称图案，而各引脚单元中的所述引脚包括二个第一引脚以及二个第二引脚，且各第一引脚的图案与各第二引脚的图案不同，所述沉孔分别暴露出所述引脚单元的共享端子，相邻两行中的所述共享端子在列方向上彼此对齐。
在本发明的一实施例中，各引脚单元中的引脚数目为四个。
在本发明的一实施例中，引脚单元的图案实质上相同。
在本发明的一实施例中，各引脚单元的图案实质上为一点对称图案，而各引脚单元中的引脚包括二第一引脚以及二第二引脚，且各第一引脚的图案与各第二引脚的图案不同。
在本发明的一实施例中，各第一引脚具有一芯片承载部，而各第二引脚不具有一芯片承载部。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有至少一防溢胶缺口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有一防溢胶开口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各点对称图案以各共享端子的一中心点为对称中心。
在本发明的一实施例中，各引脚单元的图案实质上为一线对称图案，而各引脚单元中的引脚包括二第一引脚以及二第二引脚，且各第一引脚的图案与各第二引脚的图案不同。
在本发明的一实施例中，各第一引脚具有一芯片承载部，而各第二引脚不具有一芯片承载部。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有至少一防溢胶缺口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有一防溢胶开口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各线对称图案对称于一对称轴，而对称轴平行于列方向，且通过各共享端子的一中心点。
在本发明的一实施例中，排列于同一列的引脚单元包括多个第一引脚单元以及多个第二引脚单元，各第一引脚单元具有一第一图案，而各第二引脚单元具有一第二图案，第一图案与第二图案不同，其中第一引脚单元与第二引脚单元沿着列方向交替排列。
在本发明的一实施例中，各第一引脚单元以及各第二引脚单元的图案实质上为一线对称图案，各第一引脚单元中的引脚包括二第一引脚以及二第二引脚，而各第二引脚单元中的引脚包括二第一引脚以及二第二引脚，且各第一引脚的图案与各第二引脚的图案不同。
在本发明的一实施例中，各第一引脚具有一芯片承载部，而各第二引脚不具有一芯片承载部。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有至少一防溢胶缺口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有一防溢胶开口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各线对称图案对称于一对称轴，而对称轴平行于行方向，且通过各共享端子的一中心点。
在本发明的一实施例中，各第一引脚单元的图案在旋转180度之后会与各第二引脚单元的图案一致。
在本发明的一实施例中，各第一引脚单元以及各第二引脚单元的图案实质上为一点对称图案，各第一引脚单元中的引脚包括四个第一引脚，而各第二引脚单元中的引脚包括四个第二引脚，且各第一引脚的图案与各第二引脚的图案不同。
在本发明的一实施例中，各第一引脚具有一芯片承载部，而各第二引脚不具有一芯片承载部。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有至少一防溢胶缺口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有一防溢胶开口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各引脚单元中的引脚数目为三个。
在本发明的一实施例中，排列于同一列的引脚单元包括多个第一引脚单元以及多个第二引脚单元，各第一引脚单元具有一第一图案，而各第二引脚单元具有一第二图案，第一图案与第二图案不同，其中第一引脚单元与第二引脚单元沿着列方向交替排列。
在本发明的一实施例中，各第一引脚单元包括一第一引脚与二第二引脚，各第二引脚单元包括二第一引脚与一第二引脚，且各第一引脚的图案与各第二引脚的图案不同。
在本发明的一实施例中，各第一引脚单元包括三第一引脚，各第二引脚单元包括三第二引脚，且各第一引脚的图案与各第二引脚的图案不同。
在本发明的一实施例中，各第一引脚具有一芯片承载部，而各第二引脚不具有一芯片承载部。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有至少一防溢胶缺口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各第一引脚还具有一打线接合部，且各第一引脚具有一防溢胶开口位于芯片承载部与打线接合部之间。
本发明提出一种发光二极管封装，其包括一承载器、一发光二极管芯片以及一封装胶体，其中承载器包括一载板、一第一电极、一第一引脚、一第二电极与一第二引脚。第一电极、第一引脚、第二电极与第二引脚皆配置于载板上，且载板具有二沉孔以分别暴露出第一电极与第二电极。第一引脚与第一电极的边缘连接。第二引脚与第二电极的边缘连接。发光二极管芯片配置于第一引脚上并与第一引脚及第二引脚电性连接。封装胶体配置于载板上且包覆第一引脚、第二引脚以及发光二极管芯片，其中封装胶体具有二沉孔以分别暴露第一电极与第二电极，而第一电极与第二电极皆具有二彼此相邻且位于角落的裁切边缘，且二裁切边缘彼此不平行。
在本发明的一实施例中，第一电极所具有的二裁切边缘之间的夹角为90度，且第二电极所具有的二裁切边缘之间的夹角为90度。
在本发明的一实施例中，第一电极所具有的二裁切边缘以及第二电极所具有的二裁切边缘皆与封装胶体的边缘切齐。
在本发明的一实施例中，第一引脚具有一芯片承载部与一打线接合部，且发光二极管芯片配置于芯片承载部上并与打线接合部电性连接。
在本发明的一实施例中，第一引脚具有至少一防溢胶缺口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，各第一引脚具有一防溢胶开口位于芯片承载部与打线接合部之间。
在本发明的一实施例中，封装胶体的材质包括一透光胶体。
综上所述，本发明的引脚单元排列密度较高，且各引脚单元可划分成至少三个导电结构。因此，单位面积的基板可制得较多的引脚单元，且每个引脚单元可划分成较多的导电结构。换言之，单位面积的基板可制得的导电结构的数目较多。因此，本发明的导电结构的制作成本较低。
附图说明
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下，其中：
图1为已知一种发光二极管封装的立体示意图。
图2为已知一种线路基板的示意图，且图2的线路基板可区分成多个图1的第一引脚、第一电极、第二引脚、第二电极。
图3A与图3B为本发明一实施例的线路基板的示意图。
图4～图11为图3A的线路基板的多种变化型态的示意图。
图12A为本发明一实施例的发光二极管封装的立体示意图。
图12B为图12A中由箭头V所指示的方向上的视图。
具体实施方式
图3A与图3B为本发明一实施例的线路基板的示意图，图4～图11为图3A的线路基板的多种变化型态的示意图。
请参照图3A，本实施例的线路基板L包括一基层F与多个成阵列排列的引脚单元300，其中引脚单元300皆配置于基层F上，且阵列排列的引脚单元300是指所述引脚单元300在基层F上排列成多行多列。基层F具有多个沉孔F1。各引脚单元300包括一共享端子310与至少三个引脚320，而于本实施例中，各引脚单元300具有四个引脚320。共享端子310区分为多个彼此连接的电极E。所述引脚320从共享端子310的边缘向外延伸，且各引脚320分别从其中一个电极E的边缘向外延伸。基层F所具有的各沉孔F1分别暴露出所述引脚单元300其中之一的共享端子310。
此外，图3A示意性地绘示多条切割路径A1、A2以代表之后切割线路基板L时的切割路径，由图3A可知，线路基板L的各引脚单元300可由其中一条切割路径A1与其中一条切割路径A2而划分成四个导电结构，且每个导电结构都是由一电极E以及与其连接的一引脚320所构成。
值得注意的是，相较于已知技术，本实施例的引脚单元300排列密度较高，且各引脚单元300可划分成至少三个导电结构。因此，单位面积的基板可制得较多的引脚单元，且每个引脚单元可划分成较多的导电结构。换言之，单位面积的基板可制得的导电结构的数目较多。因此，本实施例的导电结构的制作成本较低。
于本实施例中，各引脚单元300的图案实质上相同。各引脚单元300的图案实质上可为一点对称图案，而各引脚单元300的四个引脚320可区分为二第一引脚322以及二第二引脚324，且各第一引脚322的图案与各第二引脚324的图案不同。举例来说，各第一引脚322具有一芯片承载部322a，而各第二引脚324不具有一芯片承载部322a。并且，各点对称图案例如是以各共享端子310的一中心点C为对称中心。于本实施例中，各引脚单元300的第一引脚322以及第二引脚324例如是沿共享端子310的边缘312间隔地排列。换言之，其中一第一引脚322可位于二第二引脚324之间，且其中一第二引脚324可位于二第一引脚322之间，然本发明并不以此种排列方式为限。
此外，第一引脚322还可具有一打线接合部322b，打线接合部322b适于与之后配置于芯片承载部322a上的芯片(未绘示)由打线而接合。并且，为避免之后接合芯片与芯片承载部322a的胶体溢流至打线接合部322b而影响打线制程的良率，本实施例在第一引脚322的芯片承载部322a与打线接合部322b之间形成至少一防溢胶缺口B(图3A绘示二防溢胶缺口B做为代表)。如此一来，前述胶体可溢流至防溢胶缺口B中，而不会溢流至打线接合部322b。此外，请参照图3B，为防止胶体溢流，也可以在第一引脚322的芯片承载部322a与打线接合部322b之间形成一防溢胶开口0。
以下则将详细介绍图3A的线路基板的引脚单元的多种变化型态。
请参照图4，于本实施例中，各引脚单元300a的图案实质上为一线对称图案，而各引脚单元300a中的引脚320包括二第一引脚322以及二第二引脚324。而且，于本实施例中，各线对称图案对称于一对称轴X，而对称轴X平行于列方向，且通过各共享端子310的中心点C。于本实施例中，各引脚单元300a的二第一引脚322沿共享端子310的边缘312相邻排列且皆位于共享端子310的左侧，二第二引脚324沿共享端子310的边缘312相邻排列且皆位于共享端子310的右侧，然本发明并不以此种排列方式为限。
值得注意的是，于下列图5～图11的各实施例中，排列于同一列的引脚单元包括多个第一引脚单元以及多个第二引脚单元，各第一引脚单元具有一第一图案，而各第二引脚单元具有一第二图案，且第一图案与第二图案不同。其中，第一引脚单元与第二引脚单元例如沿着列方向交替排列。此外，于本实施例中，下列图5～图11是绘示多个成阵列排列的第一引脚单元与第二引脚单元，且排列于同一行的引脚单元可皆为第一引脚单元或皆为第二引脚单元。当然，于其它实施例中，也可以是第一引脚单元与第二引脚单元沿着列方向交替排列，且第一引脚单元与第二引脚单元沿着行方向交替排列。
请参照图5，于本实施例中，各第一引脚单元300b以及各第二引脚单元300c的图案实质上为一线对称图案。而且，各线对称图案例如是对称于一对称轴Y，而对称轴Y平行于行方向，且通过各共享端子310的中心点C。此外，于本实施例中，各第一引脚单元300b的图案在旋转180度之后会与各第二引脚单元300c的图案一致。
各第一引脚单元300b中的引脚包括二第一引脚322以及二第二引脚324，而各第二引脚单元300c中的引脚包括二第一引脚322以及二第二引脚324。具体而言，各第一引脚单元300b的二第一引脚322例如是沿共享端子310的上半部的边缘312a相邻排列且分别位于共享端子310的左右二侧，二第二引脚324沿共享端子310的下半部的边缘312b相邻排列且分别位于共享端子310的左右二侧。并且，各第二引脚单元300c的二第一引脚322例如是沿共享端子310的下半部的边缘312b相邻排列且分别位于共享端子310的左右二侧，二第二引脚324沿共享端子310的上半部的边缘312a相邻排列且分别位于共享端子310的左右二侧。值得注意的是，前述各第一引脚单元300b与各第二引脚单元300c的第一引脚322与第二引脚324的排列方式仅为举例说明，并非用以限定本发明。
请参照图6，于本实施例中，各第一引脚单元300d以及各第二引脚单元300e的图案实质上为一点对称图案。各第一引脚单元300d中的引脚例如具有四个第一引脚322，而各第二引脚单元300e中的引脚例如具有四个第二引脚324。详细而言，各第一引脚单元300d中的四个第一引脚322分别与共享端子310的左上部、左下部、右上部与右下部的边缘312c、312d、312e、312f连接。同样地，各第二引脚单元300e的四个第二引脚324分别与共享端子310的左上部、左下部、右上部与右下部的边缘312c、312d、312e、312f连接。值得注意的是，前述各第一引脚单元300d与各第二引脚单元300e的第一引脚322与第二引脚324的排列方式仅为举例说明，并非用以限定本发明。
此外，图6所绘示的各第一引脚单元300d以及各第二引脚单元300e的图案还可以是一线对称图案，且前述线对称图案具有二对称轴X、Y，其中对称轴X平行于列方向，而对称轴Y平行于行方向，且二对称轴X、Y皆通过各共享端子310的中心点C，然此仅为举例说明，并非用以限定本发明。
值得一提的是，于下列图7～图10的各实施例中，各引脚单元可具有三个引脚。而且，各第一引脚单元包括一第一引脚与二第二引脚，各第二引脚单元包括二第一引脚与一第二引脚。图7～图10的各实施例是介绍各第一引脚单元与各第二引脚单元的第一引脚与第二引脚的多种排列方式，然本发明并不以所述排列方式为限，熟知此技术者当可做各种更动与润饰。
请参照图7，于本实施例中，各第一引脚单元300f的第一引脚322与二第二引脚324可分别与共享端子310的左上部、左下部与右上部的边缘312c、312d、312e连接，而各第二引脚单元300g的二第一引脚322与一第二引脚324可分别与共享端子310的左上部、右下部与右上部的边缘312c、312f、312e连接。
请参照图8，于本实施例中，各第一引脚单元300h的第一引脚322与二第二引脚324可分别与共享端子310的右下部、右上部、左下部与的边缘312f、312e、312d连接，而各第二引脚单元300i的二第一引脚322与一第二引脚324可分别与共享端子310的左上部、右下部与左下部的边缘312c、312f、312d连接。
请参照图9，于本实施例中，各第一引脚单元300j的第一引脚322与二第二引脚324可分别与共享端子310的左上部、右上部、右下部与的边缘312c、312e、312f连接，而各第二引脚单元300k的二第一引脚322与一第二引脚324可分别与共享端子310的左上部、左下部与右上部的边缘312c、312d、312e连接。
请参照图10，于本实施例中，各第一引脚单元300m的第一引脚322与二第二引脚324可分别与共享端子310的右上部、左上部、左下部与的边缘312e、312c、312d连接，而各第二引脚单元300n的二第一引脚322与一第二引脚324可分别与共享端子310的右上部、右下部与左上部的边缘312e、312f、312c连接。
请参照图11，于本实施例中，各引脚单元可具有三个引脚，其中各第一引脚单元300p包括三第一引脚322，各第二引脚单元300q包括三第二引脚324。举例来说，各第一引脚单元300p的三第一引脚322可分别与共享端子310的左上部、右上部、右下部与的边缘312c、312e、312f连接，而各第二引脚单元300q的三第二引脚324可分别与共享端子310的左上部、左下部与右上部的边缘312c、312d、312e连接。
以下将详细介绍以图3A或图4～图11的线路基板所制成的发光二极管封装。
图12A为本发明一实施例的发光二极管封装的立体示意图，而图12B为图12A中由箭头V所指示的方向上的视图。
请同时参照图12A与图12B，本实施例的发光二极管封装500包括一发光二极管芯片410、一封装胶体420以及一承载器430，其中承载器430包括一载板432、一第一电极E1、一第一引脚322、一第二电极E2、一第二引脚324。第一电极E1、第一引脚322、第二电极E2与第二引脚324皆配置于载板432上，且载板432具有二沉孔432a以分别暴露出第一电极E1与第二电极E2。
第一引脚322与第一电极E1的边缘连接，而第二引脚324与第二电极E2的边缘连接。于本实施例中，第一引脚322与第一电极E1例如是一体成型，此外，第二引脚324与第二电极E2例如是一体成型。第一引脚322可具有一芯片承载部322a与一打线接合部322b，且第二引脚324亦可具有一打线接合部324a。发光二极管芯片410可配置于芯片承载部322a上，并分别与二打线接合部322b、324a电性连接。封装胶体420配置于载板432上且包覆第一引脚322、第二引脚324以及发光二极管芯片410。封装胶体420的材质可为一透光胶体或是其它适合的透光材料。
于本实施例中，为避免接合发光二极管芯片410与芯片承载部322a的胶体溢流至打线接合部322b，第一引脚322可具有至少一防溢胶缺口B位于芯片承载部322a与打线接合部322b之间。于其它实施例中，各第一引脚322可具有一防溢胶开口(未绘示)位于芯片承载部322a与打线接合部322b之间。
值得注意的是，本实施例的第一电极E1是以图3A的一共享端子310沿一条切割路径A1与一条切割路径A2划分而成的四个电极E的其中之一。同样地，第二电极E2也是由另一共享端子310沿另一条切割路径A1以及与前述相同的切割路径A2划分而成的四个电极E的其中之一。因此，相较于已知技术，本实施例的第一电极E1与第二电极E2的面积分别小于已知的第一电极120与第二电极140的面积(请参照图1)。如此一来，本实施例的发光二极管封装500的体积将可小于已知的发光二极管封装100的体积。
第一电极E1与第二电极E2皆具有二彼此相邻且位于封装胶体420的角落的裁切边缘R1、R2，且二裁切边缘R1、R2彼此不平行。于本实施例中，第一电极E1所具有的二裁切边缘R1、R2之间的夹角例如是90度，且第二电极E2所具有的二裁切边缘R1、R2之间的夹角例如是90度。当然，于其它实施例中，第一电极E1与第二电极E2所具有的二裁切边缘R1、R2之间的夹角也可以是其它角度。
此外，第一电极E1所具有的二裁切边缘R1、R2以及第二电极E2所具有的二裁切边缘R1、R2皆与封装胶体420的边缘切齐。举例来说，第一电极E1所具有的二裁切边缘R1、R2分别与封装胶体420的二边缘422、424切齐，第二电极E2所具有的二裁切边缘R1、R2分别与封装胶体420的二边缘426、424切齐。
综上所述，本发明的引脚单元排列密度较高，且各引脚单元可划分成至少三个导电结构。因此，单位面积的基板可制得较多的引脚单元，且每个引脚单元可划分成较多的导电结构。换言之，单位面积的基板可制得的导电结构的数目较多。因此，本发明的导电结构的制作成本较低。此外，本发明的第一引脚的芯片承载部与打线接合部之间还配置有防溢胶缺口或防溢胶开口，以避免接合芯片与芯片承载部的胶体溢流至打线接合部而影响打线制程的良率。再者，由于本发明的发光二极管封装的第一与第二电极的面积较小，因此本发明的发光二极管封装的体积较小。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的权利要求范围所界定的为准。

Claims (3)

1.一种线路基板，其特征在于，包括：
一基层，具有多个沉孔；
多个成阵列排列的引脚单元，配置于该基层上，各该引脚单元包括：
一共享端子，区分为多个彼此连接的电极；以及
四个引脚，从该共享端子的边缘向外延伸，其中各该引脚分别从其中一个电极的边缘向外延伸，
其中，所述引脚单元的图案相同，各该引脚单元的图案为一点对称图案，其中各该点对称图案以各该共享端子的一中心点为对称中心，而各该引脚单元中的所述引脚包括二第一引脚以及二第二引脚，且各该第一引脚的图案与各该第二引脚的图案不同，各该第一引脚与各该第二引脚沿着该共享端子的边缘间隔排列，其中该些第一引脚其中之一位于该些第二引脚之间，该些第二引脚其中之一位于该些第一引脚之间，所述沉孔分别暴露出所述引脚单元的共享端子，相邻两行中的所述共享端子在列方向上彼此对齐，其中各该第一引脚具有一芯片承载部，而各该第二引脚不具有一芯片承载部，其中在同一行的该些引脚单元中，位于不同列中的该些引脚相互隔开。
2.如权利要求1所述的线路基板，其特征在于，其中各该第一引脚还具有一打线接合部，且各该第一引脚具有至少一防溢胶缺口位于该芯片承载部与该打线接合部之间。
3.如权利要求1所述的线路基板，其特征在于，其中各该第一引脚还具有一打线接合部，且各该第一引脚具有一防溢胶开口位于该芯片承载部与该打线接合部之间。
CN200810100702A 2008-05-16 2008-05-16 线路基板 Active CN101582402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810100702A CN101582402B (zh) 2008-05-16 2008-05-16 线路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810100702A CN101582402B (zh) 2008-05-16 2008-05-16 线路基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110038898.8A Division CN102142423B (zh) 2008-05-16 2008-05-16 线路基板与发光二极管封装

Publications (2)

Publication Number Publication Date
CN101582402A CN101582402A (zh) 2009-11-18
CN101582402B true CN101582402B (zh) 2012-09-19

Family

ID=41364478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810100702A Active CN101582402B (zh) 2008-05-16 2008-05-16 线路基板

Country Status (1)

Country Link
CN (1) CN101582402B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148312B (zh) * 2010-02-05 2015-01-07 亿光电子工业股份有限公司 发光二极管封装结构及其制造方法和显示装置
CN104241500B (zh) * 2010-02-05 2018-06-12 亿光电子工业股份有限公司 发光二极管封装结构和显示装置
CN105489722B (zh) * 2014-10-08 2018-10-26 展晶科技(深圳)有限公司 发光二极管封装结构、发光二极管晶粒及其制造方法
CN110033711A (zh) * 2019-03-28 2019-07-19 深圳市晶泓科技有限公司 一种透明led显示屏
CN113345859B (zh) * 2021-04-25 2022-11-25 无锡江南计算技术研究所 一种混合pitch封装引脚设计的芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1380702A (zh) * 2001-04-09 2002-11-20 株式会社东芝 发光器件
US6534799B1 (en) * 2000-10-03 2003-03-18 Harvatek Corp. Surface mount light emitting diode package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534799B1 (en) * 2000-10-03 2003-03-18 Harvatek Corp. Surface mount light emitting diode package
CN1380702A (zh) * 2001-04-09 2002-11-20 株式会社东芝 发光器件

Also Published As

Publication number Publication date
CN101582402A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
EP2120518B1 (en) Circuit substrate
CN101582402B (zh) 线路基板
CN101375202B (zh) 照明装置
KR100875961B1 (ko) 발광 다이오드를 이용한 어레이 광원 및 이를 포함하는백라이트 유닛
JP5973171B2 (ja) 面状照明装置
KR100616595B1 (ko) Ｌｅｄ 패키지 및 이를 구비한 광원
JP5638790B2 (ja) パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ
CN102142423B (zh) 线路基板与发光二极管封装
CN111952271B (zh) 电路板、发光面板及显示装置
JP2011003595A (ja) 照明用実装配線板、照明装置および照明器具
US11402710B2 (en) Display substrate, display panel, and display apparatus
US11450795B2 (en) Light-emitting module and surface-emitting light source including a plurality of wiring formations between two terminals
JP3133397U (ja) Ｌｅｄ照明具の発光ダイオード配列構造
CN114999339B (zh) 显示面板、显示屏及电子设备
TWM614583U (zh) 發光顯示裝置
CN111624809B (zh) 背光模块及用于背光模块的发光二极管灯条
KR20080055366A (ko) 액정표시장치용 백라이트 유닛
CN218004340U (zh) Led显示屏模组
CN112654144B (zh) 背光板、立体背光板及两者的制作方法
US8258623B2 (en) Circuit layout of circuit substrate, light source module and circuit substrate
CN216622751U (zh) 反射膜与显示面板
WO2022217608A1 (zh) 一种驱动背板、其制作方法及发光基板
CN101764117B (zh) 封装载板的线路结构以及多芯片封装体
CN117855368A (zh) 一种布线基板、发光面板、背光模组及显示装置
KR20230022494A (ko) 발광 다이오드 어셈블리용 회로 기판, 이를 포함하는 백라이트 유닛 및 이를 포함하는 화상 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180117

Address after: Wujiang economic and Technological Development Zone, Suzhou City, Jiangsu, Jiangsu Province, Zhongshan North Road No. 2135

Patentee after: Everlight Electronics (China) Co.,Ltd.

Address before: China Taiwan Taipei County Soil City

Patentee before: Everlight Electronics Co.,Ltd.