CN113345859B - 一种混合pitch封装引脚设计的芯片 - Google Patents

一种混合pitch封装引脚设计的芯片 Download PDF

Info

Publication number
CN113345859B
CN113345859B CN202110447006.3A CN202110447006A CN113345859B CN 113345859 B CN113345859 B CN 113345859B CN 202110447006 A CN202110447006 A CN 202110447006A CN 113345859 B CN113345859 B CN 113345859B
Authority
CN
China
Prior art keywords
pin
pins
packaging
chip
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110447006.3A
Other languages
English (en)
Other versions
CN113345859A (zh
Inventor
胡晋
郑浩
王彦辉
李滔
李川
张弓
范宇清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN202110447006.3A priority Critical patent/CN113345859B/zh
Publication of CN113345859A publication Critical patent/CN113345859A/zh
Application granted granted Critical
Publication of CN113345859B publication Critical patent/CN113345859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种混合pitch封装引脚设计的芯片，涉及印制电路板技术领域，包括：由N个边缘引脚和1个中心引脚组成的引脚单元；N个边缘引脚排列成N边形，中心引脚位于N边形的中心；N边形的边长根据芯片的封装引脚所允许的最小间距确定。本发明合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。

Description

一种混合pitch封装引脚设计的芯片
技术领域
本发明涉及印制电路板技术领域，
尤其是，本发明涉及一种混合pitch封装引脚设计的芯片。
背景技术
随着半导体集成电路芯片集成度的不断提升，芯片体系结构日益复杂，芯片集成的外部接口也日益增多，以此满足芯片内部与外部间的数据交互需求。
封装是集成电路芯片的有效载体，实现芯片电源供电与保护支撑功能，同时也为芯片外接口提供了互连通道。芯片外部接口不断增多，要求的封装引脚数量也越来越多，进而要求封装尺寸也越来越大。
现在对于印制板的封装工艺的改进也越来越多，例如中国专利发明专利CN1937067公开了一种存储器系统和存储器模块，其包括多个存储器器件，每个存储器器件具有多个例如四个端口，用于发送和接收指令信号、写入数据信号和读出数据信号。存储器器件之一连接到主机或控制器，其余存储器典型地通过点对点链接而链接在一起。当该存储器系统配置使得至少一个存储器器件的至少一个端口未被使用时，否则已经为未被使用端口所使用的引脚可以为一个或多个其它端口使用。因此，定义了一组可重新配置的共享引脚，其中两个端口共享这些引脚。在未存储器器件具体应用中被使用的端口未被连接到共享引脚，该应用中被使用的另一个端口则连接到共享引脚。这允许使用更少的封装引脚并因此减小了封装尺寸。
但是上述封装设计方式存在以下缺点：封装的良率也会受到一定的影响，同时也将增加封装基板的翘曲，从而影响封装表面焊接的可靠性。
因此为了解决上述问题，设计一种合理的混合pitch封装引脚设计方法对我们来说是很有必要的。
发明内容
本发明的目的在于提供一种合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性的混合pitch封装引脚设计方法。
为达到上述目的，本发明采用如下技术方案得以实现的：
一种混合pitch封装引脚设计的芯片，包括：
由N个边缘引脚和1个中心引脚组成的引脚单元；
所述N个边缘引脚排列成N边形，所述中心引脚位于所述N边形的中心；
所述N边形的边长根据所述芯片的封装引脚所允许的最小间距确定。
作为本发明的优选，多个所述引脚单元相互拼接；
相互拼接的引脚单元共享边缘引脚，使得相邻引脚单元的边缘引脚所排列成的N边形具有公共边。
作为本发明的优选，所述芯片包括具有4个边缘引脚的第一引脚单元；
所述4个边缘引脚排列成矩形，第一引脚单元的中心引脚位于所述矩形中心。
作为本发明的优选，所述第一引脚单元中，位于矩形的短边的两个边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定，位于矩形的长边的两个边缘引脚之间的距离Y为（根号3）*X。
作为本发明的优选，所述芯片包括具有6个边缘引脚的第二引脚单元；
所述6个边缘引脚排列成正六边形，所述第二引脚单元的中心引脚位于所述正六边形中心。
作为本发明的优选，所述第二引脚单元中，相邻的边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定。
作为本发明的优选，所述芯片包括具有第一引脚单元和与某个第一引脚单元共享中心引脚的第三引脚单元；
所述第一引脚单元具有4个排列成矩形的边缘引脚，所述第三引脚单元具有6个排列成正六边形的边缘引脚。
作为本发明的优选，所述第一引脚单元中，位于矩形的短边的两个边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定，位于矩形的长边的两个边缘引脚之间的距离Y为（根号3）*X。
作为本发明的优选，所述第三引脚单元中，相邻的边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定。
作为本发明的优选，所述芯片的封装引脚所允许的最小间距由实时表面焊接工艺能力确定。
本发明一种混合pitch封装引脚设计的芯片的有益效果在于：合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。
附图说明
图1为本发明一种混合pitch封装引脚设计的芯片中的一个实施例的封装引脚排列示意图；
图2为本发明一种混合pitch封装引脚设计的芯片中的另一个实施例的封装引脚排列示意图；
图3为本发明一种混合pitch封装引脚设计的芯片中的又一个实施例的封装引脚排列方式整合的示意图；
图4为本发明一种混合pitch封装引脚设计的芯片的流程示意图。
具体实施方式
以下是本发明的具体实施例，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的模块和结构的相对布置不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法及系统可能不作详细讨论，但在适当情况下，技术、方法及系统应当被视为授权说明书的一部分。
实施例一：如图1至3所示，仅仅为本发明的其中一个的实施例，一种混合pitch封装引脚设计的芯片，包括
由N个边缘引脚和1个中心引脚组成的引脚单元；
所述N个边缘引脚排列成N边形，所述中心引脚位于所述N边形的中心；
所述N边形的边长根据所述芯片的封装引脚所允许的最小间距确定。
在本发明中，为了针对现有芯片中封装引脚仅仅阵列排布，造成封装密度小的缺点，特设计有多个具有水平、垂直交错混合pitch封装引脚排列的引脚单元，来增加同等面积的芯片上的封装引排布数量。
引脚单元由N个边缘引脚和1个中心引脚组成，且N个边缘引脚排列成N边形，所述中心引脚位于所述N边形的中心，当然，多个所述引脚单元相互拼接；相互拼接的引脚单元共享边缘引脚，使得相邻引脚单元的边缘引脚所排列成的N边形具有公共边。这样多个引脚单元相互拼接密铺满整个芯片，有效增加同等面积的芯片上的封装引排布数量。
在这里，中心引脚位于N边形的多条边的中垂线的交点处，中心引脚与N个边缘引脚的距离均相同，
另外，公共边就是指两个N边形具有同一条边，即该公共边上的两个边缘引脚同时位于两个引脚单元内，如图2所示，可以明显知道的是，除了设置于芯片边缘的边缘引脚，其他的所有边缘引脚都同时位于多个引脚单元内，也正是如此完成了多个引脚单元的相互拼接，铺满整个芯片。
需要注意的是，N边形的边长根据所述芯片的封装引脚所允许的最小间距确定，所述芯片的封装引脚所允许的最小间距A由实时表面焊接工艺能力确定，在这里，根据当前的表面焊接工艺能力，获取封装引脚所允许的最小间距A。也就是说，根据当前最先进的表面焊接工艺能力来算，随着工艺能力的提升，最小间距A也会相应的变小，从而使用更小的最小间距pitch进行封装引脚设计。
本发明一种混合pitch封装引脚设计的芯片合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。
实施例二，如图1至3所示，仅为本发明的其中一个实施例，在实施例一的基础上，本发明一种混合pitch封装引脚设计的芯片中，引脚单元的封装引脚的排布方式有多种：
可以知道的是，可以相互无缝进行密铺的多边形中，可以密铺的仅仅有正三角形、正方形和正六边形，当然，还有普通的长方形矩形。那么N边形仅仅包括正三角形、四边形即矩形（包括正方形和长方形）和正六边形。
考虑到正六边形实际上六个正三角形组成，那么在这里仅仅考虑正六边形，不考虑正三角形。
第一种情况，当N的数值为4，N边形为矩形时，那么进行管脚设置时，以5个封装引脚为最小组成单元即第一引脚单元，其中4个边缘封装引脚形成矩形，一个中心封装引脚位于矩形的正中间也就是位于矩形的相邻两个边的中垂线交汇处，那么5个封装引脚设计成水平、垂直交错混合pitch封装引脚排列；并且，根据最小间距A来对矩形内的5个封装引脚位置进行排列，中间的封装引脚至组成N边形的每一个封装引脚的距离也均为A，最好是形成短边X、长边Y的矩形，所述第一引脚单元中，位于矩形的短边的两个边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定，即X=A，位于矩形的长边的两个边缘引脚之间的距离Y=2*（根号3）/2*X=（根号3）*X= （根号3）*A。
最后根据封装引脚总数量，按照长边为 （根号3）*A，短边为A的参数，设计确定封装引脚阵列与封装尺寸，制成芯片，如图1所示。
第二种情况，当N的数值为6，N边形为正六边形时，那么此时所述芯片包括具有6个边缘引脚的第二引脚单元，
即以7个封装引脚为最小组成单元，其中6个边缘封装引脚形成正六边形，一个中心封装引脚位于正六边形的正中间也就是位于正六边形的相邻三条边的中垂线交汇处，那么7个封装引脚设计成水平、垂直、倾斜交错混合pitch封装引脚排列；并且，相邻的边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定，也就是可以得到正六边形的每个边长均为A，中间的封装引脚至组成正六边形的每一个封装引脚的距离也均为A。
最后根据封装引脚总数量，按照边长为A正六边形的排布规则，设计确定封装引脚阵列与封装尺寸，如图2所示。
需要注意的是，上述两种情况得到的封装引脚排列方式得到的最后排布方式是一致的，按照第一种封装引脚排列方式的到的图形中，将矩形中的4个封装引脚以及相邻两个矩形的中间封装引脚，共6个封装引脚进行相互依次连接，也可以得到一个正六边形排布方式，即以图4中的黑色封装引脚为例，其周围围成矩形的四个封装引脚和上下两个矩形的中间封装引脚，共6个封装引脚进行相互依次连接，也可以得到一个正六边形排布方式。
也就是说，可以通过以上两种设计思路，得到同一种设计效果，即可以根据当前的工艺和计算方式，选择其中一种设计思路，进行封装引脚排布。
甚至根据以上两个设计思路来同时对芯片的封装管脚进行设置，即所述芯片包括具有第一引脚单元和与某个第一引脚单元共享中心引脚的第三引脚单元，所述第一引脚单元具有4个排列成矩形的边缘引脚，所述第三引脚单元具有6个排列成正六边形的边缘引脚，所述第一引脚单元中，位于矩形的短边的两个边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定，位于矩形的长边的两个边缘引脚之间的距离Y为（根号3）*X，所述第三引脚单元中，相邻的边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定。如图3所示。
以上得到的封装引脚排布方式，可以有效的从多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸。
本发明一种混合pitch封装引脚设计的芯片合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。
实施例三：如图4所示，本发明总结了上述实施例中对于混合pitch封装引脚设计的芯片的设计流程，包括以下步骤：
S1：获取封装引脚所允许的最小间距A；
S2：以N+1个封装引脚为最小组成单元，其中N个边缘封装引脚形成N边形，一个中心封装引脚位于N边形的正中间；
S3：根据最小间距A获得N边形的各个边长以及中间的封装引脚至组成N边形的每一个封装引脚的距离；
S4：综合上述参数，设计确定封装引脚阵列以及封装尺寸。
本发明一种混合pitch封装引脚设计的芯片合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。
本发明不局限于上述具体的实施方式，本发明可以有各种更改和变化。凡是依据本发明的技术实质对以上实施方式所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围。

Claims (7)

1.一种混合pitch封装引脚设计的芯片，其特征在于，包括：
由N个边缘引脚和1个中心引脚组成的引脚单元；
所述N个边缘引脚排列成N边形，所述中心引脚位于所述N边形的中心；
所述N边形的边长根据所述芯片的封装引脚所允许的最小间距确定;
多个所述引脚单元相互拼接；
相互拼接的引脚单元共享边缘引脚，使得相邻引脚单元的边缘引脚所排列成的N边形具有公共边；
所述芯片包括具有4个边缘引脚的第一引脚单元；
所述4个边缘引脚排列成矩形，第一引脚单元的中心引脚位于所述矩形中心；
所述第一引脚单元中，位于矩形的短边的两个边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定，位于矩形的长边的两个边缘引脚之间的距离Y为 X倍根号3。
2.根据权利要求1所述的一种混合pitch封装引脚设计的芯片，其特征在于：
所述芯片包括具有6个边缘引脚的第二引脚单元；
所述6个边缘引脚排列成正六边形，所述第二引脚单元的中心引脚位于所述正六边形中心。
3.根据权利要求2所述的一种混合pitch封装引脚设计的芯片，其特征在于：
所述第二引脚单元中，相邻的边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定。
4.根据权利要求1所述的一种混合pitch封装引脚设计的芯片，其特征在于：
所述芯片包括具有第一引脚单元和与某个第一引脚单元共享中心引脚的第三引脚单元；
所述第一引脚单元具有4个排列成矩形的边缘引脚，所述第三引脚单元具有6个排列成正六边形的边缘引脚。
5.根据权利要求4所述的一种混合pitch封装引脚设计的芯片，其特征在于：
所述第一引脚单元中，位于矩形的短边的两个边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定，位于矩形的长边的两个边缘引脚之间的距离Y为X倍根号3。
6.根据权利要求4所述的一种混合pitch封装引脚设计的芯片，其特征在于：
所述第三引脚单元中，相邻的边缘引脚之间的距离X根据所述芯片的封装引脚所允许的最小间距确定。
7.根据权利要求1-6中任一项所述的一种混合pitch封装引脚设计的芯片，其特征在于：
所述芯片的封装引脚所允许的最小间距由实时表面焊接工艺能力确定。
CN202110447006.3A 2021-04-25 2021-04-25 一种混合pitch封装引脚设计的芯片 Active CN113345859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110447006.3A CN113345859B (zh) 2021-04-25 2021-04-25 一种混合pitch封装引脚设计的芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110447006.3A CN113345859B (zh) 2021-04-25 2021-04-25 一种混合pitch封装引脚设计的芯片

Publications (2)

Publication Number Publication Date
CN113345859A CN113345859A (zh) 2021-09-03
CN113345859B true CN113345859B (zh) 2022-11-25

Family

ID=77468498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110447006.3A Active CN113345859B (zh) 2021-04-25 2021-04-25 一种混合pitch封装引脚设计的芯片

Country Status (1)

Country Link
CN (1) CN113345859B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113987991B (zh) * 2021-09-29 2022-09-27 展讯半导体(南京)有限公司 信号传输装置及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582402A (zh) * 2008-05-16 2009-11-18 亿光电子工业股份有限公司 线路基板与发光二极管封装
US20170062384A1 (en) * 2015-09-02 2017-03-02 SK Hynix Inc. Semiconductor package embedded with plurality of chips and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582402A (zh) * 2008-05-16 2009-11-18 亿光电子工业股份有限公司 线路基板与发光二极管封装
US20170062384A1 (en) * 2015-09-02 2017-03-02 SK Hynix Inc. Semiconductor package embedded with plurality of chips and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Development of a new improved high performance flip chip BGA package》;D.Y.R. Chong 等;《2004 Proceedings. 54th Electronic Components and Technology Conference》;20041231;全文 *
《论芯片封装技术及其发展前景》;李金健;《电子制作》;20131231;全文 *

Also Published As

Publication number Publication date
CN113345859A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
US6628538B2 (en) Memory module including module data wirings available as a memory access data bus
CN100442503C (zh) 半导体集成电路装置
US7888795B2 (en) Semiconductor device
US6411539B2 (en) Memory system
US4811073A (en) Gate array arrangement
KR20100003237A (ko) 장치, 칩 및 집적 회로 패키지
US20200402959A1 (en) Stacked semiconductor package having an interposer
JP2007129185A (ja) 半導体メモリモジュール
CN113345859B (zh) 一种混合pitch封装引脚设计的芯片
US11682627B2 (en) Semiconductor package including an interposer
US20240250071A1 (en) Symbiotic Network On Layers
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
US8861215B2 (en) Semiconductor device
US8493765B2 (en) Semiconductor device and electronic device
KR100359591B1 (ko) 반도체 장치
US9679871B1 (en) Multi-access memory system and a method to manufacture the system
US11901300B2 (en) Universal interposer for a semiconductor package
CN214254415U (zh) 一种处理器芯片
CN210429793U (zh) 一种晶圆级晶片尺寸封装的芯片结构
CN110610917A (zh) 一种晶圆级晶片尺寸封装的芯片结构
JPH10284681A (ja) メモリモジュール
JPH10284682A (ja) メモリモジュール
JPH01272492A (ja) Ｉｃ実装装置
JPS6230400A (ja) 印刷配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant