CN210429793U - 一种晶圆级晶片尺寸封装的芯片结构 - Google Patents
一种晶圆级晶片尺寸封装的芯片结构 Download PDFInfo
- Publication number
- CN210429793U CN210429793U CN201921787394.4U CN201921787394U CN210429793U CN 210429793 U CN210429793 U CN 210429793U CN 201921787394 U CN201921787394 U CN 201921787394U CN 210429793 U CN210429793 U CN 210429793U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- edge
- package
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种晶圆级晶片尺寸封装的芯片结构，包含封装芯片以及设置在封装芯片表面的至少2个引脚焊点，所述的引脚焊点设置在封装芯片的边缘，所述的引脚焊点与封装芯片的边缘相邻处的形状呈直边，所述的引脚焊点未与封装芯片的边缘相邻处的形状呈弧形边。本实用新型通过减小引脚焊点的尺寸来进一步减小封装芯片的尺寸，提高芯片集成度，降低成本。
Description
技术领域
本实用新型涉及半导体技术领域，尤其涉及一种晶圆级晶片尺寸封装的芯片结构。
背景技术
为了进一步提高应用便携度和降低成本，物联网IoT设备、智能终端、工业设备的设备体积都在不断缩小，从而对集成电路各类芯片的小型化提出了严格要求。
晶圆级芯片尺寸封装(WLCSP)是将芯片尺寸封装(CSP)和晶圆级封装(WLP)融合为一体的新兴封装技术。芯片尺寸封装(CSP)是指封装面积与芯片面积之比小于1.2:1的技术，该技术有效促进集成电路的小型化；晶圆级封装(WLP)是指在晶圆前道工序完成后，直接对晶圆进行封装，再切割分离成单一芯片，相对于传统封装将晶圆切割成单个芯片后再进行封装，WLP技术在封装成本方面具有明显的优势。晶圆级芯片尺寸封装(WLCSP)结合上述两种封装方式的优点，先在整片晶圆上进行封装和测试，然后才切割成单一芯片，无需经过打线和填胶程序，封装后的芯片尺寸与裸芯片几乎一致。因此，晶圆级芯片尺寸封装(WLCSP)的封装方式，不仅能明显缩小IC尺寸，符合移动电子产品对高密度体积空间的需求，同时，由于芯片可以以最短的电路路径，通过锡球直接与电路板连接，还能大幅度提升信息传输速度，有效降低杂讯干扰几率。与传统封装技术QFP(方型扁平式封装技术)和BGA(球状引脚栅格阵列封装技术)封装产品相比，晶圆级芯片尺寸封装的产品比QFP产品小75％、重量轻85％，比BGA尺寸小50％、重量轻40％。
目前常见的晶圆级芯片尺寸封装的芯片结构如图1所示，封装芯片的引脚直接以焊球的方式生长于封装芯片表面，为了实现焊接(温度约为240-260C)，需要在芯片(die)压焊盘上长焊锡，长出来的引脚的立体形状为弧形。由于焊点之间存在间距限制，所以无法更进一步缩小封装芯片的尺寸，无法享受随着工艺和设计水平进一步提高带来的封装芯片尺寸缩小的红利。
实用新型内容
本实用新型提供一种晶圆级晶片尺寸封装的芯片结构，通过减小引脚焊点的尺寸来进一步减小封装芯片的尺寸，提高芯片集成度，降低成本。
为了达到上述目的，本实用新型提供一种晶圆级晶片尺寸封装的芯片结构，包含封装芯片以及设置在封装芯片表面的至少2个引脚焊点，所述的引脚焊点设置在封装芯片的边缘，所述的引脚焊点与封装芯片的边缘相邻处的形状呈直边，所述的引脚焊点未与封装芯片的边缘相邻处的形状呈弧形边。
所述的引脚焊点设置在封装芯片的直角位置，所述的引脚焊点具有两条相交的直边。
所述的引脚焊点设置在封装芯片的直角位置，所述的引脚焊点具有两条直边，以及连接两条直边的连接边。
所述的引脚焊点的直边与封装芯片的边缘之间的距离为5um-60um。
所述的引脚焊点的直边的长度为20um-120um。
所述的引脚焊点的弧形边的半径为50um-300um。
所述的引脚焊点的连接边的长度为3um-10um。
所述的引脚焊点之间的间距为280um-500um。
本实用新型通过减小引脚焊点的尺寸来进一步减小封装芯片的尺寸，提高芯片集成度，降低成本。
附图说明
图1是背景技术中晶圆级晶片尺寸封装的芯片结构。
图2是制备引脚焊点的流程示意图。
图3是本实用新型提供的一种晶圆级晶片尺寸封装的芯片结构的一个实施例的俯视示意图。
图4是本实用新型提供的一种晶圆级晶片尺寸封装的芯片结构的另一个实施例的俯视示意图。
图5是本实用新型提供的一种晶圆级晶片尺寸封装的芯片结构的另一个实施例的俯视示意图。
图6是本实用新型提供的一种晶圆级晶片尺寸封装的芯片结构的另一个实施例的电路结构图。
图7是图6的芯片结构的俯视示意图。
具体实施方式
以下根据图2～图7，具体说明本实用新型的较佳实施例。
由于晶圆级晶片尺寸封装中，封装芯片的引脚直接以焊球的方式生长于封装芯片表面，由于焊点之间需要满足规定的距离要求，所以无法再缩小焊点之间的距离，也就无法通过缩小焊点之间距离的方式来进一步减小封装结构的尺寸。本实用新型通过减小封装芯片表面上的引脚焊点的尺寸，可以进一步减小晶圆级晶片尺寸封装的芯片结构的尺寸。
如图2所示，是采用电镀法生成引脚焊点的主要流程，首先在封装芯片的表面覆盖光刻胶，然后根据预先设计好的图案，对光刻胶进行凸点光刻，形成光刻胶刻蚀孔，接着在光刻胶刻蚀孔中电镀焊料，最后移除光刻胶，使焊料暴露在封装芯片上，形成引脚。
本实用新型在对光刻胶进行凸点光刻的制程中，预先设计光刻图案，从而使电镀焊料后形成的引脚焊点具有独特的形状，该形状减小了引脚焊点的体积和截面积，从而进一步减小晶圆级晶片尺寸封装的芯片结构的尺寸。
如图3所示，在本实用新型的一个实施例中，引脚焊点21形成在封装芯片1的表面(可以形成在正面或者背面)，封装芯片1呈矩形，较佳地，引脚焊点21位于矩形直角位置，在引脚焊点21与封装芯片1的边缘相邻处，该引脚焊点21的形状呈直边201，在引脚焊点21未与封装芯片1的边缘相邻处，该引脚焊点21的形状呈弧形边202。
两个相邻的引脚焊点21之间的距离仍然要满足板级焊点的间距要求，该间距一般为280um-500um，较佳地，可以选择350um，或400um，或500um。因为引脚焊点21位于封装芯片1的直角位置，所以该引脚焊点21具有两条相交的直边201，每条直边201的长度一般为20um-120um，每条直边201与封装芯片1的边缘保持一定距离，一般为5um-60um。引脚焊点21的弧形边202的半径一般为50um-300um。
如图4所示，在本实用新型的另一个实施例中，引脚焊点21形成在封装芯片1的表面(可以形成在正面或者背面)，封装芯片1呈矩形，较佳地，引脚焊点21位于矩形直角位置，在引脚焊点21与封装芯片1的边缘相邻处，该引脚焊点21的形状呈直边201，在引脚焊点21未与封装芯片1的边缘相邻处，该引脚焊点21的形状呈弧形边202，由晶圆切割成芯片的过程中，需要施加外力，直角边崩坏的几率会偏高，在本实施例中，引脚焊点21的两条直边201并未相交，而是在图3的基础上，将原本相交的两条直边201在相交处切除了一部分，形成一条连接边203，采用切边这样的方法，能够有效避免崩坏对芯片的影响。该连接边203的长度小于直边201的长度，一般为3um-10um，较佳地，为5um。如图5所示，在本实用新型的另一个实施例中，引脚焊点21形成在封装芯片1的表面(可以形成在正面或者背面)，封装芯片1呈矩形，引脚焊点21位于矩形边缘，即，除了位于矩形直角位置的第一类型引脚焊点21之外，还有第二类型引脚焊点22。所述的第一类型引脚焊点21可以采用如图3所示的形状，或者采用如图4所示的形状。因为第一类型引脚焊点21位于封装芯片1的角落，所以第一类型引脚焊点21具有两条直边，而由于矩形只有四个直角，所以当封装芯片的引脚数量大于4个的时候，只有将剩余的引脚设置在除了角落的位置，即第二类型引脚焊点22。为了减小第二类型引脚焊点22的尺寸，该第二类型引脚焊点22的设置位置仍然要尽量靠近封装芯片1的边缘，较佳地，第二类型引脚焊点22位于矩形边缘位置，在第二类型引脚焊点22与封装芯片1的边缘相邻处，该第二类型引脚焊点22的形状呈直边204，在第二类型引脚焊点22未与封装芯片1的边缘相邻处，该第二类型引脚焊点22的形状呈弧形边205。
相邻的两个引脚焊点之间(第一类型引脚焊点21之间，或者第二类型引脚焊点22之间，或者第一类型引脚焊点21和第二类型引脚焊点22之间)的距离仍然要满足板级焊点的间距要求，该间距一般为350um，或400um，或500um。第一类型引脚焊点21和第二类型引脚焊点22中的每条直边的长度一般为20um-120um，每条直边与封装芯片1的边缘保持一定距离，一般为5um-60um，第一类型引脚焊点21和第二类型引脚焊点22中的弧形边的半径一般为50um-300um。
在本实用新型的另一个实施例中，提供一种EEPROM(电可擦写非易失存储器单元)芯片，该EEPROM芯片采用晶圆级晶片尺寸封装，如图6所示，该EEPROM芯片上集成多个并联的EEPROM存储单元，容量限定在1K bits到1M bits(这种容量的芯片die的尺寸较小，需要采用尺寸较小的引脚焊点)。该EEPROM芯片含有4个引脚，4个引脚分别为电源、地、时钟和数据，电源引脚和接地引脚直接连接到每个EEPROM存储单元，时钟引脚和引脚数据通过IIC结构电路连接到每个EEPROM存储单元，EEPROM存储单元采用集成电路总线协议(Inter-Intergrated Circuit，简称IIC协议)进行数据的收发。如图7所示，4个引脚直接以焊球的方式生长于封装芯片表面，采用电镀法生成引脚焊点，四个引脚焊点分别设置在封装芯片的四个直角位置，每个引脚焊点靠近直角边位置表现为直边，每个引脚焊点靠近封装芯片中心位置表现为圆弧。因为引脚焊点两边采用直角设计，要求引脚焊点下面的电路不能放置敏感电路，并且不允许电路模块的一部分在引脚焊点下，另一部分在引脚焊点外面。封装完成后，对于测试的特殊设计针卡进行成品测试。采用这种形状的引脚焊点后，EEPROM封装芯片的面积尺寸等于未封装时的芯片面积尺寸，使得芯片引脚中心到芯片边缘的距离缩小了20-50um，确保EEPROM封装芯片的面积进一步缩小20％-30％，能显著降低成本，提高产品的市场竞争力。
本实用新型除了应用在EEPROM芯片，还可以应用在任何采用晶圆级晶片尺寸封装的芯片，本实用新型能够从高度和水平两个方向上进一步减小封装芯片的尺寸，提高芯片集成度，降低成本。
尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。
Claims (8)
1.一种晶圆级晶片尺寸封装的芯片结构，其特征在于，包含封装芯片以及设置在封装芯片表面的至少2个引脚焊点，所述的引脚焊点设置在封装芯片的边缘，所述的引脚焊点与封装芯片的边缘相邻处的形状呈直边，所述的引脚焊点未与封装芯片的边缘相邻处的形状呈弧形边。
2.如权利要求1所述的晶圆级晶片尺寸封装的芯片结构，其特征在于，所述的引脚焊点设置在封装芯片的直角位置，所述的引脚焊点具有两条相交的直边。
3.如权利要求1所述的晶圆级晶片尺寸封装的芯片结构，其特征在于，所述的引脚焊点设置在封装芯片的直角位置，所述的引脚焊点具有两条直边，以及连接两条直边的连接边。
4.如权利要求1-3中任意一项所述的晶圆级晶片尺寸封装的芯片结构，其特征在于，所述的引脚焊点的直边与封装芯片的边缘之间的距离为5um-60um。
5.如权利要求1-3中任意一项所述的晶圆级晶片尺寸封装的芯片结构，其特征在于，所述的引脚焊点的直边的长度为20um-120um。
6.如权利要求1-3中任意一项所述的晶圆级晶片尺寸封装的芯片结构，其特征在于，所述的引脚焊点的弧形边的半径为50um-300um。
7.如权利要求1-3中任意一项所述的晶圆级晶片尺寸封装的芯片结构，其特征在于，所述的引脚焊点的连接边的长度为3um-10um。
8.如权利要求1-3中任意一项所述的晶圆级晶片尺寸封装的芯片结构，其特征在于，所述的引脚焊点之间的间距为280um-500um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921787394.4U CN210429793U (zh) | 2019-10-23 | 2019-10-23 | 一种晶圆级晶片尺寸封装的芯片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921787394.4U CN210429793U (zh) | 2019-10-23 | 2019-10-23 | 一种晶圆级晶片尺寸封装的芯片结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210429793U true CN210429793U (zh) | 2020-04-28 |
Family
ID=70368754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921787394.4U Active CN210429793U (zh) | 2019-10-23 | 2019-10-23 | 一种晶圆级晶片尺寸封装的芯片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210429793U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610917A (zh) * | 2019-10-23 | 2019-12-24 | 普冉半导体（上海）有限公司 | 一种晶圆级晶片尺寸封装的芯片结构 |
-
2019
- 2019-10-23 CN CN201921787394.4U patent/CN210429793U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610917A (zh) * | 2019-10-23 | 2019-12-24 | 普冉半导体（上海）有限公司 | 一种晶圆级晶片尺寸封装的芯片结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6443351B1 (en) | Method of achieving solder ball coplanarity on ball grid array integrated circuit package | |
| JP5265768B2 (ja) | シリコン貫通ビアのブリッジする相互接続 | |
| US20100270668A1 (en) | Dual Interconnection in Stacked Memory and Controller Module | |
| KR101075360B1 (ko) | 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법 | |
| KR100843213B1 (ko) | 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법 | |
| US20200402959A1 (en) | Stacked semiconductor package having an interposer | |
| CN106298731B (zh) | 电路板和包括该电路板的半导体封装件 | |
| US6319750B1 (en) | Layout method for thin and fine ball grid array package substrate with plating bus | |
| US8456025B2 (en) | Semiconductor chip having staggered arrangement of bonding pads | |
| US9196538B2 (en) | Semiconductor package and method of fabricating the same | |
| KR20180018245A (ko) | 반도체 장치의 패킹 최적화를 위한 방법 및 시스템 | |
| KR20000023475A (ko) | 반도체 장치의 제조 방법 | |
| US11682627B2 (en) | Semiconductor package including an interposer | |
| JP2008277751A (ja) | 半導体装置の製造方法、および半導体装置 | |
| CN210429793U (zh) | 一种晶圆级晶片尺寸封装的芯片结构 | |
| US6777815B2 (en) | Configuration of conductive bumps and redistribution layer on a flip chip | |
| CN205248255U (zh) | 封装叠加型堆叠封装 | |
| US7154048B2 (en) | Common electrode wire for plating | |
| US9093439B2 (en) | Semiconductor package and method of fabricating the same | |
| CN110610917A (zh) | 一种晶圆级晶片尺寸封装的芯片结构 | |
| US20030127731A1 (en) | Ball grid array package | |
| US6479306B1 (en) | Method for manufacturing semiconductor device | |
| US20080116585A1 (en) | Multi-chip structure | |
| US6630368B2 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
| US6924557B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 504, 560 Shengxia Road, Pudong New Area, Shanghai 200000 Patentee after: Praran semiconductor (Shanghai) Co.,Ltd. Address before: Room 503-504, No. 560, shengxia Road, Pudong New Area, Shanghai 201210 Patentee before: PUYA SEMICONDUCTOR (SHANGHAI) Co.,Ltd. |