CN101582296A - 机电开关及其形成方法 - Google Patents

机电开关及其形成方法 Download PDF

Info

Publication number
CN101582296A
CN101582296A CNA2009101286931A CN200910128693A CN101582296A CN 101582296 A CN101582296 A CN 101582296A CN A2009101286931 A CNA2009101286931 A CN A2009101286931A CN 200910128693 A CN200910128693 A CN 200910128693A CN 101582296 A CN101582296 A CN 101582296A
Authority
CN
China
Prior art keywords
storage arrangement
line
electrode
beam line
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101286931A
Other languages
English (en)
Other versions
CN101582296B (zh
Inventor
金旻相
李志明
裴贤俊
金洞院
徐俊
张原玮
赵槿汇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080085041A external-priority patent/KR101419894B1/ko
Priority claimed from US12/392,780 external-priority patent/US7929341B2/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101582296A publication Critical patent/CN101582296A/zh
Application granted granted Critical
Publication of CN101582296B publication Critical patent/CN101582296B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了机电开关及其形成方法。本发明提供了一种存储器装置,该存储器装置包括形成在存储器单元中的贮存节点、第一电极和第二电极,贮存节点贮存电荷,第一电极包括电连接到第二部分的第一部分,当第二电极被赋予能量时,第一部分移动以连接到贮存节点。

Description

机电开关及其形成方法
本申请要求于2008年3月24日提交的第2008-0026812号韩国专利申请和2008年8月29日提交的第2008-0085041号韩国专利申请的优先权,其全部内容通过引用并入这里。
技术领域
本公开涉及一种机电开关及其形成方法,更具体来说,涉及一种具有可移动地连接到贮存节点的电极的机电开关及其形成方法。
背景技术
动态RAM(DRAM)是需要刷新来保持数据激活的固态存储器。DRAM中的存储器单元包括电容器和MOS晶体管。电容器的电荷由于泄漏而衰减,所以系统必须周期性地刷新电荷来保持所述值。MOS晶体管在存储器单元中用作开关。如果将要读取存储器,则通过感测放大器(sense amplifier)在数据线上检测电容器上的电压。如果需要写或刷新操作,则数据线变成输入线。当适合的地址导通DRAM单元中的MOS晶体管时,电容器能够根据输入数据(data-in)被放电或充电。
增加DRAM的密度的一个方式是减小MOS晶体管的尺寸。然而,减小MOS晶体管的尺寸引起了其它问题诸如短沟道或结漏。提高DRAM的密度的另一方式是将多层存储器单元一个在另一个上地堆叠。然而,当在存储器单元中使用MOS晶体管时,半导体衬底必须被用于容纳其上的MOS晶体管,并且半导体衬底必须形成在具有MOS晶体管的存储器单元的上阵列和下阵列之间。形成在多层存储器单元之间的各半导体衬底增加了DRAM的厚度。
因此,存在对用于在存储器装置中使用的改进的开关装置的需要。
发明内容
根据本发明的示例性实施例,一种存储器装置包括形成在存储器单元中的贮存节点、第一电极和第二电极,贮存节点贮存电荷,所述第一电极包括电连接到第二部分的第一部分,当所述第二电极被赋予能量时,所述第一部分移动以连接到贮存节点。
从贮存节点接收的电荷能够通过第一部分传送到连接到第二部分的末端的电压感测电路。
第一部分和第二部分能够通过接触栓塞连接。
第一部分的第一末端能够从第一位置移到第二位置,用于读出贮存在贮存节点内的电荷或者用于将电荷写入贮存节点。
当第二电极被赋予能量时,第一部分的第一末端处于第二位置,以接触贮存节点。
第一部分的第二端能够锚定在接触栓塞上。
第一位置和第二位置之间的第一距离能够基本上与第二电极和第一电极的对应的第一部分之间的第二距离相同。
第一位置和第二位置之间的第一距离能够小于第二电极和第一电极的对应第一部分之间的第二距离。
第一部分可以包括第一层和第二层,第一层包含与第二层不同的材料。
第一部分能够基本上比第二部分短。
当施加电压时,第二电极能够被赋予能量。
该存储器装置还可以包括上面形成有第二部分的衬底,其中该衬底包含玻璃、半导体或塑料中的至少一种。
贮存节点可以包括电容器,所述电容器包括第三电极、电介质层和第四电极。
第三电极能够接收第一部分的第一末端,并且第四电极能够形成在传导板上。
贮存节点能够包括由绝缘体环绕的传导图案。
该存储器装置还能够包括其上形成贮存节点的传导板。
第一电极能够是位线,第二电极能够是字线。
根据本发明的示例性实施例,一种存储器装置包括:第一存储器单元,其具有第一字线和贮存第一电荷的第一贮存节点;第二存储器单元,其具有第二字线和贮存第二电荷的第二贮存节点;位线,其具有形成在第一存储器单元中的第一部分和形成在第二存储器单元中的第二部分;梁线,其被形成为具有第一存储器单元中的第一部分和第二存储器单元中的第二部分,梁线被电连接到位线,其中当第一字线被赋予能量时,梁线的第一部分的末端移动,以连接到第一贮存节点,当第二字线被赋予能量时,梁线的第二部分的末端移动,以连接到第二贮存节点。
位线和梁线能够通过接触栓塞连接。
梁线的中心能够被锚定在接触栓塞上。
梁线能够基本上相对于接触栓塞对称。
从第一贮存节点接收的第一电荷能够通过梁线传送到连接到位线的末端的电压感测电路。
梁线的第一部分的末端能够从第一位置移到第二位置,用于读出贮存在第一贮存节点内的第一电荷或者用于将第一电荷写入到第一贮存节点。
当第一字线被赋予能量时,梁线的第一部分的末端能够处于第二位置,以接触第一贮存节点。
第一位置和第二位置之间的第一距离能够基本上与第一字线和梁线的对应部分之间的第二距离相同。
第一位置和第二位置之间的第一距离能够小于第一字线和梁线的对应部分之间的第二距离。
梁线能够包括第一层和第二层,第一层包括与第二层不同的材料。
梁线能够基本上比位线短。
当施加电压时,第一字线能够被赋予能量。
该存储器装置还可包括上面形成有位线的衬底,其中,所述衬底包含玻璃、半导体和塑料中的至少一种。
第一贮存节点能够包括电容器,所述电容器包括第一电极、电介质层和第二电极。
第一电极能够接收梁线的第一部分的末端,并且第二电极能够形成在传导板上。
第一贮存节点能够包括由绝缘体环绕的传导图案。
该存储器装置还可以包括在其上形成第一贮存节点的传导板。
根据本发明的示例性实施例,一种存储器装置包括:连接到位线的第一对存储器单元,该第一对存储器单元具有第一梁线;邻近于第一对存储器单元形成并连接到位线的第二对存储器单元,该第二对存储器单元具有第二梁线,其中当相应的字线被赋予能量时,梁线中的每一个移动,以连接到贮存电荷的相应的贮存节点。
梁线中的每一个和位线能够通过相应的接触栓塞电连接。
梁线中的每一个能够被锚定在相应的接触栓塞上。
梁线中的每一个能够基本上相对于相应的接触栓塞对称。
从相应的贮存节点接收的电荷能够通过梁线中的每一个传送到连接到位线的末端的电压感测电路。
梁线中的每一个的末端能够从第一位置移到第二位置,用于读出贮存在相应的贮存节点内的电荷或者用于将电荷写入相应的贮存节点。
当相应的字线被赋予能量时,梁线中的每一个的末端能够处于第二位置,以接触相应的贮存节点。
第一位置和第二位置之间的第一距离能够基本上与相应的字线和梁线中的每一个的对应部分之间的第二距离相同。
第一位置和第二位置之间的第一距离能够小于相应的字线和梁线中的每一个的对应部分之间的第二距离。
梁线中的每一个能够包括第一层和第二层,第一层包含与第二层不同的材料。
梁线中的每一个能够基本上比位线短。
当施加电压时,相应的字线能够被赋予能量。
该存储器装置还可以包括上面形成有位线的衬底,其中该衬底包括玻璃、半导体或塑料中的至少一种。
相应的贮存节点能够包括电容器,该电容器包括第一电极、电介质层和第二电极。
第一电极能够接收梁线中的每一个的末端,并且第二电极形成在传导板上。
相应的贮存节点能够包括由绝缘体环绕的传导图案。
该存储器装置还可以包括其上形成相应的贮存节点的传导板。
根据示例性实施例,一种存储器装置包括:衬底;形成在衬底上的位线;形成在位线上的字线;形成在字线上方的梁线;贮存电荷的电容器,该电容器形成在梁线和衬底之间,其中当字线被赋予能量时,梁线移动以连接到电容器。
该存储器装置还可以包括连接位线和梁线的接触栓塞。
该存储器装置还可包括第一层间电介质层,该第一层间电介质层具有形成在梁线上的多个孔。
该存储器装置还可包括形成在第一层间电介质层上的第二层间电介质层。
梁线的第一末端能够从第一位置移到第二位置,用于读出贮存在电容器内的电荷或者用于将电荷写入电容器。
当字线被赋予能量时,梁线的第一末端能够处于第二位置,以接触电容器。
梁线的第二末端能够被锚定在接触栓塞上。
第一位置和第二位置之间的第一距离能够基本上与字线和梁线的对应部分之间的第二距离相同。
第一位置和第二位置之间的第一距离能够小于字线和梁线的对应部分之间的第二距离。
梁线能够包括第一层和第二层,第一层包含与第二层不同的材料。
梁线能够基本上比位线短。
当施加电压时,字线能够被赋予能量。
衬底可以包含玻璃、半导体或塑料中的至少一个。
电容器可以包括第一电极、电介质层和第二电极。
第一电极能够接收梁线的第一末端,并且第二电极能够形成在传导板上。
该存储器装置还可以包括上面形成有电容器的传导板。
根据本发明的示例性实施例,一种形成存储器装置的方法包括:在衬底上形成第一单元的位线;在位线上方形成字线;在字线上方形成梁线,且在字线和梁线之间具有第一间隙;将位线和梁线电连接;在梁线的末端部分和衬底之间形成电容器,梁线的末端部分和电容器的顶表面具有第二间隙;在梁线上方形成层间绝缘层;并且在层间绝缘层上形成第二单元的位线。
第一间隙能够与第二间隙基本上相同。
第二间隙能够小于第一间隙。
根据本发明的示例性实施例,一种形成存储器装置的方法包括:在衬底上形成第一传导层;将第一传导层构图,以在衬底的周围区域中形成晶体管,并在衬底的单元区域中形成位线;在晶体管和位线上形成第一层间电介质层;在单元区域中在第一层间电介质层上形成电容器;在周围区域中穿过第一层间电介质层形成第一接触栓塞;在单元区域中,穿过第一层间电介质层形成第二接触栓塞;在第一接触栓塞上,在第二接触栓塞上以及在电容器上形成第二传导层;将第二传导层构图,以在单元区域中形成字线;在字线的上方形成第一牺牲层;在第一牺牲层的上方形成梁线;在梁线的上方形成第二牺牲层;移除第一牺牲层和第二牺牲层。
该方法还可包括在第二牺牲层上形成具有多个孔的第二层间电介质层。
移除第一牺牲层和第二牺牲层可以包括通过多个孔流动蚀刻化学剂。
该方法还可以包括在第二层间电介质层上方形成第三层间电介质层。
第一牺牲层能够具有变化的厚度。第一牺牲层能够具有不变的厚度。
附图说明
通过下面结合附图的描述,能够更详细地理解本发明的示例性实施例,其中:
图1是示出了根据本发明的示例性实施例的机电开关的透视图;
图2示出了根据本发明的示例性实施例的机电开关的可移动部分;
图3示出了根据本发明的示例性实施例的机电开关的可移动部分;
图4是根据本发明的示例性实施例的包括单元区域中的机电开关和周围区域中的MOS晶体管的存储器装置的剖视图;
图5是根据本发明的示例性实施例的包括单元区域和周围区域中的机电开关的存储器装置的剖视图;
图6是根据本发明的示例性实施例的包括存储器单元的第一阵列和形成在存储器单元的第一阵列上的存储器单元的第二阵列的存储器装置的剖视图;
图7是根据本发明的示例性实施例的包括存储器单元的第一阵列和形成在存储器单元的第一阵列上的存储器单元的第二阵列的存储器装置的剖视图;
图8是根据本发明的示例性实施例的包括具有凹陷间隙的机电开关的存储器装置的剖视图;
图9是根据本发明的示例性实施例的包括具有凹陷间隙的机电开关的存储器装置的剖视图;
图10是根据本发明的示例性实施例的包括存储器单元的第一阵列和形成在存储器单元的第一阵列上的存储器单元的第二阵列的存储器装置的剖视图;
图11(a)至图16(b)示出了根据本发明的示例性实施例的形成具有机电开关的存储器装置的方法;
图17(a)至图20示出了根据本发明的示例性实施例的形成在存储器单元的第一阵列上形成的存储器单元的第二阵列的方法;
图21(a)至图23(b)示出了根据本发明的示例性实施例的形成具有凹陷间隙的机电开关的方法;
图24(a)和图24(b)示出了根据本发明的示例性实施例的形成用于具有凹陷间隙的机电开关的牺牲层的方法;
图25(a)和图25(b)示出了根据本发明的示例性实施例的形成用于具有凹陷间隙的机电开关的牺牲层的方法;
图26(a)至图26(c)示出了根据本发明的示例性实施例的形成用于具有凹陷间隙的机电开关的牺牲层的方法;
图27示出了包括根据本发明的示例性实施例形成的存储器装置的系统。
具体实施方式
现在,将参考其中示出了本发明的示例性实施例的附图来更充分地描述本发明。然而,可以以许多不同的形式来实现本发明,本发明不应被认为限于这里阐述的示例性实施例。
图1是示出了根据本发明的示例性实施例的机电开关的透视图。该机电开关能够用在构成诸如例如动态随机存取存储器(DRAM)的存储器装置的存储器单元中。该机电开关也能够用在除了存储器装置之外的电子装置中。
参考图1,机电开关包括设置在存储器单元中的第一电极和第二电极。第一电极能够是字线146,第二电极能够是包括悬梁线(suspendedbeam line)160的梁线(beam line)和隐埋位线110。字线146设置在悬梁线160和隐埋位线110之间。隐埋位线110通过直接接触诸如,例如接触栓塞136,电连接到悬梁线160。隐埋位线110设置在衬底100上。衬底100可以包含例如玻璃、半导体或塑料。
在示例性实施例中,悬梁线160包括在相反方向上延伸的第一柔性延伸件160a和第二柔性延伸件160b。第一柔性延伸件160a和第二柔性延伸件160b设置在接触栓塞136上并相对于接触栓塞136锚定。在示例性实施例中,能够在悬梁线160和接触栓塞136之间形成传导焊盘图案144。悬梁线160能够基本上相对于接触栓塞136对称。第一柔性延伸件160a的长度能够与第二柔性延伸件160b的长度基本上相同。悬梁线160的长度基本上小于隐埋位线110的长度。
在示例性实施例中,第一柔性延伸件160a的移动不影响第二柔性延伸件160b的移动。例如,第一柔性延伸件160a能够向下移动而第二柔性延伸件160b不移动。第一柔性延伸件160a和第二柔性延伸件160b能够基本上是直的。可替换地,第一柔性延伸件160a和第二柔性延伸件160b能够是弯曲的,或者能够具有多个凹进部分和凸出部分,这些凹进部分和凸出部分与设置在第一柔性延伸件160a和第二柔性延伸件160b下面的表面的图案一致。
在示例性实施例中,悬梁线160包括第一层和第二层。第一层能够层叠在第二层上。第一层和第二层能够包括相同的材料或者能够由不同的材料制成。例如,第一层可以包括氧化硅(SiO2)层或氮化硅(SiN)层,第二层可以包括钽基传导材料诸如Ta或TaN。与包括单材料层的悬梁线相比,具有带有不同材料的两层的悬梁线160能够更柔韧。
贮存节点设置在第一柔性延伸件160a和隐埋位线110之间。贮存节点是电荷贮存装置的电节点。当电连接时,电荷能够通过第一柔性延伸件160a和接触栓塞136移动到被连接到隐埋位线110的末端的电压感测电路。在示例性实施例中,贮存节点能够是电容器152的电节点。可替换地,贮存节点能够是由绝缘体围绕的传导图案的节点。电容器152包括上电极130a、下电极126和设置在它们之间的电介质层128。
电容器152能够设置在第一柔性延伸件160a的第一末端附近。第一柔性延伸件160a的第二末端设置在接触栓塞136上。例如,上电极130a能够基本上具有矩形形状。第一柔性延伸件160a的第一末端能够接触上电极130a。在示例性实施例中,第一柔性延伸件160a的第一末端基本上接触上电极130a的中心部分。该接触能够是第一柔性延伸件160a的第一末端和上电极130a之间的点接触、线接触或者面接触。在示例性实施例中,传导焊盘图案148能够形成在上电极130a上。传导焊盘图案148可以包括形成在传导图案148a上的帽盖层148b。
相对于垂直方向,字线146能够设置在第一柔性延伸件160a和隐埋位线110之间。相对于水平方向,字线146能够设置在第一柔性延伸件160a的第二末端和电容器152之间。当字线146被赋予能量时,第一柔性延伸件160a的第一末端可移动地连接到电容器152。在示例性实施例中,第一柔性延伸件160a能够通过传导焊盘图案148连接到电容器152。当施加电压时,字线146能够被赋予能量。当字线146拉动第一柔性延伸件160a时,虽然字线146和第一柔性延伸件160a之间的距离变得更近,但是字线146和第一柔性延伸件160a没有彼此接触。然而,第一柔性延伸件160a的第一末端接触电容器152的上电极130a,或者接触形成在上电极130a上的传导焊盘图案148。在数据写操作中,通过该接触,电容器152被充有电子。类似地,在数据读操作中,字线146拉动第一柔性延伸件160a,且第一柔性延伸件160a的第一末端接触上电极130a,或者接触形成在上电极130a上的传导焊盘图案148。利用该接触,位线感测电容器152中电子的存在。
与第二柔性延伸件160b对应的第二存储器单元能够是与第一柔性延伸件160a对应的第一存储器单元的镜像。例如,当字线拉动第二柔性延伸件160b时,第二柔性延伸件160b接触电容器。如此,当字线146被赋予能量时,第一柔性延伸件160a可移动地连接电容器152;并且当与第二柔性延伸件160b对应的字线被赋予能量时,第二柔性延伸件160b可移动地连接到形成在其下的另一电容器。
第一对存储器单元包括与第一柔性延伸件160a对应的第一存储器单元和与第二柔性延伸件160b对应的第二存储器单元。具有与第一对存储器单元基本相同的结构的第二对存储器单元能够形成为邻近于第一对存储器单元。第一对存储器单元和第二对存储器单元能够通过隐埋位线110连接。由此,沿着隐埋位线110,例如,能够以规则的间隔连接多于一对的存储器单元。在字线方向上,例如,能够以规则的间隔设置具有对称延伸件的多于一对的存储器单元。
图2是示出了根据本发明的示例性实施例的机电开关的可移动部分的示意图。
参考图2,第一柔性延伸件161a的第一末端从第一位置P1移动到第二位置P2,用于读出电容器152内贮存的电荷或者用于将电荷写入电容器152。第一柔性延伸件161a的第一末端处于第二位置P2,以当字线146被赋予能量时接触电容器152。在示例性实施例中,第一位置P1和第二位置P2之间的第一距离D1与字线146和设置在字线146上方的第一柔性延伸件161a的对应部分之间的第二距离D2基本上相同。在示例性实施例中,第一距离D1和第二距离D2能够是大约10nm至大约15nm。
图3是示出了根据本发明的示例性实施例的机电开关的可移动部分的示意图。
参考图3,悬梁线162包括第一柔性延伸件162a和第二柔性延伸件162b。在示例性实施例中,第一位置P3和第二位置P4之间的第一距离D3小于字线146和设置在字线146上方的第一柔性延伸件162a的对应部分之间的第二距离D4。在示例性实施例中,第一距离D3能够是大约10nm至大约15nm,并且第二距离D4能够是大约20nm至大约25nm。因为D4大于D3,所以当字线146拉动第一柔性延伸件162a时,能够防止第一柔性延伸件162a与字线146接触。即,当D3为0时,D4依然能够保持距离。如果字线146接触第一柔性延伸件162a,则在字线146和/或第一柔性延伸件162a中会出现损坏。存储器装置的操作电压能够被降低,以保持D4中的最小距离。
图4是示出了根据本发明的示例性实施例的包括单元区域中形成的机电开关和周围区域中形成的金属氧化物硅(MOS)晶体管的存储器装置的剖视图。
参照图4,在单元区域中,沟槽隔离件102b形成在衬底100中。衬底100能够是半导体衬底。隐埋位线110形成在沟槽隔离件102b和衬底100上。隐埋位线110包括传导图案104和形成在传导图案104上的掩模图案108。第一层间电介质层114形成在隐埋位线110上。穿过第一层间电介质层114形成接触栓塞136并且接触栓塞136接触隐埋位线110的传导图案104。传导焊盘图案114能够形成在接触栓塞136上。悬梁线160能够形成在传导焊盘图案144上。字线146形成在悬梁线160与设置在第一层间电介质层114上的第二层间电介质层134之间。在字线146和第一柔性延伸件160a之间存在第二距离d2。电容器152形成在悬梁线160的靠近末端与第一层间电介质层114之间。在示例性实施例中,传导焊盘图案148能够形成在电容器152上。在悬梁线160和传导焊盘图案148之间存在第一距离d1。当字线146没有被赋予能量时,第一距离d1和第二距离d2基本上相同。
在周围区域中,沟槽隔离件102a形成在衬底100中。包括栅电极106和掩模图案108的MOS晶体管形成在衬底100上。栅极分隔件116环绕栅电极106和掩模图案108。邻近栅极分隔件116形成源和漏区118。周围区域中的栅电极106和单元区域中的传导图案104能够由相同的层制成。第一层间电介质层114和第二层间电介质层134能够形成在晶体管上。穿过层间电介质层114和134形成接触栓塞136,以接触源和漏区118。传导线图案150形成在接触栓塞136上。
图5是根据本发明的示例性实施例的包括单元区域和周围区域中的机电开关的存储器装置的剖视图。
参考图5,在单元区域中,在衬底300上形成与联系图4示出的实施例类似的机电开关。因为衬底300能够是非硅基的衬底,所以衬底300能够省略沟槽隔离件。衬底300能够包括例如玻璃或塑料。在周围区域中,能够形成机电开关来代替MOS晶体管。
图6是根据本发明的示例性实施例的具有包括周围区域中的MOS晶体管的堆叠结构的存储器装置的剖视图。
参考图6,在单元区域中,包括多个精细孔(fine pore)206的层间电介质层204设置在悬梁线160上。在悬梁线160和层间电介质层204之间存在间隙。在周围区域中,MOS晶体管形成在衬底100上,层间电介质层204形成在传导线图案150上。电介质层208能够形成在单元区域和周围区域中的层间电介质层204的上方。在电介质层208上,形成包括机电开关的存储器单元的另一阵列。如此,存储器单元的第一阵列和第二阵列一个在另一个上地堆叠。在示例性实施例中,能够添加额外的存储器单元的阵列。
图7是根据本发明的示例性实施例具有堆叠结构的存储器装置的剖视图。参考图7,在存储器单元的第一阵列400中,在衬底300上形成机电开关。存储器单元的第二阵列500形成在存储器单元的第一阵列400上。存储器单元的第二阵列500也包括单元区域和周围区域中的机电开关。
图8是根据本发明的示例性实施例的包括周围区域中形成的MOS晶体管和单元区域中形成的机电开关的存储器装置的剖视图。
参考图8,悬梁线164能够具有凹陷间隙。即,第一距离d3小于第二距离d4。当在存储器装置中使用凹陷间隙时,在字线146拉动悬梁线164时,能够防止悬梁线164与字线146接触。另外,因为第一距离d3减小,所以能够降低存储器装置的操作电压。在示例性实施例中,悬梁线164包括与其下形成的表面一致的多个凹进和凸出部分。
图9是根据本发明的示例性实施例的包括单元区域和周围区域中形成的机电开关的存储器装置的剖视图。参考图9,单元区域中的机电开关包括悬梁线164与形成在电容器152上的传导焊盘图案148之间的凹陷间隙。可替换地,当传导焊盘图案148没有形成在电容器152上时,单元区域中的机电开关包括悬梁线164和电容器152之间的凹陷间隙。周围区域中的机电开关包括悬梁线164与形成在层间电介质层134上的字线146之间的凹陷间隙。
图10是根据本发明的示例性实施例的包括周围区域中形成的MOS晶体管和单元区域中形成的机电开关的存储器装置的剖视图。参考图10,存储器单元的第一阵列和存储器单元的第二阵列中的机电开关包括在悬梁线164和传导焊盘图案148之间的凹陷间隙。可替换地,当电容器152直接接触悬梁线164的尖端时,存储器单元的第一阵列和第二阵列中的机电开关包括在悬梁线164和电容器152之间的凹陷间隙。
图11(a)至图16(b)示出了根据本发明的示例性实施例的形成具有机电开关的存储器装置的方法。
参考图11(a),在衬底100中设置沟槽隔离件102a和102b。衬底100包括例如硅。沟槽隔离件102a和102b能够防止在随后的化学机械抛光(CMP)工艺中的蝶形(dishing)问题。
参考图11(b),在周围区域中形成MOS晶体管112。在单元区域中形成包括传导层104和掩模图案108的隐埋位线110。在STI 102a和衬底100上形成绝缘层99。在绝缘层99上形成传导层104和掩模层108。传导层104能够包括具有低电阻率的材料。该材料能够是例如金属、金属硅化物或掺杂半导体。通过对传导层104和掩模层108构图,能够在周围区域中形成晶体管112。如此,在晶体管112中形成栅电极106。栅极分隔件116环绕晶体管112。在衬底100中形成源和漏区118。
参考图12(a),在晶体管112和隐埋位线110的掩模图案108上形成第一层间绝缘层114。在第一层间绝缘层114上形成第一电极120。在第一电极120上形成电介质层122。在电介质层122上形成第二电极124。第一电极120能够是多层结构。第一电极能够包括阻挡金属层120a、金属层120b、帽盖层120c。阻挡金属层120a可以包括例如钛或者氮化钛(titanium nitride)。金属层120b可以包含例如钨。帽盖层120c可以包含例如氮化钛。在示例性实施例中,电介质层122能够包含例如氧化物-氮化物-氧化物(ONO),或者氧化铝、氧化锆、氧化铪、氧化钽、或者其混合物中的至少一种。第二电极124也能够包含多层结构。第二电极124能够包括阻挡层124a和金属层124b。阻挡层124a能够包含例如氮化钛。金属层124b能够包含例如钨。参考图12(b),蚀刻第一电极120、层间绝缘层114和第二电极124来形成初步电容器132。
参考图13(a)和图13(b),在第一层间电介质层114上形成第二层间电介质层134。穿过层间电介质层134、114形成第一接触栓塞136。第一接触栓塞136接触隐埋位线110。在周围区域中,穿过层间电介质层134、114形成第二接触栓塞138。第二接触栓塞138接触源/漏区118。接触栓塞136、138可以包含例如Ti、TiN、W、Al或Cu。
参考图14(a)和图14(b),形成字线146和传导焊盘图案144、148。在初步电容器132、接触栓塞136、138和第二层间绝缘层134上形成传导层140a。在传导层140a上形成帽盖层140b,从而构成传导图案140。帽盖层140b能够增强电容器和梁线之间的接触特性。在帽盖层140b上形成掩模图案142。使用掩模图案142蚀刻帽盖层140b和传导层140a。参考图14(b),传导焊盘图案144可以包括形成在传导图案144a上的帽盖层144b。字线146可以包括形成在传导图案146a上的帽盖层146b。传导焊盘图案148可以包括形成在传导图案148a上的帽盖层148b。
参考图15(a)、图15(b)和图16(a),形成具有开口158的牺牲层156,该开口158暴露传导焊盘图案144的顶表面。在传导焊盘图案144、148和层间电介质层154上形成牺牲层156。在随后的工艺中,牺牲层156能够具有与层间电介质层154和包括形成在牺牲层156上方的悬梁线160的材料不同的蚀刻选择性。例如,多晶硅、原子层淀积(ALD)氧化物、SiGe、SiN、掺杂的硅或掺杂的氧化硅能够用作牺牲层156。悬梁线160和字线146之间的第二距离以及悬梁线160和形成在电容器152上的传导焊盘图案148之间的第一距离能够由牺牲层156的厚度来控制。这是因为第一距离和第二距离对应于在后续工艺中移除的牺牲层156的厚度。在示例性实施例中,在整个单元区域内,牺牲层156具有基本上相同的厚度。如此,第一距离和第二距离能够是相同的。
参照图16(a)和图16(b),在牺牲层156上形成具有高弹性和动态稳定性的悬梁线160。悬梁线160能够是单层结构,该单层结构包含例如Ti、TiN、Ti金属合金、Ta、TaN、Ta金属合金或者碳纳米管。在示例性实施例中,悬梁线160能够是第一层层叠在第二层上的两层结构。例如,第一层可以包含SiO2或SiN,第二层可以包含传导材料诸如Ti、TiN、Ti金属合金、Ta、TaN、Ta金属合金或碳纳米管。在示例性实施例中,悬梁线160能够是多层结构。例如,在三层结构中,第一层可以包含SiO2,第二层可以包含TiN,第三层可以包含TaN。悬梁线160能够锚定在接触栓塞136上形成的传导焊盘图案144上。在示例性实施例中,因为当悬梁线160淀积在传导焊盘图案144上时出现粘附,所以悬梁线160能够不使用粘着剂而粘附到传导焊盘图案。能够通过例如湿法蚀刻工艺、临界点干燥仪(CPD)或等离子化学干法蚀刻,来移除牺牲层156。
图17(a)至图20示出了根据本发明的示例性实施例的形成在存储器单元的第一阵列上形成的存储器单元的第二阵列的方法。在示例性实施例中,能够一个在另一个上地堆叠多层存储器单元。对于存储器单元的第一阵列,能够使用结合图11(a)至图16(b)描述的示例性实施例。
参考图17(a)和图17(b),在悬梁线160上设置额外的牺牲层200。在周围区域和单元区域中形成额外的牺牲层200。移除在周围区域中形成的额外的牺牲层200。在示例性实施例中,额外的牺牲层200包含与牺牲层156相同的材料。当在随后的工艺中移除牺牲层200和156时,在悬梁线160周围形成空间。该空间允许悬梁线160向上或向下运动。该空间能够是真空状态或者被填充有惰性气体诸如,例如N2
参考图18(a)和图18(b),在额外的牺牲层202上形成电介质层204。电介质层204具有多个精细孔206。精细孔206能够用作传送在移除牺牲层156、202中使用的气体或液体的通路。被移除的牺牲层156、202也能够通过孔206传送。例如,当通过湿法蚀刻工艺来移除牺牲层156、202时,能够通过精细孔206来传送蚀刻化学剂。每个精细孔206可以具有大约10nm至大约20nm的直径。在示例性实施例中,精细孔206可以规则的图案形成。在示例性实施例中,在额外的牺牲层202上形成电介质层204之后,精细孔206能够形成在电介质层204中。电介质层204可以包含例如聚苯乙烯或聚甲基丙烯酸甲酯(PMMA)。
参考图19和图20,在具有多个精细孔206的电介质层204上形成电介质层208。能够在电介质层208上形成存储器单元的上阵列。因为本发明的示例性实施例的机电开关能够直接形成在电介质层上,所以当形成存储器单元的上阵列时,能够省略存储器单元的下阵列中所需的衬底100。
图21(a)至图23(b)示出了根据本发明的示例性实施例的形成具有凹陷间隙的机电开关的方法。
参考图21(a)和图21(b),在传导焊盘图案144、148和字线146上形成第一牺牲层156。移除与电容器152对应的第一牺牲层156。
参考图22(a)和图22(b),在第一牺牲层156和设置在电容器152上的传导焊盘图案148上形成第二牺牲层158。蚀刻与接触栓塞136对应的第一牺牲层和第二牺牲层156、198,以形成开口158。开口158暴露设置在接触栓塞136上的传导焊盘图案144的顶表面。在第二牺牲层198和传导焊盘图案144的暴露的顶表面上形成悬梁线164。
参考图23(a)和图23(b),移除第一牺牲层156和第二牺牲层198。如此,形成具有距离d3和d4的悬梁线164。在示例性实施例中,d3能够是大约10nm至大约15nm,d4能够是大约20nm至大约25nm。
图24(a)和图24(b)示出了根据本发明的示例性实施例的形成用于具有凹陷间隙的机电开关的牺牲层的方法。
参考图24(a)和图24(b),在传导焊盘图案144、148和字线146上形成第一牺牲层156。然后,在第一牺牲层156上形成第二牺牲层170。移除第二牺牲层170中与电容器152对应的部分,从而形成第二牺牲层图案170a。形成开口158,以暴露接触栓塞136上的传导焊盘图案144的顶表面。在第二牺牲层170上并且在开口158中形成悬梁线164。然后,移除第一牺牲层156和第二牺牲层170。
图25(a)和图25(b)示出了根据本发明的示例性实施例的形成用于具有凹陷间隙的机电开关的牺牲层的方法。
参照图25(a)和图25(b),在传导焊盘图案144、148和字线146上形成牺牲层180。牺牲层180的与电容器152对应的部分比牺牲层180的与字线146对应的部分薄。在传导焊盘图案144上形成开口158。能够在牺牲层180上并且在开口158中形成悬梁线164。然后,移除牺牲层180。
图26(a)至图26(c)示出了根据本发明的示例性实施例的形成用于具有凹陷间隙的机电开关的牺牲层的方法。
参考图26(a)、26(b)和26(c),在传导焊盘图案144和148以及字线146上形成牺牲层190。氧化牺牲层190中与电容器152对应的部分。在随后的工艺中,移除牺牲层190中被氧化的部分192。如此,牺牲层190的部分190b变薄。在传导焊盘图案144上形成开口158。在牺牲层190上并且在开口158中形成悬梁线164。然后,移除牺牲层190。
图27示出了包括根据本发明的示例性实施例形成的存储器装置的系统。
参考图27,系统500包括控制器510、输入/输出装置520、存储器530、接口540和总线550。系统500可以包括移动系统诸如个人数据助理(PDA)、便携式计算机、网络平板电脑(web tablet)、无线电话、移动电话、数字音乐播放器或存储器卡。在示例性实施例中,系统500能够是传送和/或接收信息的任何系统。控制器510可以包括例如微处理器、数字信号处理器或微控制器。I/O装置520可以包括辅助键盘(keypad)、键盘或显示器。存储器530能够包括例如DRAM或闪存。存储器530能够贮存由控制器510执行的命令。存储器530和接口540能够通过总线550来结合。系统500能够使用接口540来将数据传送到通信网络或者从通信网络接收数据。
本发明的示例性实施例提供了一种具有机电开关的存储器装置,其中由于机电开关中的低或0结漏使得实现了优良的电荷保持。
本发明的示例性实施例提供了一种具有机电开关的存储器装置,其中因为机电开关能够形成在许多不同类型的衬底上,所以能够使用各种类型的衬底。
本发明的示例性实施例提供了一种存储器装置,该存储器装置具有能够堆叠的存储器单元的多个阵列。因为能够在存储器单元的两个相邻阵列之间省略衬底,所以能够在多个阵列中实现高封装密度。
本发明的示例性实施例提供了一种机电开关,该机电开关使用电极(例如,悬梁线)作为开关的一部分来接通和切断电路。如此,能够省略接通或切断电路的额外的开关元件。
本发明的示例性实施例提供了一种存储器装置,该存储器装置具有比MOS晶体管小的机电开关。如此,能够减小根据本发明的示例性实施例的存储器装置的尺寸。
本发明的示例性实施例提供了一种在单元区域和周围区域中同时形成机电开关的方法。
虽然已经参考附图在此描述了本发明的示例性实施例,但是应理解的是,本发明不应限于这些具体的实施例,并且在不脱离本发明的范围和精神的情况下,本领域的普通技术人员可以在这里实施各种其它变化和修改。所有这样的变化和修改意在包括在如权利要求限定的本发明的范围内。

Claims (67)

1.一种存储器装置,包括:
形成在存储器单元中的贮存节点、第一电极和第二电极,所述贮存节点贮存电荷,所述第一电极包括电连接到第二部分的第一部分,当所述第二电极被赋予能量时,所述第一部分移动以连接到所述贮存节点。
2.如权利要求1所述的存储器装置,其中电压感测电路连接到所述第二部分的末端。
3.如权利要求1所述的存储器装置,其中所述第一部分和所述第二部分通过接触栓塞连接。
4.如权利要求3所述的存储器装置,其中所述第一部分的第一末端从第一位置移到第二位置,用于读出贮存在所述贮存节点内的电荷或者用于将所述电荷写入所述贮存节点。
5.如权利要求4所述的存储器装置,其中当所述第二电极被赋予能量时,所述第一部分的所述第一末端处于所述第二位置,以接触所述贮存节点。
6.如权利要求5所述的存储器装置,其中所述第一部分的第二末端锚定在所述接触栓塞上。
7.如权利要求6所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离与所述第二电极和所述第一电极的对应第一部分之间的第二距离基本上相同。
8.如权利要求6所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离小于所述第二电极和所述第一电极的对应第一部分之间的第二距离。
9.如权利要求1所述的存储器装置,其中所述第一部分包括至少两层。
10.如权利要求1所述的存储器装置,其中所述第一部分基本上比所述第二部分短。
11.如权利要求1所述的存储器装置,其中当施加电压时,所述第二电极被赋予能量。
12.如权利要求1所述的存储器装置,还包括上面形成有所述第二部分的衬底,其中,所述衬底包含玻璃、半导体或塑料中的至少一种。
13.如权利要求4所述的存储器装置,其中所述贮存节点包括电容器,所述电容器包括第三电极、电介质层和第四电极。
14.如权利要求13所述的存储器装置,其中所述第三电极接收所述第一部分的第一末端并且所述第四电极形成在传导板上。
15.如权利要求1所述的存储器装置,其中,所述贮存节点包括由绝缘体环绕的传导图案。
16.如权利要求1所述的存储器装置,还包括传导板,在该传导板上形成所述贮存节点。
17.如权利要求1所述的存储器装置,其中,所述第一电极是位线,并且所述第二电极是字线。
18.一种存储器装置,包括:
第一存储器单元,所述第一存储器单元具有第一字线和贮存第一电荷的第一贮存节点;
第二存储器单元,所述第二存储器单元具有第二字线和贮存第二电荷的第二贮存节点;
位线,所述位线具有形成在所述第一存储器单元中的第一部分和形成在所述第二存储器单元中的第二部分;
梁线,所述梁线被形成为具有所述第一存储器单元中的第一部分和所述第二存储器单元中的第二部分,所述梁线被电连接到所述位线,
其中当所述第一字线被赋予能量时,所述梁线的所述第一部分的末端移动,以连接到所述第一贮存节点,并且当所述第二字线被赋予能量时,所述梁线的所述第二部分的末端移动,以连接到所述第二贮存节点。
19.如权利要求18所述的存储器装置,其中所述位线和所述梁线通过接触栓塞连接。
20.如权利要求19所述的存储器装置,其中所述梁线的中心被锚定在所述接触栓塞上。
21.如权利要求20所述的存储器装置,其中所述梁线相对于所述接触栓塞基本上对称。
22.如权利要求18所述的存储器装置,其中电压感测电路连接到所述位线的末端。
23.如权利要求18所述的存储器装置,其中所述梁线的所述第一部分的末端从第一位置移到第二位置,用于读出贮存在所述第一贮存节点内的所述第一电荷或者用于将所述第一电荷写入到所述第一贮存节点。
24.如权利要求23所述的存储器装置,其中当所述第一字线被赋予能量时,所述梁线的所述第一部分的末端处于所述第二位置,以接触所述第一贮存节点。
25.如权利要求23所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离与所述第一字线和所述梁线的对应部分之间的第二距离基本上相同。
26.如权利要求23所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离小于所述第一字线和所述梁线的对应部分之间的第二距离。
27.如权利要求18所述的存储器装置,其中所述梁线包括至少两层。
28.如权利要求18所述的存储器装置,其中所述梁线基本上比所述位线短。
29.如权利要求18所述的存储器装置,其中当施加电压时,所述第一字线被赋予能量。
30.如权利要求18所述的存储器装置,还包括上面形成有所述位线的衬底,其中所述衬底包含玻璃、半导体和塑料中的至少一种。
31.如权利要求18所述的存储器装置,其中所述第一贮存节点包括电容器,所述电容器包括第一电极、电介质层和第二电极。
32.如权利要求31所述的存储器装置,其中所述第一电极接收所述梁线的所述第一部分的末端,并且所述第二电极形成在传导板上。
33.如权利要求18所述的存储器装置,其中所述第一贮存节点包括由绝缘体环绕的传导图案。
34.如权利要求18所述的存储器装置,还包括传导板,在该传导板上形成所述第一贮存节点。
35.一种存储器装置,包括:
连接到位线的第一对存储器单元,所述第一对存储器单元具有第一梁线;
第二对存储器单元,所述第二对存储器单元邻近于所述第一对存储器单元形成并被连接到所述位线,所述第二对存储器单元具有第二梁线,
其中当相应字线被赋予能量时,每个所述梁线移动,以连接到贮存电荷的相应贮存节点。
36.如权利要求35所述的存储器装置,其中所述位线和每个所述梁线通过相应接触栓塞电连接。
37.如权利要求36所述的存储器装置,其中每个所述梁线被锚定在相应接触栓塞上。
38.如权利要求37所述的存储器装置,其中每个所述梁线相对于相应接触栓塞基本上对称。
39.如权利要求35所述的存储器装置,其中电压感测电路被连接到所述位线的末端。
40.如权利要求35所述的存储器装置,其中每个所述梁线的末端从第一位置移到第二位置,用于读出贮存在所述相应贮存节点内的电荷或者用于将电荷写入所述相应贮存节点。
41.如权利要求40所述的存储器装置,其中当所述相应字线被赋予能量时,每个所述梁线的末端处于所述第二位置,以接触所述相应贮存节点。
42.如权利要求40所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离与所述相应字线和每个所述梁线的对应部分之间的第二距离基本上相同。
43.如权利要求41所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离小于所述相应字线和每个所述梁线的对应部分之间的第二距离。
44.如权利要求35所述的存储器装置,其中每个所述梁线包括至少两层。
45.如权利要求35所述的存储器装置,其中每个所述梁线基本上比所述位线短。
46.如权利要求35所述的存储器装置,其中当施加电压时,所述相应字线被赋予能量。
47.如权利要求35所述的存储器装置,还包括上面形成有所述位线的衬底,其中所述衬底包括玻璃、半导体或塑料中的至少一种。
48.如权利要求35所述的存储器装置,其中所述相应贮存节点包括电容器,所述电容器包括第一电极、电介质层和第二电极。
49.如权利要求48所述的存储器装置,其中所述第一电极接收每个所述梁线的末端,并且所述第二电极形成在传导板上。
50.如权利要求35所述的存储器装置,其中所述相应贮存节点包括由绝缘体环绕的传导图案。
51.如权利要求35所述的存储器装置,还包括传导板,在该传导板上形成所述相应贮存节点。
52.一种存储器装置,包括:
衬底;
形成在所述衬底上的位线;
形成在所述位线上的字线;
形成在所述字线上方的梁线;
贮存电荷的电容器,所述电容器形成在所述梁线和所述衬底之间,
其中当所述字线被赋予能量时,所述梁线移动,以连接到所述电容器。
53.如权利要求52所述的存储器装置,还包括连接所述位线和所述梁线的接触栓塞。
54.如权利要求52所述的存储器装置,还包括第一层间电介质层,所述层间电介质层具有形成在所述梁线上的多个孔。
55.如权利要求54所述的存储器装置,还包括形成在所述第一层间电介质层上的第二层间电介质层。
56.如权利要求52所述的存储器装置,其中所述梁线的第一末端从第一位置移到第二位置,用于读出贮存在所述电容器内的电荷或者用于将所述电荷写入所述电容器。
57.如权利要求56所述的存储器装置,其中当所述字线被赋予能量时,所述梁线的所述第一末端处于所述第二位置,以接触所述电容器。
58.如权利要求53所述的存储器装置,其中所述梁线的第二末端被锚定在所述接触栓塞上。
59.如权利要求56所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离与所述字线和所述梁线的对应部分之间的第二距离基本上相同。
60.如权利要求56所述的存储器装置,其中所述第一位置和所述第二位置之间的第一距离小于所述字线和所述梁线的对应部分之间的第二距离。
61.如权利要求52所述的存储器装置,其中所述梁线包括至少两层。
62.如权利要求52所述的存储器装置,其中所述梁线基本上比所述位线短。
63.如权利要求52所述的存储器装置,其中当施加电压时,所述字线被赋予能量。
64.如权利要求52所述的存储器装置,其中所述衬底包括玻璃、半导体或塑料中的至少一种。
65.如权利要求52所述的存储器装置,其中所述电容器包括第一电极、电介质层和第二电极。
66.如权利要求65所述的存储器装置,其中所述第一电极接收所述梁线的第一末端,并且所述第二电极形成在传导板上。
67.如权利要求52所述的存储器装置,还包括传导板,在该传导板上形成所述电容器。
CN2009101286931A 2008-03-24 2009-03-24 机电开关及其形成方法 Expired - Fee Related CN101582296B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020080026812 2008-03-24
KR1020080026812A KR20090101587A (ko) 2008-03-24 2008-03-24 전기적 기계적 소자를 포함하는 디램 및 이의 제조 방법
KR10-2008-0026812 2008-03-24
KR1020080085041 2008-08-29
KR10-2008-0085041 2008-08-29
KR1020080085041A KR101419894B1 (ko) 2008-08-29 2008-08-29 전기적 기계적 소자를 포함하는 디램 및 이의 제조 방법
US12/392,780 US7929341B2 (en) 2008-03-24 2009-02-25 Electromechanical switch and method of forming the same
US12/392,780 2009-02-25

Publications (2)

Publication Number Publication Date
CN101582296A true CN101582296A (zh) 2009-11-18
CN101582296B CN101582296B (zh) 2013-12-11

Family

ID=41359317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101286931A Expired - Fee Related CN101582296B (zh) 2008-03-24 2009-03-24 机电开关及其形成方法

Country Status (2)

Country Link
KR (1) KR20090101587A (zh)
CN (1) CN101582296B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016279A (en) * 1998-03-30 2000-01-18 Vanguard International Semiconductor Corporation DRAM sensing scheme and isolation circuit
US6115231A (en) * 1997-11-25 2000-09-05 Tdk Corporation Electrostatic relay
US6185125B1 (en) * 1999-12-15 2001-02-06 Winbond Electronics Corp. Circuit for measuring the data retention time of a dynamic random-access memory cell
CN101107711A (zh) * 2005-06-22 2008-01-16 松下电器产业株式会社 机电存储器、使用其的电路、和机电存储器驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115231A (en) * 1997-11-25 2000-09-05 Tdk Corporation Electrostatic relay
US6016279A (en) * 1998-03-30 2000-01-18 Vanguard International Semiconductor Corporation DRAM sensing scheme and isolation circuit
US6185125B1 (en) * 1999-12-15 2001-02-06 Winbond Electronics Corp. Circuit for measuring the data retention time of a dynamic random-access memory cell
CN101107711A (zh) * 2005-06-22 2008-01-16 松下电器产业株式会社 机电存储器、使用其的电路、和机电存储器驱动方法

Also Published As

Publication number Publication date
KR20090101587A (ko) 2009-09-29
CN101582296B (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
CN111480234B (zh) 将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置
US8933505B2 (en) Three-dimensional semiconductor memory device
US9281414B2 (en) Vertical cell-type semiconductor device having protective pattern
US9024371B2 (en) Semiconductor device with air gap and method for fabricating the same
US8391057B2 (en) Switch and method of forming the same
KR101034914B1 (ko) 리세스된 플로팅 게이트를 갖는 플래시 메모리
US8373214B2 (en) Semiconductor devices with buried bit lines and methods of manufacturing semiconductor devices
CN114709211A (zh) 动态存储器及其制作、读写方法、电子设备、存储电路
JP4718119B2 (ja) Rramアレイの製造方法及びrram
KR20080001284A (ko) 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
CN101794782B (zh) 包括具有位线肩部侵蚀保护的隐埋栅电极的半导体器件及形成这样的半导体器件的方法
US8270211B2 (en) Electromechanical switch and method of forming the same
TW200837887A (en) Trench memory structures and operation
KR20170018996A (ko) 반도체 장치
CN101582296B (zh) 机电开关及其形成方法
US7342274B2 (en) Memory cells with vertical transistor and capacitor and fabrication methods thereof
CN111952308A (zh) 具有辅助栅的闪存存储器及其制作方法
CN112768490B (zh) 相变存储器及其制作方法
CN113192828B (zh) 半导体结构的制备方法和半导体结构
US11895831B2 (en) Manufacturing method for memory and memory
KR20090106887A (ko) 반도체 소자 및 그 제조방법
CN116685145A (zh) 半导体器件及其形成方法
CN116056446A (zh) 半导体结构及其形成方法
CN115224110A (zh) 半导体结构及制造方法、存储器及制造方法、存储系统
CN114823698A (zh) 三维存储器及其制备方法、存储系统、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131211

Termination date: 20140324