CN101567359B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN101567359B CN101567359B CN2008100938153A CN200810093815A CN101567359B CN 101567359 B CN101567359 B CN 101567359B CN 2008100938153 A CN2008100938153 A CN 2008100938153A CN 200810093815 A CN200810093815 A CN 200810093815A CN 101567359 B CN101567359 B CN 101567359B
- Authority
- CN
- China
- Prior art keywords
- metallic region
- block
- semiconductor device
- metallic
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一半导体装置，包括第一金属区域、过孔、第二金属区域、开口以及第三金属区域。第一金属区域传导源/漏极电流。过孔位于第一金属区域上，第二金属区域则通过过孔电性连接第一金属区域以传导源/漏极电流，其中每两第二金属区域之间存在一间距。开口位于第二金属区域上，第三金属区域则通过开口电性连接第二金属区域，其中第三金属区域的电阻值小于第二金属区域的电阻值以及第一金属区域的电阻值。
Description
技术领域
本发明有关于一种半导体装置，且特别是有关于一种半导体装置的电路布局。
背景技术
半导体装置的物理结构决定了该一半导体的效能。举例来说，半导体元件的通道长度以及通道宽度影响半导体所传递的电流大小。半导体装置通常具有金属层，该金属层会传递源/漏极电流，因此金属层的材质以及物理结构会影响半导体装置的导电性。
在放大器当中，开关电路通常以一铜金属层来传递源/漏极电流。由于开关电路通常需要传导大量电流，使得该一金属层的电流密度变大，随之产生的电迁移(Electromigration)效应可能会造成该金属层不正常地短路或开路。
因此需要一种新的半导体装置，能够避免半导体的金属层不正常地短路或开路。
发明内容
本发明所要解决的技术问题在于提供一种半导体装置，能够分散电流米降低电流密度，以防止半导体装置不正常地短路或开路。
为了实现上述目的，本发明提出一半导体装置，包括一第一金属区域、多个过孔、多个第二金属区域、多个开口、以及一第三金属区域。第一金属区域传导源/漏极电流。过孔位于第一金属区域上。第二金属区域通过过孔电性连接第一金属区域以传导源/漏极电流，其中每两第二金属区域之间存在一间距，各个第二金属区域包含：一第一区块；以及至少一第二区块，自该第一区块延伸并与部分该第一金属区域重叠，以涵盖所述过孔，其中源/漏极电流是由该第一金属区域经由所述过孔传导至该第二区块。开口位于第二金属区域上。第三金属区域则通过开口电性连接第二金属区域，其中第三金属区域的电阻值小于第二金属区域的电阻值以及第一金属区域的电阻值，该第三金属区域包含多个第三区块，各个第三区块横跨所述第二金属区域的所述第二区块，所述第三区块之间则存在一间隔距离。
根据本发明的实施例，半导体装置能够分散电流来降低电流密度，以防止半导体装置的金属区域不正常地短路或开路；此外，由于电流可通过电阻值小的第三金属区域传递，因此提高了导电效率。
附图说明
为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：
图1是本发明一实施例的部分半导体装置俯视图；
图2是本发明一实施例的半导体装置另外部分俯视图；
图3是本发明另一实施例的部分半导体装置俯视图；
图4是本发明另一实施例的半导体装置另外部分俯视图。
【主要组件符号说明】
101：第一金属区域 101a：第四区块
103：过孔 105：第二金属区域
105a：第二区块 105b：第一区块
201：带状多晶硅 203：第三金属区域
203a：第三区块 205：第二开口
207：第一开口 301：第二金属区域
具体实施方式
以下实施例的半导体装置由数个金属区域来传导源/漏极电流，能够分散电流并且降低电流密度，因而能够避免半导体的金属区域不正常地短路或开路。
请参照图1，其示出了本发明一实施例的部分半导体装置俯视图。该半导体装置包括第一金属区域101、数个过孔(vias)103以及数个第二金属区域105。第一金属区域101的材料可为铝、铂或锡等金属，该第一金属区域101包括数个第四区块101a，各第四区块101a可与相邻的第四区块101a距离一间距，或可连接至相邻的第四区块101a。各第四区块101a可呈条状、矩型、三角状、多边形或是椭圆状。
第一金属区域101通过接触孔连接至半导体装置的源/漏极来传导源/漏极电流。过孔103位于第一金属区域101上。材料为铝、铂、锡或其它金属的第二金属区域105通过过孔103电性连接第一金属区域101以传导源/漏极电流，其中各个第二金属区域105并未与相邻的第二金属区域105连接，也就是说每两第二金属区域105之间存在一间距。
各个第二金属区域105包括第一区块105b以及第二区块105a。第一区块105b以及第二区块105a可为矩形、椭圆状、多边形，或是其它形状。第二区块105a自第一区块105b延伸并与部分第一金属区域101重叠，以涵盖位于第一金属区域101(101a)上的过孔103，因此第二区块105a可通过过孔103接收由第一金属区域101而来的源/漏极电流。
请参照图2，其示出了本发明一实施例的半导体装置另外部分俯视图。由该图2的角度看来，第一金属区域101(未在图2中示出)位于第二金属区域105下方。第一开口207，例如CB，则位于第二金属区域105上。第三金属区域203则通过第一开口207电性连接第二金属区域105。
第三金属区域203包括数个第三区块203a，各个第三区块203a横跨第二金属区域105的第二区块105a，且第三区块203a与第三区块203a之间存在间隔距离。第三金属区域203的材料可为金，以使第三金属区域203的电阻值小于材料为铝、铂或铜的第一金属区域101以及第二金属区域105的电阻值。
除了第一金属区域101可传导半导体的源/漏极电流之外，第三金属区域203也可以传导半导体的源/漏极电流。因为每一第二金属区域105与相邻的第二金属区域105之间均存在间隔距离，并未直接连接，电流无法在第二金属区域105之间传递，故电流必须由第一金属区域101穿越第二金属区域105到达第三金属区域203，然后再由第三金属区域203传递。
换言之，电流可由两种路径传导：可通过第一金属区域101传导；或是经由第一金属区域101、第二金属区域105以及第三金属区域203传导。如此一来，源/漏电流被分散成两部分，因而降低了电流密度，避免电迁移(Electromigration)效应发生。此外，因为第三金属区域203的材料为金，故其电阻值较小，使得半导体具有较佳的导电性。
除了第一金属区域101、第二金属区域105以及第三金属区域203以外，可选择性地在第二金属区域105与第三金属区域203之间形成一保护层来保护与平坦化半导体装置。金属打线(bump wire)则可通过第三金属区域203上的第二开口205电性连接第三金属区域203来接收电压/电流。
半导体装置还包括数条带状多晶硅201。带状多晶硅201之间存在间隔距离，并未直接连接。该带状多晶硅201形成半导体装置的栅极。带状多晶硅栅极201的下方则感应出一电流通道。
请同时参照图3和图4，图3示出了本发明另一实施例的部分半导体装置俯视图。图4示出了本发明另一实施例的半导体装置另外部分俯视图。第二金属区域301通过过孔103电性连接第一金属区域101。除了第二金属区域301呈现条状之外，该一实施例的半导体装置结构与图1、图2的半导体装置结构近似。
类似地，因为每一第二金属区域301并未连接至相邻的第二金属区域301，而是存在间隔距离，因此电流无法由一第二金属区域301传递至另一第二金属区域301，使得电流必须由第二金属区域301继续上传至第三金属区域203，然后再由第三金属区域203传递。
依照上述实施例，半导体装置的源/漏极电流被分成两部分，并分别由不同路径传导，电流密度因而降低，可避免电迁移(Electromigration)效应发生。此外，因为电流可透过电阻值较小的第三金属区域传递，因而提高了导电效率。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (11)
1.一半导体装置，其特征在于，包含：
一第一金属区域，以传导源/漏极电流；
多个过孔，位于该第一金属区域上；
多个第二金属区域，通过所述过孔电性连接该第一金属区域以传导源/漏极电流，其中所述第二金属区域之间存在一间距，各个第二金属区域包含：
一第一区块；以及
至少一第二区块，自该第一区块延伸并与部分该第一金属区域重叠，以涵盖所述过孔，其中源/漏极电流是由该第一金属区域经由所述过孔传导至该第二区块；
多个开口，位于所述第二金属区域上；以及
一第三金属区域，通过所述开口电性连接所述第二金属区域，其中该第三金属区域的电阻值小于该第二金属区域的电阻值以及该第一金属区域的电阻值，该第三金属区域包含多个第三区块，各个第三区块横跨所述第二金属区域的所述第二区块，所述第三区块之间则存在一间隔距离。
2.根据权利要求1所述的半导体装置，其特征在于，该第一区块以及该第二区块呈条状。
3.根据权利要求1所述的半导体装置，其特征在于，该第一区块以及该第二区块呈椭圆状。
4.根据权利要求1所述的半导体装置，其特征在于，该第二金属区域的材料为铝、铂或锡。
5.根据权利要求1所述的半导体装置，其特征在于，该第三金属区域的材料为金属。
6.根据权利要求1所述的半导体装置，其特征在于，该第一金属区域包含多个第四区块，所述第四区块之间存在一间隔距离，所述过孔则位于所述第四区块上。
7.根据权利要求6所述的半导体装置，其特征在于，所述第四区块呈长条状。
8.根据权利要求6所述的半导体装置，其特征在于，所述第四区块呈三角状。
9.根据权利要求1所述的半导体装置，其特征在于，该第一金属区域的材料为铝、铂或锡。
10.根据权利要求1所述的半导体装置，其特征在于，还包含多条带状多晶硅，所述带状多晶硅之间存在一间隔距离。
11.根据权利要求1所述的半导体装置，其特征在于，还包含多条金属打线电性连接该第三金属区域以接收一电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100938153A CN101567359B (zh) | 2008-04-25 | 2008-04-25 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100938153A CN101567359B (zh) | 2008-04-25 | 2008-04-25 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101567359A CN101567359A (zh) | 2009-10-28 |
| CN101567359B true CN101567359B (zh) | 2011-12-07 |
Family
ID=41283450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100938153A Expired - Fee Related CN101567359B (zh) | 2008-04-25 | 2008-04-25 | 半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101567359B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9496174B2 (en) | 2014-07-24 | 2016-11-15 | Qualcomm Incorporated | Mitigating electromigration, in-rush current effects, IR-voltage drop, and jitter through metal line and via matrix insertion |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225697B1 (en) * | 1999-03-29 | 2001-05-01 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| US6410370B1 (en) * | 1996-03-13 | 2002-06-25 | Micron Technology, Inc. | Capacitor for a semiconductor device |
| CN1971866A (zh) * | 2005-11-14 | 2007-05-30 | 蒂科电子法国公司 | 智能卡主体及其制造方法、智能卡及其装配方法和载体带 |
-
2008
- 2008-04-25 CN CN2008100938153A patent/CN101567359B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410370B1 (en) * | 1996-03-13 | 2002-06-25 | Micron Technology, Inc. | Capacitor for a semiconductor device |
| US6225697B1 (en) * | 1999-03-29 | 2001-05-01 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| CN1971866A (zh) * | 2005-11-14 | 2007-05-30 | 蒂科电子法国公司 | 智能卡主体及其制造方法、智能卡及其装配方法和载体带 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101567359A (zh) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573736B2 (en) | Heterojunction semiconductor device for reducing parasitic capacitance | |
| US8274121B2 (en) | Compound field effect transistor with multi-feed gate and serpentine interconnect | |
| US6587320B1 (en) | Apparatus for current ballasting ESD sensitive devices | |
| US10665709B2 (en) | Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad | |
| CN101136430B (zh) | 半导体装置 | |
| KR101909948B1 (ko) | 전력 금속 산화물 반도체 전계 효과 트랜지스터에 대한 멀티-레벨 옵션 | |
| US9899510B2 (en) | Semiconductor device | |
| US9431491B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8957493B1 (en) | Semiconductor device | |
| US9190393B1 (en) | Low parasitic capacitance semiconductor device package | |
| JP2003519926A5 (zh) | ||
| CN203377216U (zh) | 半导体装置 | |
| TWI552301B (zh) | 半導體裝置 | |
| EP2863419B1 (en) | Semiconductor device | |
| US9324819B1 (en) | Semiconductor device | |
| CN101567359B (zh) | 半导体装置 | |
| KR20020075066A (ko) | Ｅｓｄ 보호용 반도체 장치 | |
| CN104882478A (zh) | 半导体装置与应用其的半导体装置封装体 | |
| US9601481B2 (en) | Semiconductor device | |
| CN105009264B (zh) | 半导体装置 | |
| KR101999312B1 (ko) | 반도체 장치 | |
| TW471154B (en) | Robust bonding pad structure for integrated circuit chips | |
| JP4899292B2 (ja) | 半導体装置 | |
| US20240014205A1 (en) | Input/output port circuit and chip thereof | |
| TW200945490A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20180425 |