CN101562157B - 芯片封装构造及其支撑装置 - Google Patents
芯片封装构造及其支撑装置 Download PDFInfo
- Publication number
- CN101562157B CN101562157B CN2008100952061A CN200810095206A CN101562157B CN 101562157 B CN101562157 B CN 101562157B CN 2008100952061 A CN2008100952061 A CN 2008100952061A CN 200810095206 A CN200810095206 A CN 200810095206A CN 101562157 B CN101562157 B CN 101562157B
- Authority
- CN
- China
- Prior art keywords
- chip
- respective area
- bracing
- dummy leads
- strutting arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 60
- 230000006698 induction Effects 0.000 claims abstract description 40
- 238000010276 construction Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 210000000887 face Anatomy 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种芯片封装构造及其支撑装置。该芯片封装构造包含一芯片、一可挠性基板以及一支撑装置。该芯片具有一主动面，该主动面之中央部位包含一感应区。该可挠性基板具有一芯片覆盖区，其内具有一相应区及一线路闲置区域，该线路闲置区域环绕于该相应区外。该支撑装置包含至少一虚拟引线以及多个虚拟凸块。该至少一虚拟引线形成于该线路闲置区域上；这些虚拟凸块形成于该主动面上。当该芯片电性连接并定位于该芯片覆盖区上时，该至少一虚拟引线与这些虚拟凸块至少局部对应接合。该支撑装置使得该可挠性基板于封装后仍维持一预设平整度。
Description
技术领域
本发明是关于一种芯片封装构造及其支撑装置；更详细地说，是关于一种能维持可挠性基板的平整度的芯片封装构造及其支撑装置。
背景技术
芯片(chip)是由许多集成电路(integrated circuit；IC)所组成，随着集成电路设计技术的进步，芯片被赋予许多不同功能，并广泛地应用于各种生活用品，例如金融卡、健保卡、宠物芯片等等。近年来更发展出许多具身份识别功能的芯片，用以与电子商品结合，例如于笔记本电脑或手机中设置指纹识别芯片。
一般而言，这些具身份识别功能的芯片，其主动面具有一感应区，用以感应个人特征，例如指纹、瞳孔、脸部特征、签名等等。这些芯片会比对感应区所感应的个人特征与预设的使用者特征，并根据比对结果决定是否让目前的使用者进一步操作产品。由此可知，感应区为这类芯片中相当重要的部份。然而，现有的芯片封装技术及芯片封装构造于封装过程中会产生一些问题，例如，会使置放芯片的可挠性基板于封装后产生皱折，进而影响感应区所感应的个人特征的精确度，大幅降低了这类芯片的实用性。因此，如何使芯片的感应区在封装后仍能精密地进行感应，已成为该领域的技术者一项重要课题。
为解决芯片封装技术与芯片封装构造于封装过程中所面临及产生的一些问题，台湾第462120专利公告案提出了一种利用伪焊垫(dummy pad)做为支撑装置的芯片封装构造，适用于卷带式承载封装(Tape Carrier Package；TCP)技术。具体而言，此篇专利欲解决的二个问题为：(1)因封胶体不均匀填入所产生气泡的现象，以及(2)芯片的角落部分于芯片封装过程中容易因遭受不当外力而扭曲断裂的问题。
图1为台湾第462120专利公告案的芯片封装构造1之上视透视图。于芯片封装制程中，芯片101被以热压合方式定位于可挠性基板102的芯片覆盖区103中。芯片101上配置多个焊垫104(图式中以虚线表示焊垫104被芯片101所遮蔽)，用以与可挠性基板102电性连接。此外，芯片101的四个角落更配置适当数目的伪焊垫105(图式中以虚线表示伪焊垫105被芯片101所遮蔽)用以加强芯片101的角落抵抗应力的能力。于封装后，焊垫104与伪焊垫105分别对应连接至可挠性基板102上的多个引线13(图式中虚线及实线分别表示这些引线13被芯片101遮蔽及未被芯片101遮蔽的部份)与多个伪引线15(图式中虚线及实线分别表示这些伪引线15被芯片101遮蔽及未被芯片101遮蔽的部份)。
从解决芯片因遭受不当外力而扭曲断裂的角度观之，上述构想虽佳，却仅仅改善角落的部份。请参看图2，其描绘图1的参考虚线11处的剖面示意图。由图2亦可看出，除了两侧边具有焊垫104以及与其对应的引线13外，中间部份没有任何支撑装置。换言之，台湾第462120专利公告案所揭露的技术并无法解决芯片封装构造的中央区域于封装过程中所面临的问题。此外，由于台湾第462120专利公告案所揭露的技术为卷带式承载封装技术，故亦无法解决薄膜覆晶封装(Chip onFilm；COF)技术所面临的困境，例如，中央区域具有感应区的芯片以薄膜覆晶封装技术封装后，置放芯片的可挠性基板因热压合过程的热力而收缩卷曲导致表面不平整，进而影响感应区的感应功能。
鉴于上述的缺失，对于其中央部位具一感应区的芯片，如何使其于芯片封装工艺中，不因不适当的外力或受热而使可挠性基板卷曲、维持一预设平整度，并提供芯片封装结构感应区处的支撑，这为此一业界所共同企盼达成的目标。
发明内容
本发明的一目的在于提供一种芯片封装构造，该芯片封装构造包含一芯片、一可挠性基板以及一支撑装置，其中，该支撑装置能使该可挠性基板于芯片封装后仍维持一预设平整度。该芯片具有一主动面，该主动面的中央部位包含一感应区。该可挠性基板具有一芯片覆盖区，该芯片覆盖区面对该主动面，该芯片覆盖区之内具有一相应区及一线路闲置区域。该相应区面对该感应区，该线路闲置区域环绕于该相应区外。该支撑装置包含至少一虚拟引线(dummy lead)及多个虚拟凸块(dummybump)。该至少一虚拟引线形成于该线路闲置区域上；这些虚拟凸块形成于该芯片的该主动面上。当该芯片电性连接并定位于该芯片覆盖区上时，该至少一虚拟引线与这些虚拟凸块至少局部对应接合。
本发明的又一目的在于提供一种用于一芯片封装构造的支撑装置。该芯片封装构造包含一芯片及一可挠性基板。该芯片具有一主动面，该主动面的中央部位包含一感应区。该可挠性基板具有一芯片覆盖区，该芯片覆盖区面对该主动面。该芯片覆盖区之内具有一相应区及一线路闲置区域，该相应区面对该感应区，该线路闲置区域环绕于该相应区外。该支撑装置能够使得该可挠性基板于芯片封装后维持一预设平整度，进而使该感应区能精密感应信息。该支撑装置包含至少一虚拟引线以及多个虚拟凸块。该至少一虚拟引线形成于该线路闲置区域上；这些虚拟凸块形成于该主动面上。当该芯片电性连接并定位于该芯片覆盖区上时，该至少一虚拟引线与这些虚拟凸块至少局部对应接合。
本发明通过支撑装置，使得芯片与可挠性基板之间相对应的区域的空隙可由支撑装置填补，帮助感应区周围抵抗不当外力，避免可挠性基板于封装过程中产生皱折，借此改善先前芯片封装构造及芯片封装技术无法维持可挠性基板的平整度的问题。本发明的支撑装置亦使芯片与可挠性基板的间隙维持于一预设高度，因此于封装过程中，有助于封胶体填入。此外，支撑装置亦可抵抗芯片于封装完成后所可能面临的外力，例如手指的按压等。
附图说明
为让本发明的上述目的、技术特征、和优点能更明显易懂，下文系以较佳实施例、配合所附图式进行详细说明，其中：
图1为先前技术的芯片封装构造的上视透视图；
图2为先前技术的芯片封装构造的局部剖面示意图；
图3A为第一实施例的芯片及虚拟凸块的示意图；
图3B为第一实施例的可挠性基板及虚拟引线的示意图；
图3C为第一实施例的芯片封装构造的上视透视图；
图3D为第一实施例的芯片封装构造的剖面示意图；
图4为第二实施例的局部上视透视图；
图5为第三实施例的局部上视透视图；
图6为第四实施例的局部上视透视图；以及
图7为第五实施例的局部上视透视图。
具体实施方式
本发明是关于一芯片封装构造与其支撑装置。具体而言，本发明的芯片封装构造包含一芯片、一可挠性基板及一支撑装置，其中，芯片的主动面的中央部位具一感应区，用以感应外界欲传入的信息，例如指纹。本发明是利用支撑装置，使得放置芯片的可挠性基板于封装后仍能维持一预设平整度，以使感应区于封装后仍能精确运作。以下的实施例是用以举例说明本发明内容，并非用以限制本发明。需说明者，以下实施例及附图中，与本发明无关的组件已省略而未绘示；且为求容易了解起见，各组件间的尺寸比例以夸大绘制，与实际产品有所出入。
本发明的第一实施例为一芯片封装构造，其示意图如图3A至图3D所描绘。芯片封装构造包含一芯片3、一可挠性基板33以及一支撑装置，其中支撑装置包含一虚拟引线及多个虚拟凸块。
请先参考图3A，其描绘芯片3所具有的一主动面31及支撑装置的虚拟凸块303。芯片3的主动面31的中央部位包含一感应区32，其中，感应区32所要感应外界欲传入的信息是根据芯片3所要识别的特征而有所不同。举例而言，若芯片3具有指纹识别的功能，则感应区32将用以感应指纹。须强调的是，上述芯片3的功能以及感应区32所感应的特征仅限于说明，并非用以限制本发明，熟悉该领域的技术者可依喜好或需求对芯片3与感应区32做不同设计。
芯片3包含凸块301，这些凸块301是形成于主动面31的一周围区域(即靠近主动面31周围的区域)，凸块301的作用为此技术领域中具有通常知识者所熟知，故不赘述。支撑装置的虚拟凸块303亦形成于芯片3的主动面31上，其作用将于稍后详述。
图3B为可挠性基板33及支撑装置的虚拟引线304的示意图。可挠性基板33具有一芯片覆盖区34，且芯片覆盖区34内具有一相应区35及一线路闲置区域36，其中线路闲置区域36环绕于相应区35外。
芯片封装构造还包含多个引线302，形成于可挠性基板33上且于线路闲置区域36外，引线302的作用亦为此技术领域具有通常知识者所熟知，故不赘述。支撑装置的虚拟引线304形成于线路闲置区域36上且环绕于相应区35外，其作用将于稍后详述。
较佳地，本实施例的可挠性基板33的材料为聚酰亚胺(Polyimide；PI)。引线302与虚拟引线304的材料为铜；凸块301与虚拟凸块303分别由相同的一材料形成，例如铜、金、铝以及镍其中之一。需注意者，上述材料仅为举例而已，并非用以限制本发明的范围，此外凸块301、引线302、虚拟凸块303以及虚拟引线304的形成方法是此技术领域具有通常知识者所熟的，在此不再赘言。
请同时参阅图3C及图3D，其中图3C是描绘当芯片3电性连接并定位于芯片覆盖区34上时的上视透视图，图3D则为图3C的参考虚线37处的剖面示意图。
当芯片3电性连接并定位于芯片覆盖区34上时，芯片覆盖区34面对芯片3的主动面31，芯片覆盖区34内的相应区35面对芯片3的感应区32，且虚拟引线304(图3C中以虚线表示虚拟引线304被芯片3所遮蔽)与虚拟凸块303(图3C中以虚线表示虚拟凸块303被芯片3所遮蔽)至少局部对应接合，引线302与凸块301(图3C中以虚线表示凸块301被芯片3所遮蔽)对应接合。
由于支撑装置的虚拟凸块303及虚拟引线304分别设置于芯片3感应区32的周围以及可挠性基板33的相应区35周围，因此，当将芯片3电性连接并定位于芯片覆盖区34上时，支撑装置可提供良好的支撑作用，并加强其抵抗应力的能力，使得可挠性基板33于封装工艺中不会受到不当外力影响，亦即不会产生皱折，维持一预设平整度。此外，藉由支撑装置的虚拟引线304以及虚拟凸块303，于芯片3与可挠性基板33间提供一预设高度的间隙H，以利后续封装过程封胶体的填入。由于可挠性基板33依然平整，因此感应区32依然能够感应到精准的数据，并且还可抵抗于芯片封装工艺后所受到的外力，如：手指的按压，借此改善先前技术中，芯片的中央部位易受不当外力变形以致无法准确感测数据的缺点。
本发明的第二实施例亦为一芯片封装构造，第二实施例与第一实施例的相异处在于支撑装置的设置位置，以下将仅描述两者的相异处。
图4是描绘第二实施例的局部上视透视图。支撑装置包含二虚拟引线304a(以虚线表示虚拟引线304a被芯片3所遮蔽)以及多个虚拟凸块303a(以虚线表示虚拟凸块303a被芯片3所遮蔽)。虚拟引线304a形成于线路闲置区域36上且环绕于相应区外；虚拟凸块303a形成于芯片的主动面上。当芯片电性连接并定位于该芯片覆盖区上时，虚拟引线304a与虚拟凸块303a至少局部对应接合，如图4所示。由上述可知，第二实施例提供另一种支撑装置设置的位置，以达到支撑的效果。
本发明的第三实施例亦为一芯片封装构造，第三实施例与前述实施例的相异处在于支撑装置的设置位置，以下将仅描述相异处。
图5是描绘第三实施例的局部上视透视图。第三实施例中，芯片3的主动面的感应区32为一长方形，可挠性基板33的芯片覆盖区内的相应区亦成长方形且面对感应区32。支撑装置包含多个虚拟凸块303b及多个虚拟引线304b。虚拟凸块303b形成于芯片的主动面上，而虚拟引线304b则排列于该相应区35相平行的两侧边外。如图5所示，虚拟引线304b排列于相应区(被感应区32所遮蔽)的相平行的两短边外。当芯片3电性连接并定位于可挠性基板33的芯片覆盖区上时，虚拟引线304b与虚拟凸块303b至少局部对应接合，如图5所示。由上述可知，第三实施例提供另一种支撑装置设置的位置，以达到支撑的效果。
本发明的第四实施例亦为一芯片封装构造，第四实施例与前述实施例的相异处在于支撑装置的设置位置，以下将仅描述相异处。
图6是描绘第四实施例的局部上视透视图。第四实施例中，芯片3的主动面的感应区32为一长方形，可挠性基板33的芯片覆盖区内的相应区亦成长方形且面对感应区32。支撑装置包含多个虚拟凸块303c及多个虚拟引线304c。虚拟凸块303c形成于芯片的主动面上，而虚拟引线304c则排列于相应区35相平行的长边外与相平行的短边外。当芯片3电性连接并定位于可挠性基板33的芯片覆盖区上时，虚拟引线304c与虚拟凸块303c至少局部对应接合，如图6所示。由上述可知，第四实施例提供另一种支撑装置设置的位置，以达到支撑的效果。
本发明的第五实施例亦为一芯片封装构造，第五实施例与前述实施例的相异处在于支撑装置的设置位置，以下将仅描述相异处。
图7是描绘第五实施例的局部上视透视图。第五实施例中，芯片3的主动面的感应区32为一长方形，可挠性基板33的芯片覆盖区内的相应区亦成长方形且面对感应区32。支撑装置包含多个虚拟凸块303d及多个虚拟引线304d、304e。
虚拟凸块303d形成于芯片的主动面上。虚拟引线304d、304e的第一部份304e环绕于该相应区35外，而虚拟引线304d、304e的第二部份304d排列于该相应区35相平行的长边外及相平行的短边外，如图7所示。
当芯片3电性连接并定位于可挠性基板33的芯片覆盖区上时，虚拟引线304d、304e与虚拟凸块303d至少局部对应接合，如图7所示。由上述可知，第五实施例提供另一种支撑装置设置的位置，以达到支撑的效果。
综上所述，本发明揭露的芯片封装构造除了包含芯片及可挠性基板外，还包含支撑装置。支撑装置包含多个设置于主动面上的虚拟凸块以及至少一设置于线路闲置区域上的虚拟引线，当芯片电性连接并定位于芯片覆盖区上时，虚拟引线与虚拟凸块至少局部对应接合。由于支撑装置设置于感应区及相应区周围，因此本发明可解决芯片封装过程中所引起的可挠性基板卷曲、无法维持一预设平整度的问题。此外，借助支撑装置的虚拟引线以及虚拟凸块，于芯片与可挠性基板间提供一预设高度的间隙，以利后续封装过程封胶体的填入，并且还可抵抗芯片于封装工艺后所受到的外力，如：手指的按压。
上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变或等同的安排均属于本发明所主张的范围，本发明的权利保护范围应以本申请权利范围为准。
Claims (10)
1.一种用于一芯片封装构造的支撑装置，该芯片封装构造包含：
一芯片，具有一主动面，该主动面的中央部位包含一感应区；
一可挠性基板，具有一芯片覆盖区，该芯片覆盖区面对该主动面，该芯片覆盖区之内具有一相应区及一线路闲置区域，该相应区面对该感应区，该线路闲置区域环绕于该相应区外；
该支撑装置包含：
至少一虚拟引线，形成于该线路闲置区域上；以及
多个虚拟凸块，形成于该芯片的该主动面上；
其中，当该芯片电性连接并定位于该芯片覆盖区上时，该至少一虚拟引线与这些虚拟凸块至少局部对应接合。
2.根据权利要求1所述的支撑装置，其特征在于该至少一虚拟引线环绕于该相应区外。
3.根据权利要求1所述的支撑装置，其特征在于该相应区为一长方形，该支撑装置包含多个虚拟引线，这些虚拟引线排列于该相应区相平行的两侧边外。
4.根据权利要求1所述的支撑装置，其特征在于该相应区为一长方形，该支撑装置包含多个虚拟引线，这些虚拟引线的一第一部分环绕于该相应区外，这些虚拟引线的一第二部份排列于该相应区相平行的两侧边外。
5.一种芯片封装构造，包含：
一芯片，具有一主动面，该主动面的中央部位包含一感应区；
一可挠性基板，具有一芯片覆盖区，该芯片覆盖区面对该主动面，该芯片覆盖区之内具有一相应区及一线路闲置区域，该相应区面对该感应区，该线路闲置区域环绕于该相应区外；以及
一支撑装置，包含：
至少一虚拟引线，形成于该线路闲置区域上；以及
多个虚拟凸块，形成于该芯片的该主动面上；
其中，当该芯片电性连接并定位于该芯片覆盖区上时，该至少一虚拟引线与这些虚拟凸块至少局部对应接合。
6.根据权利要求5所述的芯片封装构造，其特征在于还包含：
多个引线，形成于该可挠性基板上且于该线路闲置区域外；以及
多个凸块，形成于该主动面的一周围区域；
其中，当该芯片电性连接并定位于该芯片覆盖区上时，这些引线与这些凸块对应接合。
7.根据权利要求6所述的芯片封装构造，其特征在于该至少一虚拟引线环绕于该相应区外。
8.根据权利要求6所述的芯片封装构造，其特征在于该相应区为一长方形，该支撑装置包含多个虚拟引线，这些虚拟引线排列于该相应区相平行的两侧边外。
9.根据权利要求6所述的芯片封装构造，其特征在于该相应区为一长方形，该支撑装置包含多个虚拟引线，这些虚拟引线的一第一部分环绕于该相应区外，这些虚拟引线的一第二部份排列于该相应区相平行的两侧边外。
10.根据权利要求6所述的芯片封装构造，其特征在于这些虚拟凸块及这些凸块是分别由相同的一材料形成，该材料为铜、金、铝以及镍其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100952061A CN101562157B (zh) | 2008-04-17 | 2008-04-17 | 芯片封装构造及其支撑装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100952061A CN101562157B (zh) | 2008-04-17 | 2008-04-17 | 芯片封装构造及其支撑装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101562157A CN101562157A (zh) | 2009-10-21 |
| CN101562157B true CN101562157B (zh) | 2011-03-16 |
Family
ID=41220884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100952061A Expired - Fee Related CN101562157B (zh) | 2008-04-17 | 2008-04-17 | 芯片封装构造及其支撑装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101562157B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623414A (zh) * | 2012-04-11 | 2012-08-01 | 日月光半导体制造股份有限公司 | 半导体封装 |
| CN103793691A (zh) * | 2014-01-28 | 2014-05-14 | 深圳市汇顶科技股份有限公司 | 指纹识别装置及具有其的移动终端 |
| KR102325643B1 (ko) * | 2015-01-07 | 2021-11-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| DE102019121371B4 (de) * | 2018-08-08 | 2022-10-06 | Lg Display Co., Ltd. | Integrierte-Schaltung-Baugruppe und diese verwendende Anzeigevorrichtung |
| TWI713178B (zh) * | 2020-04-16 | 2020-12-11 | 南茂科技股份有限公司 | 薄膜覆晶封裝結構 |
-
2008
- 2008-04-17 CN CN2008100952061A patent/CN101562157B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101562157A (zh) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207601824U (zh) | 指纹感测模块及智能卡 | |
| CN101562157B (zh) | 芯片封装构造及其支撑装置 | |
| JP6544759B2 (ja) | 集積回路フリップチップの埋込方法 | |
| TW571420B (en) | Stack semiconductor chip package and lead frame suitable for such a stack package | |
| CN104700067A (zh) | 具有外观隐藏的耦合电极的近接式传感器及其制造方法 | |
| US10157848B2 (en) | Chip card module arrangement, chip card arrangement and method for producing a chip card arrangement | |
| JP2004355604A (ja) | Ｉｃカード用ｉｃモジュールとｉｃカード、およびｓｉｍ | |
| KR102043101B1 (ko) | 공정성이 우수한 금융카드 | |
| KR101766996B1 (ko) | 마그네틱 카드 | |
| TWI362091B (en) | Chip package structure and supporting device thereof | |
| TWI564812B (zh) | Magnetic card | |
| CN108962842A (zh) | 指纹识别芯片的封装结构及其制造方法 | |
| JP2004046634A (ja) | 非接触型ｉｃカード | |
| JPS61201389A (ja) | カ−ド状電子機器 | |
| JPH0230598A (ja) | Ｉｃモジュールおよびｉｃカード | |
| JP7287184B2 (ja) | Ｉｃモジュール | |
| TWI603531B (zh) | 通訊模組 | |
| JP2001056850A (ja) | 非接触交信機能付きｉｃモジュールと接触型非接触型共用ｉｃカード | |
| CN106855953A (zh) | 磁性卡片 | |
| JP3764213B2 (ja) | Ｉｃカード及びその製造方法 | |
| JP2002197433A (ja) | Ｉｃカード及びその製造方法 | |
| CN115084123A (zh) | 一种指纹识别芯片的封装结构及其封装方法 | |
| JP2557356Y2 (ja) | Ｉｃカード | |
| JP2005038232A (ja) | 集積回路装置とそれを用いた非接触型ｉｃカード | |
| JP2001067450A (ja) | 接触型非接触型共用ｉｃモジュールとそれを使用した接触型非接触型共用ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110316 Termination date: 20200417 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |