CN101556573A - 一种基于pcie的数据传输方法和装置 - Google Patents
一种基于pcie的数据传输方法和装置 Download PDFInfo
- Publication number
- CN101556573A CN101556573A CNA2009101393948A CN200910139394A CN101556573A CN 101556573 A CN101556573 A CN 101556573A CN A2009101393948 A CNA2009101393948 A CN A2009101393948A CN 200910139394 A CN200910139394 A CN 200910139394A CN 101556573 A CN101556573 A CN 101556573A
- Authority
- CN
- China
- Prior art keywords
- data
- write request
- transaction packet
- request transaction
- numbering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明实施例提出一种基于PCIE的数据传输方法和装置,该数据发送方法包括:将具有发送数据的第一写请求事务包发送给数据接收端;如果在设定的时间内未收到数据接收端反馈的成功写入的信息,重新发送所述第一写请求事务包。数据接收方法包括:接收来自数据发送端的带有发送数据的第一写请求事务包;对所述第一写请求事务包进行校验;如果校验无误,则向所述数据发送端反馈成功写入的信息。本发明实施例提高了数据传输的可靠性。
Description
技术领域
本发明涉及数据传输领域,尤其涉及一种基于PCIE应用的数据传输方法和装置。
背景技术
高速外部组件互连(Peripheral Component Interconnect-Express,PCIE)是在PCI协议基础上发展的一种高速串行传输协议,简称PCIE。这个新协议将全面取代现行的PCI和图形加速接口(Accelerated Graphics Port,AGP),最终实现总线标准的统一。它的主要优势就是数据传输速率高,目前的16X 2.0版本可达到10GB/s。
PCIE最初的设计是用来进行内部总线互联,目前其已发展到可以作为板级间的互联总线,但不管是内部总线互联或是板级间的互联,其数据传输中最好能同时保证传输的可靠性和高效性。
目前PCIE传输机制中,数据发送端直接发送写请求事务包给数据接收端,写请求事务包中携带了需要备份的数据,通过这种方式直接将备份数据写入数据接收端。
发明人在实现本发明的过程中,发现现有技术至少存在以下缺点:现有技术中由于PCIE链路存在一定的误包率,而数据接收端没有快速有效的方式告知数据发送端写操作的情况,因此数据传输的可靠性很低。
发明内容
本发明实施例提供一种基于PCIE的数据传输方法和装置,以提高PCIE传输机制中的数据传输的可靠性。
根据本发明的一方面,提供一种基于PCIE的数据发送方法,该方法包括:将具有发送数据的第一写请求事务包发送给数据接收端;如果在设定的时间内未收到所述数据接收端反馈的成功写入的信息,重新发送所述第一写请求事务包给所述数据接收端。
根据本发明的另一方面,还提供了一种基于PCIE的数据接收方法,该方法包括:接收来自数据发送端的带有发送数据的第一写请求事务包;对所述第一写请求事务包进行校验;如果校验无误,则向所述数据发送端反馈成功写入的信息。
根据本发明的另一方面,还提供了一种基于PCIE的数据发送装置,该装置包括:事务包处理单元,用于将发送数据作为第一写请求事务包的数据载荷;发送单元,用于发送所述第一写请求事务包至数据接收端;接收单元,用于在设定的时间内接收由数据接收端反馈的成功写入的信息,其中,所述发送单元还用于当所述接收单元在所述设定的时间内未接收所述数据接收端反馈的成功写入信息时,重新发送所述第一写请求事务包至所述数据接收端。
根据本发明的另一方面,还提供了一种基于PCIE的数据接收装置,该装置包括:接收单元,用于接收来自数据发送端的带有发送数据的第一写请求事务包;校验单元,用于对所述第一写请求事务包进行校验;发送单元,用于在所述校验单元校验无误后,向所述数据发送端发送成功写入的信息。
本发明实施例通过数据接收端在收到数据发送端发送的第一写请求事务包后反馈一个成功写入的信息给发送端以确认数据发送成功,以提高数据传输的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种基于PCIE的数据发送方法;
图2为本发明实施例二提供的一种基于PCIE的数据发送方法;
图3为本发明实施例提供的一种第一写请求事务包的格式示意图;
图4为本发明实施例三提供的一种基于PCIE的数据接收方法;
图5为本发明实施例提供的一种第二写请求事务包的格式示意图;
图6为本发明实施例四提供的一种存储设备的结构图;
图7为本发明实施例五提供的一种数据发送装置的结构示意图;
图8为本发明实施例六提供的一种数据发送装置的结构示意图;
图9为本发明实施例七提供的一种数据接收装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
如图1所示为本发明实施例一提供的一种基于PCIE的数据发送方法,该方法包括如下步骤:
S101:数据发送端将具有发送数据的第一写请求事务包发送给数据接收端;
S102:判断是否在设定的时间内收到数据接收端反馈的成功写入的信息,如果收到,完成数据的发送,如果未收到,进入步骤S103。
S103:数据发送端重新发送第一写请求事务包。
本实施例和现有技术的相同之处在于数据发送端也是通过PCIE传输机制中的一种基本传输方式来实现数据发送的:将待发送的数据作为第一写请求事务包的数据载荷,然后向数据发送端发送第一写请求事务包,直接对数据发送端进行写操作。
本实施例和现有技术的不同之处在于,数据接收端在收到上述第一写请求数据包,且在数据成功写入后,会反馈一个成功写入的信息给数据发送端,该成功写入的信息可以是双方预先规定好的任何信息,但前提是其可以在PCIE链路中进行传输。这种反馈机制可以通过对PCIE协议的应用层进行一定的逻辑扩展来实现。当然,这种扩展的基础是建立在数据发送端和数据接收端能够兼容PCIE协议的基础之上的。
在本实施例中,数据发送端在发出第一写请求事务包之时,会同时启动一个定时器,该定时器设定了一时间限制,并且判断是否是在设定的时间内收到上述成功写入的信息。
本发明实施例通过数据接收端在收到数据发送端发送的第一写请求事务包后反馈一个成功写入的信息给发送端以确认数据发送成功,提高了数据传输的可靠性。
实施例二
如图2所示为本发明实施例二提供的一种基于PCIE的数据发送方法,该方法包括如下步骤:
S201:数据发送端对第一写请求事务包进行编号,并将编号和发送数据一起作为第一写请求事务包的数据载荷;
S202:将具有编号和发送数据的第一写请求事务包备份至缓冲区后发送给数据接收端;
S203:判断是否在设定时间内接收到数据接收端反馈的带有所述编号的第二写请求事务包,如果是,进入步骤S204,如果不是,进入步骤S205;
S204:删除缓冲区内该编号对应的第一写请求事务包;
S205:重新发送该编号对应的第一写请求事务包。
作为本发明的一个实施例,如图3所示为本发明实施例提供的一种第一写请求事务包的格式示意图。该第一写请求事务包是经过步骤S201后得到的,其包括包头310和数据载荷320。包头310中一般包括源地址和目标地址,以保证数据正确的到达对端。数据载荷320用于承载数据发送端所要发送的数据,在本实施例中,其内包括了编号321和发送数据322,其中,编号321可以位于数据载荷320内的任何位置,只需数据发送端和数据接收端对此达成一致即可,在本发明实施例中,编号321是位于数据载荷320内的第一个字节。
作为本发明的一个实施例,步骤S202中数据发送端依据第一写请求事务包的编号321和缓冲区地址的对应关系进行备份。在本实施例中,可以有两种途径得到第一写请求事务包的编号321和缓冲区地址的对应关系,其一,是可以预设一个对应关系表,以记录下编号321和缓冲区地址之间的对应关系,从而在备份时根据该对应关系表来进行存储;其二,是当第一写请求事务包备份至缓冲区后,再记录下编号321和缓冲区地址的对应关系。在此,并不限定以何种方式得到编号321和缓冲区地址之间的对应关系。
作为本发明的一个实施例,数据发送端在发送出第一写请求事务包后,会启动一个定时器,如果在设定的时间内其收到数据接收端返回的带有第一写请求事务包编号的第二写请求事务包,其会将第二写请求事务包中的负载(即第一写请求事务包的编号)从事务包中剥离开来,并通过编号和缓冲区地址的对应关系找到缓冲区内对应的第一写请求事务包,然后将该第一写请求事务包从缓冲区中删除。在本实施例中,第二写请求事务包内数据载荷部分仅包括了对应第一写请求数据包的编号,当然,其数据载荷除了包括编号以外也可以包括其他信息,比如接收端的位置信息,这样可以使得数据发送端在向多个接收端发送相同数据的时候,可以区分出是哪个接收端反馈的信息。
数据发送端如果在设定的时间内未收到数据接收端返回的第二写请求事务包,其会根据第一写请求事务包的编号和缓冲区地址的对应关系,将该地址内的第一写请求事务包重新发送至数据接收端。这里,数据发送端未收到第二写请求事务包分成四种情况:
第一,数据发送端发出的第一写请求事务包发生丢包,导致数据接收端未收到该第一写请求事务包。这种情况下数据接收端自然不会发出第二写请求事务包,此时数据发送端在设定时间到限后重发第一写请求事务包即可解决。
第二,数据发送端发出的第一写请求事务包发生误包,数据接收端在收到第一写请求事务并确认其发生误包后,也不发送第二写请求事务包,此时数据发送端在设定时间到限后重发第一写请求事务包也即可解决。
第三,数据接收端发送的第二写请求事务包发生丢包,导致数据发送端未收到第二写请求事务包。这种情况下数据发送端重发第一写请求事务包后会导致数据接收端重复收到相同的数据,此时数据接收端需要对重复数据进行判断并删除,然后再次发出第二写请求事务包,直到数据发送端收到第二写请求事务包为止。
第四,数据接收端发送的第二写请求事务包发生延时,此时也会导致数据发送端重发第一写请求事务包,但只要数据发送端接收到第二写请求事务包,即删除缓冲区内的第一写请求事务包,并对后续延迟的第二写请求事务包加以剔除。
上述四种情况,不论是哪种情况,数据发送端在收到第二写请求事务包之前,会依据定时器设定的时间周期不停重发第一写请求事务包,一旦其收到了第二写请求事务包,便会删除缓冲区内相应的数据,并对后续延迟的第二写请求事务包进行剔除。为了保证不至于删错缓冲区内数据,这就要求数据发送端发送的全部第一写请求包之间编号不可重复,或者可以适当放宽要求,即在一个时间段内,编号不可重复,该时间段可以通过考虑数据接收端到数据发送端的最大延迟来确定,即该时间段必须大于该最大延迟。
本发明实施例通过数据接收端在收到数据发送端发送的第一写请求事务包后反馈一个带有第一写请求事务包编号的第二写请求事务包给发送端以确认数据发送成功,提高了数据传输的可靠性,另外本发明实施例使用了写请求事务包进行数据传输,这种方式数据发送端和数据接收端之间的交互很少,由于写请求事务包的开销小很多,因此,本发明实施例还可以保证数据传输的高效性。
实施例三
如图4所示为本发明实施例三提供的一种基于PCIE的数据接收方法,该方法包括如下步骤:
S401:接收来自数据发送端的带有发送数据的第一写请求事务包。
S402:对该第一写请求事务包进行校验。
S403:如果校验无误,则向数据发送端反馈成功写入的信息。
在此,我们先对现有技术中数据接收端收到写请求事务包后如何操作进行简单的说明:数据接收端判断所接收到的事务包为写请求事务包后,对该写请求事务包进行负载剥离,得到该写请求事务包中的负载,然后将该负载存储于内存或者硬盘之中。
在本实施例中,数据接收端在正确接收写请求事务包内的数据后,还增加了一个确认机制,即:数据接收端收到第一写请求事务包后,先对其进行校验,该校验一般为循环冗余码校验(CRC);如果校验无误,则对该第一写请求事务包进行负载剥离,得到该第一写请求事务包中的负载,然后将该负载存储于内存或者硬盘之中,同时,数据接收端会同样发送一个成功写入的信息包给数据发送端。数据发送端在收到该成功写入的信息后,即完成该次数据的发送,如果未收到则重发第一写请求事务包。
作为本发明的一个实施例,数据接收端接收的第一写请求事务包包括数据发送端发送的数据和第一写请求事务包的编号,此时,数据接收端向数据发送端反馈的成功写入的信息可以是一个第二写请求事务包,该第二写请求事务包的负载部分只携带了第一写请求事务包的编号。如图5所示为本发明实施例提供的一种第二写请求事务包的格式示意图,其包括包头501和编号502,该编号502和第一写请求事务包中的编号为同一个编号。
数据发送端在收到该第二写请求事务包后,会将第二写请求事务包中的负载(即第一写请求事务包的编号)从事务包中剥离开来,并通过编号和缓冲区地址的对应关系找到缓冲区内对应的第一写请求事务包,然后将该第一写请求事务包从缓冲区进行删除。
数据发送端如果在一定时间内未收到该第二写请求事务包,则会根据编号重发相应的第一写请求事务包。
本发明实施例通过在数据接收端收到写请求事务包,并成功存储数据后,向数据发送端反馈一个成功写入的确认信息,从而可以提高数据传输的可靠性。
实施例四
下面以一存储设备为例来对实施例一至实施例三中的数据传输方法进一步进行说明。如图6所示为本发明实施例四提供的一种存储设备的结构图。该存储设备为了保证数据不会丢失,采用了冗余设计,如图6所示,该存储设备包括存储处理器601、控制板602、缓存603、存储介质604和定时器605,且它们都是冗余设计。其中,缓存603位于控制板602内,而控制板602则位于存储处理器601内,存储介质604和存储处理器601相连。
两块控制板602之间采用镜像通道的方式对两个控制器进行互联,以实现两个存储单元之间互为备份。在本实施例中,采用PCIE传输机制来实现该镜像通道。
控制板601将需要备份的数据作为第一写请求事务包的数据载荷,并对所述第一写请求事务包进行编号,假设其编号为1,将该编号1置于数据载荷的第一个字节,即数据载荷的首字节为00000001。
然后控制板601将该第一写请求事务包备份至缓存603中,假设其在缓存603内的地址为10100011111000,此时,建立一个对应关系表以记录下编号1和缓存地址10100011111000之间的对应关系。接着控制板601即将第一写请求事务包通过PCIE链路发送至对端的控制板606,并且同时启动定时器605。
控制板606在收到第一写请求事务包后,对该第一写请求事务包进行循环冗余码校验,经校验无误后再对该第一写请求事务包进行负载剥离,得到需备份的数据,然后将该数据通过存储接口存储于存储介质604之中,同时,控制板606发送一个第二写请求事务包给数据发送端,该第二写请求事务包的数据载荷部分只携带了第一写请求事务包的编号1。
控制板601如果在定时器605设定的时间内还未收到第二写请求事务包,则通过编号和缓存地址的对应关系表找到缓存地址10100011111000,并将该地址上的第一写请求事务包进行重发。
控制板601如果在定时期605设定的时间内收到了第二写请求事务包,则将其内的编号1剥离开来,并根据对应关系表找到缓存地址10100011111000,然后将该地址上的第一写请求事务表予以删除,从而完成数据的备份。
本实施例中两控制器中的备份是相对而言的,即控制器606也可以备份数据至控制器601。需要指出的是,本发明实施例的实现并不需要对PCIE协议的物理层和链路层进行变动,只需通过对应用层,即用户接口层作出逻辑上的变动即可,这种变动可以通过FPGA/ASIC予以实现。
本发明实施例的存储设备通过在对数据备份时,使接收端在收到发送端发送的第一写请求事务包后反馈一带有编号的第二写请求事务包给发送端以确认数据发送成功,这种确认机制的引入保证了数据传输的可靠性;另外本发明实施例使用了写请求事务包进行数据传输,这种方式数据发送端和数据接收端之间的交互很少,由于写请求事务包的开销小很多,因此,本发明实施例还可以保证数据传输的高效性。
实施例五
如图7所示为本发明实施例五提供的一种数据发送装置的结构示意图。该数据发送装置700包括事务包处理单元701、发送单元702、定时单元703和接收单元704,其中,事务包处理单元701、发送单元702和接收单元704之间依次相连,而定时单元703则分别与发送单元702及接收单元704相连。
其中,事务包处理单元701用于将发送数据作为第一写请求事务包的数据载荷;
发送单元702用于发送第一写请求事务包至数据接收端;
定时单元703用于设定一时间;
接收单元704用于在设定的时间内接收由数据接收端反馈的成功写入的信息。
本实施例和现有技术的不同之处在于,发送单元702在发送第一写请求事务包后,数据发送装置700会启动定时单元703,接收单元704在定时单元703设定时间内等待接收数据接收端反馈的成功写入的信息。该成功写入的信息可以双方预先规定好的任何信息,但前提是其可以在PCIE链路中进行传输。这种反馈机制可以通过对PCIE协议的应用层进行一定的逻辑扩展来实现。当然,这种扩展的基础是建立在数据发送端和数据接收端能够兼容PCIE协议的基础之上的。
如果接收单元704在定时单元703设定的时间内收到由数据接收端反馈的成功写入的信息,则完成该次数据的发送;如果接收单元704在定时单元703设定的时间内未收到由数据接收端反馈的成功写入的信息,则发送单元702发送第一写请求事务包至数据接收端。
本发明实施例通过数据接收端在收到数据发送装置发送的第一写请求事务包后反馈一成功写入的信息给发送端以确认数据发送成功,这种确认机制的引入保证了数据传输的可靠性。
实施例六
如图8所示为本发明实施例六提供的一种数据发送装置的结构示意图。该数据发送装置800包括事务包处理单元801、发送单元802、定时单元803和接收单元804,其作用和实施例五中相类似,在此不再赘述。
本实施例的数据发送装置800还包括编号单元805、控制单元806和缓冲单元807,其连接关系如图8所示。
编号单元805用于对所述第一写请求事务包进行编号;该事务包处理单元801还用于将该编号与发送数据一起作为第一写请求事务包的数据载荷,该编号可以位于数据载荷内的任何位置,只要收发双方对此达成一致即可。
缓冲单元807用于备份具有发送数据和编号的第一写请求事务包。该备份是依据第一写请求事务包的编号和缓冲单元地址的对应关系进行备份。在本实施例中,可以有两种途径得到第一写请求事务包的编号和缓冲单元地址的对应关系,其一,是可以预设一对应关系表,以记录下编号和缓冲单元地址之间的对应关系,从而在备份时根据该对应关系表来进行存储;其二,是当第一写请求事务包备份至缓冲单元后,再记录下编号和缓冲单元地址的对应关系。在此,并不限定以何种方式得到编号和缓冲单元地址之间的对应关系。
控制单元806用于在定时单元803设定的时间内,判断接收单元804如果未收到数据接收端返回的带有第一写请求事务包编号的第二写请求事务包,则控制发送单元802重新发送上述第一写请求事务包,具体来说即根据第一写请求事务包内编号和缓冲单元地址的对应关系,在缓冲单元807内找到该第一写请求事务包,并通过发送单元802发送出去。
如果接收单元804在定时单元803设定的时间内收到了数据接收端返回的带有第一写请求事务包编号的第二写请求事务包,控制单元806则控制缓冲单元807删除带有该编号的第一写请求事务包,具体来说,即根据第一写请求事务包内编号和缓冲单元地址的对应关系,在缓冲单元807内找到该第一写请求事务包,然后将其删除。
本发明实施例在具有实施例六的有益效果的同时,其在数据接收端返回的第二写请求事务包内仅包含第一写请求事务包的编号,其数据传输的高效性更得到明显体现。
实施例七
如图9所示为本发明实施例七提供的一种数据接收装置的结构示意图。该数据接收装置900包括接收单元901、校验单元902和发送单元903,其中,校验单元902分别和接收单元901及发送单元903相连。
接收单元901用于接收来自数据发送端的带有发送数据的第一写请求事务包。
校验单元902用于对所述第一写请求事务包进行校验,该校验一般为循环冗余码校验。
发送单元903用于在校验单元902校验无误后,向数据发送端发送成功写入的信息。
本实施例的数据接收装置和现有技术的不同之处在于,其在收到数据发送端发送的写请求事务包后,会反馈一个成功写入的确认信息给数据发送端,从而可以使数据发送端掌握数据发送的状况,并作出相应的动作以确保数据传输的可靠性。
作为本发明的一个实施例,数据接收装置900接收的第一写请求事务包可以包括数据发送端发送的数据和第一写请求事务包的编号,此时,数据接收装置900向数据发送端反馈的成功写入的信息可以是一第二写请求事务包,该第二写请求事务包的负载部分只携带了第一写请求事务包的编号。数据发送端根据是否在设定时间内收到上述第二写请求包作出相应的动作,具体请参见实施例六。
本发明实施例的数据接收装置接收发送端的第一写请求事务包,又使用了第二写请求事务包来反馈成功写入的信息,这种方式数据发送端和数据接收端之间的交互很少,由于写请求事务包的开销小很多,因此,本发明实施例还可以保证数据传输的高效性。
本实施例五至实施例七所提到的数据发送装置和数据接收装置,在实际应用中可以结合到一起成为一种数据传输装置,其既可以作为发送端,也可以作为接收端。
需要指出的是,本发明实施例不但可以用于点对点的PCIE拓扑结构中,对于较为复杂的PCIE拓扑结构,其实可以将其分解为若干个点对点结构,因此本发明实施例也同样适用于该些复杂的拓扑结构,比如星状结构、网状结构等。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (14)
1.一种基于高速外部组件互连PCIE的数据发送方法,其特征在于,所述方法包括:
将具有发送数据的第一写请求事务包发送给数据接收端;
如果在设定的时间内未收到所述数据接收端反馈的成功写入的信息,重新发送所述第一写请求事务包给所述数据接收端。
2.如权利要求1所述的基于PCIE的数据发送方法,其特征在于,所述将具有发送数据的第一写请求事务包发送给数据接收端的步骤之前,包括:
对所述第一写请求事务包进行编号,并将所述编号和所述发送数据一起作为所述第一写请求事务包的数据载荷;
所述成功写入的信息包括:带有所述编号的第二写请求事务包。
3.如权利要求2所述的基于PCIE的数据发送方法,其特征在于,所述将具有发送数据的第一写请求事务包发送给数据接收端的步骤之前,还包括:
将所述编号和所述发送数据一起作为数据载荷的第一写请求事务包备份至缓冲区。
4.如权利要求3所述的基于PCIE的数据发送方法,其特征在于,所述重新发送第一写请求事务包给所述数据接收端的步骤包括:当未收到所述数据接收端反馈的成功写入的信息时,重新发送所述缓冲区内带有所述编号的第一写请求事务包。
5.如权利要求3所述的基于PCIE的数据发送方法,其特征在于,在将具有发送数据的第一写请求事务包发送给所述数据接收端后,还包括:
如果在设定的时间内,收到数据接收端返回的带有所述编号的第二写请求事务包,则删除所述缓冲区内具有与所述第二写请求事务包中编号相同的所述第一写请求事务包。
6.如权利要求3所述的基于PCIE的数据发送方法,其特征在于,将所述第一写请求事务包备份至缓冲区时,依据所述编号和缓冲区地址的对应关系表进行备份,或记录下所述编号和缓冲区地址的对应关系。
7.一种基于PCIE的数据接收方法,其特征在于,该方法包括:
接收来自数据发送端的带有发送数据的第一写请求事务包;
对所述第一写请求事务包进行校验;
如果校验无误,则向所述数据发送端反馈成功写入的信息。
8.如权利要求7所述的基于PCIE的数据接收方法,其特征在于,所述第一写请求事务包包括数据发送端发送的数据和所述第一写请求事务包的编号;
所述成功写入的信息包括:带有所述述编号的第二写请求事务包。
9.一种基于PCIE的数据发送装置,其特征在于该装置包括:
事务包处理单元,用于将发送数据作为第一写请求事务包的数据载荷;
发送单元,用于发送所述第一写请求事务包至数据接收端;
接收单元,用于在设定的时间内接收由数据接收端反馈的成功写入的信息,其中,所述发送单元还用于当所述接收单元在所述设定的时间内未接收所述数据接收端反馈的成功写入信息时,重新发送所述第一写请求事务包至所述数据接收端。
10.如权利要求9所述的数据发送装置,其特征在于,还包括:
编号单元,用于对所述第一写请求事务包进行编号;
所述事务包处理单元还用于将所述编号和所述发送数据一起作为所述第一写请求事务包的数据载荷;
控制单元,用于在所述设定的时间内,判断如果所述接收单元未收到所述数据接收端反馈的成功写入信息,则控制所述发送单元重新发送所述第一写请求事务包,所述成功写入的信息包括:带有所述编号的第二写请求事务包。
11.如权利要求10所述的数据发送装置,其特征在于,还包括:
定时单元,用于设定时间;
缓冲单元,用于备份所述第一写请求事务包。
12.如权利要求11所述的数据发送装置,其特征在于,所述控制单元还用于当所述接收单元在所述设定时间内收到所述数据接收端反馈的成功写入信息时,控制所述缓冲单元删除所述第一写请求事务包。
13.一种基于PCIE的数据接收装置,其特征在于,所述装置包括:
接收单元,用于接收来自数据发送端的带有发送数据的第一写请求事务包;
校验单元,用于对所述第一写请求事务包进行校验;
发送单元,用于在所述校验单元校验无误后,向所述数据发送端发送成功写入的信息。
14、如权利要求13所述的数据接收装置,其特征在于,所述第一写请求事务包包括数据发送端发送的数据和所述第一写请求事务包的编号,所述成功写入的信息包括:带有所述编号的第二写请求事务包。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009101393948A CN101556573A (zh) | 2009-05-21 | 2009-05-21 | 一种基于pcie的数据传输方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009101393948A CN101556573A (zh) | 2009-05-21 | 2009-05-21 | 一种基于pcie的数据传输方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101556573A true CN101556573A (zh) | 2009-10-14 |
Family
ID=41174691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2009101393948A Pending CN101556573A (zh) | 2009-05-21 | 2009-05-21 | 一种基于pcie的数据传输方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101556573A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103036817A (zh) * | 2012-12-14 | 2013-04-10 | 华为技术有限公司 | 一种服务器单板、服务器单板实现方法及主处理器 |
CN104298629A (zh) * | 2013-07-15 | 2015-01-21 | 华为技术有限公司 | 一种用于pci-e的数据传输方法及系统 |
CN106663064A (zh) * | 2014-09-04 | 2017-05-10 | 富士通株式会社 | 信息处理系统、信息处理装置、信息处理方法、以及信息处理程序 |
CN106776152A (zh) * | 2017-01-23 | 2017-05-31 | 北京腾凌科技有限公司 | 数据备份的方法及装置 |
CN107276787A (zh) * | 2017-05-05 | 2017-10-20 | 广东网金控股股份有限公司 | 一种数据通信方法及系统 |
CN107579936A (zh) * | 2017-09-11 | 2018-01-12 | 北京腾凌科技有限公司 | 报文传输方法、控制器及存储系统 |
WO2019057005A1 (zh) * | 2017-09-22 | 2019-03-28 | 华为技术有限公司 | 数据校验的方法、装置以及网卡 |
-
2009
- 2009-05-21 CN CNA2009101393948A patent/CN101556573A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103036817A (zh) * | 2012-12-14 | 2013-04-10 | 华为技术有限公司 | 一种服务器单板、服务器单板实现方法及主处理器 |
CN104298629A (zh) * | 2013-07-15 | 2015-01-21 | 华为技术有限公司 | 一种用于pci-e的数据传输方法及系统 |
CN106663064A (zh) * | 2014-09-04 | 2017-05-10 | 富士通株式会社 | 信息处理系统、信息处理装置、信息处理方法、以及信息处理程序 |
CN106776152A (zh) * | 2017-01-23 | 2017-05-31 | 北京腾凌科技有限公司 | 数据备份的方法及装置 |
CN106776152B (zh) * | 2017-01-23 | 2020-05-12 | 北京腾凌科技有限公司 | 数据备份的方法及装置 |
CN107276787A (zh) * | 2017-05-05 | 2017-10-20 | 广东网金控股股份有限公司 | 一种数据通信方法及系统 |
CN107579936A (zh) * | 2017-09-11 | 2018-01-12 | 北京腾凌科技有限公司 | 报文传输方法、控制器及存储系统 |
WO2019057005A1 (zh) * | 2017-09-22 | 2019-03-28 | 华为技术有限公司 | 数据校验的方法、装置以及网卡 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101556573A (zh) | 一种基于pcie的数据传输方法和装置 | |
US10921995B2 (en) | Systems and methods for packing data in a scalable memory system protocol | |
CN1973500B (zh) | 用于传送数据的方法和系统以及用于发射数据的站 | |
JPS60117944A (ja) | 通信方法 | |
US7567515B2 (en) | Inter-layer communication of receipt confirmation for releasing retransmission buffer contents | |
KR101417543B1 (ko) | 패킷 해체/재구성 및 링크-제어 | |
CN103326832A (zh) | 数据包发送方法、模式转换方法及装置 | |
CN101682488A (zh) | 通过发送时间间隔集束处理来增强上行链路传输 | |
JP4455580B2 (ja) | プロセッサアレイにおける通信 | |
CN102368700A (zh) | 一种分布式系统中消息的传递方法 | |
CN101465719B (zh) | 数据重传方法及装置 | |
CN104484307A (zh) | 一种基于节点控制器fpga原型验证中的降频方法 | |
TWI817888B (zh) | 半導體裝置及具有其之資訊處理裝置 | |
JP2000244530A (ja) | データ通信装置 | |
CN114942900A (zh) | 嵌入式系统双缓冲数据串行发送方法 | |
JP2007028491A (ja) | 通信システム | |
WO2017027028A1 (en) | Serdes link management | |
JPS63316539A (ja) | マルチキャスト通信装置における再送制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20091014 |