CN107579936A - 报文传输方法、控制器及存储系统 - Google Patents
报文传输方法、控制器及存储系统 Download PDFInfo
- Publication number
- CN107579936A CN107579936A CN201710812628.5A CN201710812628A CN107579936A CN 107579936 A CN107579936 A CN 107579936A CN 201710812628 A CN201710812628 A CN 201710812628A CN 107579936 A CN107579936 A CN 107579936A
- Authority
- CN
- China
- Prior art keywords
- fpga
- message
- controller
- host
- obtains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
本发明提供一种报文传输方法、控制器及存储系统，该方法包括：用于存储系统中的任一控制器，该控制器包括CPU和FPGA，该控制器包括的FPGA与存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，其他控制器包括的FPGA为第二FPGA，该方法包括：第一FPGA获取第一报文，第一报文是本控制器需要传输给其他控制器的报文；对第一报文进行第一报文处理，得到第二报文，第二报文符合第一FPGA与第二FPGA之间的传输协议；将第二报文透传至第二FPGA。因此，本申请可以通过FPGA来完成不同控制器之间的报文传输，提高了报文传输效率。
Description
技术领域
本发明涉及数据存储领域，特别涉及一种报文传输方法、控制器及存储系统。
背景技术
为了保证存储业务的连续性，存储系统中通常采用双控制器的设计形式。
相关技术中，双控制器之间一般采用两个以太网物理端口进行互联，即双控制器各自的中央处理器(Central Processing Unit，CPU)直接通过两个以太网物理端口连接在一起。
但是，若双控制器之间需要传输大量报文时，将会占用CPU大量的资源，从而降低了报文传输效率。
发明内容
有鉴于此，本发明提供一种报文传输方法、控制器及存储系统，以提高报文传输效率。
第一方面，本发明实施例提供了一种报文传输方法，所述方法用于存储系统中的任一控制器，该控制器包括中央处理器CPU和现场可编程门阵列FPGA，该控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，所述方法包括：
所述第一FPGA获取第一报文，所述第一报文是本控制器需要传输给所述其他控制器的报文；
所述第一FPGA对所述第一报文进行第一报文处理，得到第二报文，所述第二报文符合所述第一FPGA与所述第二FPGA之间的传输协议；
所述第一FPGA将所述第二报文透传至所述第二FPGA。
可选的，所述第一FPGA获取第一报文，包括：
所述CPU将所述第一报文保存在存储区域，并将指示所述第一报文的地址描述符指针放在共享地址池中；
所述第一FPGA从所述共享地址池中获取所述第一报文的地址描述符指针，并根据该地址描述符指针从所述存储区域获取第一报文。
可选的，所述第一FPGA获取第一报文，包括：
所述第一FPGA通过直接内存存取DMA方式获取第一报文；和/或
所述第一FPGA通过私有数据块搬移方式获取第一报文。
可选的，所述第一FPGA对所述第一报文进行第一报文处理，得到第二报文，包括：
所述第一FPGA将第一传输协议格式的第一报文转换为第二传输协议格式的第二报文；
其中，所述第一传输协议为所述CPU和所述第一FPGA之间的传输协议，所述第二传输协议为所述第一FPGA和所述第二FPGA之间的传输协议，所述第一传输协议与所述第二传输协议不同。
可选的，所述第一FPGA将所述第二报文透传至所述第二FPGA，包括：
所述第一FPGA对所述第二报文添加校验码；
所述第一FPGA将携带有所述校验码的第二报文透传至所述第二FPGA。
可选的，所述方法还包括：
所述第一FPGA接收所述第二FPGA透传的第三报文，所述第三报文是所述第二FPGA对第四报文进行所述第一报文处理后得到的报文，所述第四报文是所述其他控制器需要传输给本控制器的报文；
所述第一FPGA对所述第三报文进行第二报文处理，得到所述第四报文，所述第四报文符合所述CPU与所述第一FPGA之间的传输协议；
所述第一FPGA将所述第四报文保存在存储区域，并将指示所述第四报文的地址描述符指针放在共享地址池中。
可选的，所述第一FPGA对所述第三报文进行第二报文处理，得到所述第四报文，包括：
所述第一FPGA将第二传输协议格式的第三报文转换为第一传输协议格式的第四报文；
其中，所述第一传输协议为所述CPU和所述第一FPGA之间的传输协议，所述第二传输协议为所述第一FPGA和所述第二FPGA之间的传输协议，所述第一传输协议与所述第二传输协议不同。
可选的，所述第一传输协议为外部部件互联标准PCI或PCIE协议，所述第二传输协议为每秒万兆的以太网连接单元接口XAUI协议。
可选的，所述方法还包括：
所述CPU从所述共享地址池中获取所述第四报文的地址描述符指针，并根据该地址描述符指针从所述存储区域获取所述第四报文。
第二方面，本发明实施例提供了一种控制器，所述控制器为存储系统中的任一控制器，该控制器包括CPU和FPGA，该控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，该控制器用于执行上述第一方面提供的报文传输方法。
第三方面，本发明实施例提供了一种存储系统，所述存储系统至少包括两个控制器，任一控制器均包括各自的CPU和FPGA，且任一控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，所述任一控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，所述任一控制器用于执行上述第一方面提供的报文传输方法。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请中，可以通过第一FPGA获取第一报文，该第一报文是本控制器需要传输给其他控制器的报文，再对第一报文进行第一报文处理，得到第二报文，第二报文符合第一FPGA与第二FPGA之间的传输协议，以及将将第二报文透传至第二FPGA，从而实现了通过FPGA来完成不同控制器之间的报文传输，提高了报文传输效率。
附图说明
图1A是应用本申请实施例的存储系统的一架构示意图；
图1B是应用本申请实施例的存储系统的另一架构示意图；
图2是本申请报文传输方法的一个实施例流程图；
图3是本申请报文传输方法的另一个实施例流程图；
图4是本申请报文传输方法的另一个实施例流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请中可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
参见图1A，为应用本申请实施例的存储系统的一架构示意图。该存储系统包括控制器1和控制器2。其中，控制器1包括CPU1和现场可编程门阵列(Field-Programmable GateArray，FPGA)1、控制器2包括CPU2和FPGA2，FPGA1和FPGA2相连接。
本申请实施例是以存储系统包括两个控制器为例来描述，但该存储系统还可以包括多于两个的控制器，并且，存储系统中的任一控制器均包括各自的CPU和FPGA，且任一控制器包括的FPGA与存储系统中其他控制器包括的FPGA均相连接。
比如：如图1B所示，存储系统包括4个控制器，分别是控制器1、控制器2、控制器3、控制器4，控制器1包括CPU1和FPGA1、控制器2包括CPU2和FPGA2，控制器3包括CPU3和FPGA3、控制器4包括CPU4和FPGA4。其中，FPGA1与FPGA2、FPGA3、FPGA4均相连接；FPGA2除了FPGA1相连接外，还与FPGA3、FPGA 4均相连接；FPGA3除了FPGA1、FPGA2均相连接外，还与FPGA4相连接。
参见图2，为本申请报文传输方法的一个实施例流程图，该方法可以应用于存储系统的任一控制器，该控制器包括CPU和FPGA，该控制器包括的FPGA与存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA。该报文传输方法可以包括以下步骤：
步骤210，第一FPGA获取第一报文，该第一报文是本控制器需要传输给其他控制器的报文。
本申请实施例中，如图1A所示，若第一报文是控制器1需要传输给控制器2的报文，则第一FPGA可以为FPGA1，第二FPGA可以为FPGA2；若第一报文是控制器2需要传输给控制器1的报文，则第一FPGA可以为FPGA2，第二FPGA可以为FPGA1。
如图1B所示，若第一报文是控制器1需要传输给控制器2、控制器3和控制器4的报文，则第一FPGA可以为FPGA1，第二FPGA可以为FPGA2、FPGA3和FPGA4。
步骤220，第一FPGA对第一报文进行第一报文处理，得到第二报文，第二报文符合第一FPGA与第二FPGA之间的传输协议。
本申请实施例中，第一报文可能不适合直接用于第一FPGA与第二FPGA之间的传输，此时需要将该报文转换为符合第一FPGA与第二FPGA之间的传输协议的报文，这样就能够在第一FPGA与第二FPGA之间进行传输了。其中，第一报文处理用于将报文转换为符合第一FPGA与第二FPGA之间的传输协议的报文。
步骤230，第一FPGA将第二报文透传至第二FPGA。
本申请实施例中，由于第二报文符合第一FPGA与第二FPGA之间的传输协议，所以第一FPGA可以将第二报文直接透传至第二FPGA。其中，第二FPGA是本控制器需要将第一报文传输给其他控制器所包括的FPGA。
如图1B所示，若第一报文是控制器1需要传输给控制器2报文，则在执行步骤230时，就可以将第二报文透传至FPGA2；同理，若第一报文是控制器1需要传输给控制器3和控制器4的报文，则在执行步骤230时，就可以将第二报文透传至FPGA3和FPGA4；同理，若第一报文是控制器1需要传输给控制器2、控制器3和控制器4的报文，则在执行步骤230时，就可以将第二报文透传至FPGA2、FPGA3和FPGA4。
由上述实施例可见，通过第一FPGA获取第一报文，该第一报文是本控制器需要传输给其他控制器的报文，再对第一报文进行第一报文处理，得到第二报文，第二报文符合第一FPGA与第二FPGA之间的传输协议，以及将将第二报文透传至第二FPGA，从而实现了通过FPGA来完成不同控制器之间的报文传输，提高了报文传输效率。
在一实施例中，上述步骤210中，在第一FPGA获取第一报文时，可以采用但不限于获取方式：
(1)CPU将第一报文保存在存储区域，并将指示第一报文的地址描述符指针放在共享地址池中。其中，共享地址池是CPU和第一FPGA的共享地址池。
(2)第一FPGA从共享地址池中获取第一报文的地址描述符指针，并根据该地址描述符指针从存储区域获取第一报文。
由上述实施例可见，通过CPU将第一报文保存在存储区域，并将指示第一报文的地址描述符指针放在共享地址池中，再由第一FPGA从共享地址池中获取第一报文的地址描述符指针，并根据该地址描述符指针从存储区域获取第一报文，从而实现了CPU和第一FPGA之间的报文传输，并可以利用FPGA完成不同控制器之间的报文传输，这样减轻了CPU的处理压力，降低了CPU的资源消耗。
在一实施例中，上述步骤210中，在第一FPGA获取第一报文时，第一FPGA可以通过直接内存存取(Direct Memory Access，DMA)方式获取第一报文；和/或通过私有数据块搬移方式获取第一报文。
本申请实施例中，DMA用于CPU和第一FPGA之间的共享地址池中的地址搬移。私有数据块是共享地址池中数据存储的格式，用于CPU和第一FPGA之间的报文传递。
由上述实施例可见，通过DMA方式获取第一报文、和/或通过私有数据块搬移方式获取第一报文，这样可以提高控制器的报文处理能力，还可以提高报文处理速度。
在一实施例中，上述步骤220中，在第一FPGA对第一报文进行第一报文处理时，可以采用但不限于处理方式：
第一FPGA将第一传输协议格式的第一报文转换为第二传输协议格式的第二报文。
其中，第一传输协议为CPU和第一FPGA之间的传输协议，第二传输协议为第一FPGA和第二FPGA之间的传输协议，第一传输协议与第二传输协议不同。
比如：第一传输协议为外部部件互联标准(Peripheral ComponentInterconnect，PCI)或PCIE协议，该PCIE是PCI-Express的简称，英文全称是PeripheralComponent Interconnect Express，它是新一代的总线接口。
第二传输协议为XAUI协议，该XAUI中的“AUI”部分指的是以太网连接单元接口(Ethernet Attachment Unit Interface)，该XAUI中的“X”代表罗马数字10，它意味着每秒万兆(10Gbps)，且该XAUI是一种从1000Base-X万兆以太网的物理层直接发展而来的低针数、自发时钟串行总线。XAUI接口的速度为1000Base-X的2.5倍。通过调整4根串行线，这种4bit的XAUI接口可以支持万兆以太网10倍于千兆以太网的数据吞吐量。
第一FPGA将PCI或PCIE协议格式的第一报文转换为XAUI协议格式的第二报文。
由上述实施例可见，通过第一FPGA将第一传输协议格式的第一报文转换为第二传输协议格式的第二报文，这样转换后的报文更适合在不同FPGA之间进行透传，从而提高了报文传输的速度。
在一实施例中，上述步骤230中，在第一FPGA将第二报文透传至第二FPGA时，还可以采用但不限于处理方式：
(1)第一FPGA对第二报文添加校验码。
本申请实施例中，校验码可以是指定校验算法得到的校验码。比如：该校验码可以为循环冗余校验(Cyclic Redundancy Check，CRC)码。
(2)第一FPGA将携带有校验码的第二报文透传至第二FPGA。
由上述实施例可见，通过第一FPGA对第二报文添加校验码，并将携带有校验码的第二报文透传至第二FPGA，这样防止出现物理上的错报，提高了报文传输的可靠性。
参见图3，为本申请报文传输方法的另一个实施例流程图，该方法可以应用于存储系统的任一控制器，该控制器包括CPU和FPGA，该控制器包括的FPGA与存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA。该报文传输方法建立在图2所示方法的基础上，该方法还可以包括以下步骤：
步骤310，第一FPGA接收第二FPGA透传的第三报文，第三报文是第二FPGA对第四报文进行第一报文处理后得到的报文，第四报文是其他控制器需要传输给本控制器的报文。
本申请实施例中，第一FPGA可以向第二FPGA透传报文，第二FPGA负责接收；同理，第二FPGA也可以向第一FPGA透传报文，第一FPGA负责接收。
另外，第四报文可能不适合直接用于第一FPGA与第二FPGA之间的传输，此时需要将该报文转换为符合第一FPGA与第二FPGA之间的传输协议的报文，这样就能够在第一FPGA与第二FPGA之间进行传输了。其中，第一报文处理用于将报文转换为符合第一FPGA与第二FPGA之间的传输协议的报文。
步骤320，第一FPGA对第三报文进行第二报文处理，得到第四报文，第四报文符合CPU与第一FPGA之间的传输协议。
本申请实施例中，由于第三报文符合第一FPGA与第二FPGA之间的传输协议，但不一定符合CPU与第一FPGA之间的传输协议，所以需要对第三报文进行第二报文处理。
其中，第二报文处理用于将报文转换为符合CPU与第一FPGA之间的传输协议的报文，且第二报文处理是第一报文处理的反过程。
步骤330，第一FPGA将第四报文保存在存储区域，并将指示第四报文的地址描述符指针放在共享地址池中。
本申请实施例中，共享地址池是CPU和第一FPGA的共享地址池，第一FPGA将指示第四报文的地址描述符指针放在共享地址池后，可以便于具体的业务使用。
由上述实施例可见，通过第一FPGA接收第二FPGA透传的第三报文，第三报文是第二FPGA对第四报文进行第一报文处理后得到的报文，第四报文是其他控制器需要传输给本控制器的报文，然后，对第三报文进行第二报文处理，得到第四报文，第四报文符合CPU与第一FPGA之间的传输协议，以及将第四报文保存在存储区域，并将指示第四报文的地址描述符指针放在共享地址池中，从而实现了通过FPGA来完成不同控制器之间的报文传输，提高了报文传输效率。
在一实施例中，上述步骤320中，在第一FPGA对第三报文进行第二报文处理，得到第四报文时，可以还可以采用但不限于处理方式：
第一FPGA将第二传输协议格式的第三报文转换为第一传输协议格式的第四报文。
其中，第一传输协议为CPU和第一FPGA之间的传输协议，第二传输协议为第一FPGA和第二FPGA之间的传输协议，第一传输协议与第二传输协议不同。
比如：第一传输协议为PCI或PCIE协议，第二传输协议为XAUI协议。第一FPGA会将XAUI协议格式的第三报文转换为PCI或PCIE协议格式的第四报文。
由上述实施例可见，通过第一FPGA将第二传输协议格式的第三报文转换为第一传输协议格式的第四报文，这样转换后的报文更适合第一FPGA和CPU之间的传输，从而提高了报文传输的可靠性。
在一实施例中，上述步骤330之后，该报文传输方法还可以包括步骤340，如图4所示：
步骤340，CPU从共享地址池中获取第四报文的地址描述符指针，并根据该地址描述符指针从存储区域获取第四报文。
由上述实施例可见，通过第一FPGA将第四报文保存在存储区域，并将指示第四报文的地址描述符指针放在共享地址池中后，CPU可以从共享地址池中获取第四报文的地址描述符指针，并根据该地址描述符指针从存储区域获取第四报文，从而实现了第一FPGA和CPU之间的报文传输，减轻了CPU的处理压力，降低了CPU的资源消耗。
本申请提供了一种控制器，所述控制器为存储系统中的任一控制器，该控制器包括CPU和FPGA，该控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，该控制器用于执行上述各个实施例所述的报文传输方法。如图1A所示的控制器1或控制器2，或如图1B所示的控制器1、或控制器2、或控制器3、或控制器4。
本申请提供了一种存储系统，所述存储系统至少包括两个控制器，任一控制器均包括各自的CPU和FPGA，且任一控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，所述任一控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，所述任一控制器用于执行上述各个实施例所述的报文传输方法。如图1A所示的存储系统或如图1B所示存储系统。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (11)
1.一种报文传输方法，其特征在于，所述方法用于存储系统中的任一控制器，该控制器包括中央处理器CPU和现场可编程门阵列FPGA，该控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，所述方法包括：
所述第一FPGA获取第一报文，所述第一报文是本控制器需要传输给所述其他控制器的报文；
所述第一FPGA对所述第一报文进行第一报文处理，得到第二报文，所述第二报文符合所述第一FPGA与所述第二FPGA之间的传输协议；
所述第一FPGA将所述第二报文透传至所述第二FPGA。
2.根据权利要求1所述的方法，其特征在于，所述第一FPGA获取第一报文，包括：
所述CPU将所述第一报文保存在存储区域，并将指示所述第一报文的地址描述符指针放在共享地址池中；
所述第一FPGA从所述共享地址池中获取所述第一报文的地址描述符指针，并根据该地址描述符指针从所述存储区域获取第一报文。
3.根据权利要求1或2所述的方法，其特征在于，所述第一FPGA获取第一报文，包括：
所述第一FPGA通过直接内存存取DMA方式获取第一报文；和/或
所述第一FPGA通过私有数据块搬移方式获取第一报文。
4.根据权利要求1所述的方法，其特征在于，所述第一FPGA对所述第一报文进行第一报文处理，得到第二报文，包括：
所述第一FPGA将第一传输协议格式的第一报文转换为第二传输协议格式的第二报文；
其中，所述第一传输协议为所述CPU和所述第一FPGA之间的传输协议，所述第二传输协议为所述第一FPGA和所述第二FPGA之间的传输协议，所述第一传输协议与所述第二传输协议不同。
5.根据权利要求1所述的方法，其特征在于，所述第一FPGA将所述第二报文透传至所述第二FPGA，包括：
所述第一FPGA对所述第二报文添加校验码；
所述第一FPGA将携带有所述校验码的第二报文透传至所述第二FPGA。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述第一FPGA接收所述第二FPGA透传的第三报文，所述第三报文是所述第二FPGA对第四报文进行所述第一报文处理后得到的报文，所述第四报文是所述其他控制器需要传输给本控制器的报文；
所述第一FPGA对所述第三报文进行第二报文处理，得到所述第四报文，所述第四报文符合所述CPU与所述第一FPGA之间的传输协议；
所述第一FPGA将所述第四报文保存在存储区域，并将指示所述第四报文的地址描述符指针放在共享地址池中。
7.根据权利要求6所述的方法，其特征在于，所述第一FPGA对所述第三报文进行第二报文处理，得到所述第四报文，包括：
所述第一FPGA将第二传输协议格式的第三报文转换为第一传输协议格式的第四报文；
其中，所述第一传输协议为所述CPU和所述第一FPGA之间的传输协议，所述第二传输协议为所述第一FPGA和所述第二FPGA之间的传输协议，所述第一传输协议与所述第二传输协议不同。
8.根据权利要求4或7所述的方法，其特征在于，所述第一传输协议为外部部件互联标准PCI或PCIE协议，所述第二传输协议为每秒万兆的以太网连接单元接口XAUI协议。
9.根据权利要求6所述的方法，其特征在于，所述方法还包括：
所述CPU从所述共享地址池中获取所述第四报文的地址描述符指针，并根据该地址描述符指针从所述存储区域获取所述第四报文。
10.一种控制器，其特征在于，所述控制器为存储系统中的任一控制器，该控制器包括CPU和FPGA，该控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，该控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，该控制器用于执行上述权利要求1至9任一所述的报文传输方法。
11.一种存储系统，其特征在于，所述存储系统至少包括两个控制器，任一控制器均包括各自的CPU和FPGA，且任一控制器包括的FPGA与所述存储系统中其他控制器包括的FPGA均相连接，所述任一控制器包括的FPGA为第一FPGA，所述其他控制器包括的FPGA为第二FPGA，所述任一控制器用于执行上述权利要求1至9任一所述的报文传输方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710812628.5A CN107579936A (zh) | 2017-09-11 | 2017-09-11 | 报文传输方法、控制器及存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710812628.5A CN107579936A (zh) | 2017-09-11 | 2017-09-11 | 报文传输方法、控制器及存储系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107579936A true CN107579936A (zh) | 2018-01-12 |
Family
ID=61036462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710812628.5A Pending CN107579936A (zh) | 2017-09-11 | 2017-09-11 | 报文传输方法、控制器及存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107579936A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109344097A (zh) * | 2018-09-13 | 2019-02-15 | 北京腾凌科技有限公司 | 数据传输方法及装置 |
| CN114338393A (zh) * | 2021-12-28 | 2022-04-12 | 深圳市汇川技术股份有限公司 | 升级数据的传输方法、透传设备、装置、通信系统及介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556573A (zh) * | 2009-05-21 | 2009-10-14 | 成都市华为赛门铁克科技有限公司 | 一种基于pcie的数据传输方法和装置 |
| CN101876925A (zh) * | 2009-11-27 | 2010-11-03 | 成都市华为赛门铁克科技有限公司 | 内存镜像处理方法、装置和系统 |
| CN102763087A (zh) * | 2011-06-28 | 2012-10-31 | 华为技术有限公司 | Cpu间互联容错的实现方法及系统 |
| CN105183374A (zh) * | 2015-08-28 | 2015-12-23 | 北京腾凌科技有限公司 | 一种数据读写方法以及主板 |
| CN106844245A (zh) * | 2017-02-17 | 2017-06-13 | 北京腾凌科技有限公司 | 数据传输方法及装置 |
| CN106990916A (zh) * | 2017-03-01 | 2017-07-28 | 北京腾凌科技有限公司 | 一种读写请求的处理方法及装置 |
-
2017
- 2017-09-11 CN CN201710812628.5A patent/CN107579936A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556573A (zh) * | 2009-05-21 | 2009-10-14 | 成都市华为赛门铁克科技有限公司 | 一种基于pcie的数据传输方法和装置 |
| CN101876925A (zh) * | 2009-11-27 | 2010-11-03 | 成都市华为赛门铁克科技有限公司 | 内存镜像处理方法、装置和系统 |
| CN102763087A (zh) * | 2011-06-28 | 2012-10-31 | 华为技术有限公司 | Cpu间互联容错的实现方法及系统 |
| CN105183374A (zh) * | 2015-08-28 | 2015-12-23 | 北京腾凌科技有限公司 | 一种数据读写方法以及主板 |
| CN106844245A (zh) * | 2017-02-17 | 2017-06-13 | 北京腾凌科技有限公司 | 数据传输方法及装置 |
| CN106990916A (zh) * | 2017-03-01 | 2017-07-28 | 北京腾凌科技有限公司 | 一种读写请求的处理方法及装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109344097A (zh) * | 2018-09-13 | 2019-02-15 | 北京腾凌科技有限公司 | 数据传输方法及装置 |
| CN114338393A (zh) * | 2021-12-28 | 2022-04-12 | 深圳市汇川技术股份有限公司 | 升级数据的传输方法、透传设备、装置、通信系统及介质 |
| CN114338393B (zh) * | 2021-12-28 | 2024-04-26 | 深圳市汇川技术股份有限公司 | 升级数据的传输方法、透传设备、装置、通信系统及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3706005B1 (en) | Secure stream protocol for serial interconnect | |
| JP5922268B2 (ja) | 拡張ヘッダを用いたパケット送信 | |
| EP2629459A2 (en) | Avionics full-duplex switched ethernet network | |
| JP4726601B2 (ja) | Ｐｃｉ−ｅｘｐｒｅｓｓベースの入力／出力アダプタのためのエンドツーエンドのデータ完全性保護 | |
| CN112422492A (zh) | 通过计算机总线的完整性和数据加密(ide) | |
| US20020071450A1 (en) | Host-fabric adapter having bandwidth-optimizing, area-minimal, vertical sliced memory architecture and method of connecting a host system to a channel-based switched fabric in a data network | |
| CN107430572B (zh) | 用于通信中封装信息的方法、装置和系统 | |
| CN108377213A (zh) | 用于在内核空间内传播正在进行中的分组的元数据的系统和方法 | |
| JPH06511338A (ja) | 並行パケットバスに関する方法及び装置 | |
| CN110958215A (zh) | 安全的在线接收的网络分组处理 | |
| EP3722963B1 (en) | System, apparatus and method for bulk register accesses in a processor | |
| CN108228309A (zh) | 基于虚拟机的数据包发送和接收方法及装置 | |
| WO2019190859A1 (en) | Efficient and reliable message channel between a host system and an integrated circuit acceleration system | |
| CN106294225A (zh) | 一种数据读取方法、对端设备及控制器 | |
| CN107579936A (zh) | 报文传输方法、控制器及存储系统 | |
| CN110958216B (zh) | 安全的在线网络分组传输 | |
| CN114915499B (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
| CN115967656A (zh) | 一种负载率确定方法、装置及计算机可读存储介质 | |
| US20100215055A1 (en) | Method and apparatus for using multiple protocols on a communication link | |
| US11636061B2 (en) | On-demand packetization for a chip-to-chip interface | |
| US11886372B1 (en) | Systems and methods for packing of transaction layer (TL) packets | |
| CN112882989B (zh) | 协议处理系统和协议数据处理方法 | |
| WO2012126352A1 (zh) | 在pcie总线上传输报文的方法、设备和系统 | |
| US20170357594A1 (en) | Transactional memory that is programmable to output an alert if a predetermined memory write occurs | |
| US11991159B2 (en) | Bi-directional encryption/decryption device for underlay and overlay operations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180112 |