CN101552209B - 薄膜晶体管及其制造方法 - Google Patents

Abstract

本发明适用于半导体组件技术领域，提供了一种薄膜晶体管及其制造方法，所述制造方法包括下列步骤。在基板上形成下闸极、闸绝缘层及非晶半导体层，非晶半导体层具有不平坦的上表面；透过不平坦的上表面对非晶半导体层进行激光退火制程，以将非晶半导体层转换为具有较小结晶部及较大结晶部的多晶半导体层，较大结晶部中的晶粒尺寸大于较小结晶部中的晶粒尺寸；在多晶半导体层上形成另一闸绝缘层、上闸极及图案化光阻层，上闸极及下闸极的图案由同一个光罩所定义；在多晶半导体层中形成源/汲极；对上闸极及图案化光阻层进行具有蚀刻选择性的蚀刻制程，使上闸极的长度小于下闸极的长度。

Description

薄膜晶体管及其制造方法

技术领域

本发明属于半导体组件技术领域，尤其涉及一种薄膜晶体管及其制造方法。

背景技术

在一般半导体组件中，都需配置开关以驱动组件的运作。以主动式驱动的显示装置为例，其通常是以薄膜晶体管来作为驱动开关。此外，薄膜晶体管又可依其通道(channe1)区的材质分为非晶硅(AmorphousSilicon，a-Si)薄膜晶体管以及多晶硅(Poly-Silicon，LTPS)薄膜晶体管。由于多晶硅薄膜晶体管相较于非晶硅薄膜晶体管具有消耗功率小且电子迁移率大等优点，因此多晶硅薄膜晶体管逐渐受到市场的重视。

但是，对多晶硅薄膜晶体管而言，通道区内的晶界(grain boundary)分布状况往往不一致，如此会造成组件电性不均匀的问题。换句话说，组件信道区内的晶界数目不同，或甚至是晶界位置不同，都会造成多晶硅薄膜晶体管之间的电性产生差异，影响组件效能。

发明内容

本发明的目的在于提供一种薄膜晶体管，旨在解决现有技术会造成组件电性不均匀的问题。

本发明是这样实现的，一种薄膜晶体管，因其源极与汲极之间的通道区中的晶粒形成在可预期的位置上而具有低漏电流的特性。

本发明另提供一种薄膜晶体管的制造方法，其使信道区中的晶粒具有较大的晶粒尺寸。

本发明提供又一种薄膜晶体管的制造方法，其使信道区具有良好的晶粒排列。

本发明提出一种薄膜晶体管的制造方法。首先，在一基板上形成一下闸极。再者，在基板上形成一第一闸绝缘层，其中第一闸绝缘层覆盖下闸极，第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，第一平坦部位于下闸极的正上方，第二平坦部位于未被下闸极所覆盖的基板的上方，阶梯部位于第一平坦部、第二平坦部以及下闸极三者之间。然后，在第一闸绝缘层上形成一非晶半导体层，其中非晶半导体层覆盖下闸极以及基板，如此非晶半导体层透过阶梯部而具有一不平坦的上表面。接下来，透过不平坦的上表面对非晶半导体层进行一激光退火制程，以将非晶半导体层转换为具有一较小结晶部以及一较大结晶部的一多晶半导体层，其中较小结晶部与阶梯部相对应，较大结晶部与第一平坦部相对应，且较大结晶部中的晶粒尺寸大于较小结晶部中的晶粒尺寸。之后，在多晶半导体层上依序形成一第二闸绝缘层、一上闸极以及一图案化光阻层，其中上闸极的图案、图案化光阻层以及上述的下闸极的图案是由同一个光罩所定义。接着，以第二闸绝缘层、上闸极以及图案化光阻层作为罩幕，对多晶半导体层进行离子植入制程，以在多晶半导体层中形成一源极以及一汲极。而后，进行一蚀刻制程，其中蚀刻制程对上闸极以及图案化光阻层具有蚀刻选择性，以使上闸极的长度小于下闸极的长度。

本发明另提出一种薄膜晶体管，此薄膜晶体管包括一基板、一下闸极、一第一闸绝缘层、一多晶半导体层、一第二闸绝缘层以及一上闸极。下闸极配置于基板上，而第一闸绝缘层覆盖下闸极，其中第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，第一平坦部位于下闸极的正上方，第二平坦部位于未被下闸极所覆盖的基板的上方，阶梯部位于第一平坦部、第二平坦部以及下闸极三者之间。多晶半导体层配置于下闸极上方的第一闸绝缘层上，其中多晶半导体层具有一较大结晶部以及一较小结晶部，较小结晶部与阶梯部相对应，较大结晶部与第一平坦部相对应，而较大结晶部之外配置有一源极以及一汲极，且较大结晶部中的晶粒尺寸大于较小结晶部中的晶粒尺寸。第二闸绝缘层配置于多晶半导体层上。上闸极配置于第二闸绝缘层上，其中上闸极的长度小于下闸极的长度

在本发明的薄膜晶体管与薄膜晶体管的制造方法的一实施例中，上闸极的长度介于0.3微米与1.8微米之间，下闸极的长度介于0.5微米与2.0微米之间。

在本发明的薄膜晶体管的制造方法的一实施例中，在蚀刻制程中，上闸极对图案化光阻层的蚀刻选择比介于23与25之间。

在本发明的薄膜晶体管的制造方法的一实施例中，更包括移除图案化光阻层。

本发明提出又一种薄膜晶体管的制造方法。首先，在一基板上形成一下闸极。再者，在下闸极的侧壁上形成一绝缘壁。然后，在基板上形成一第一闸绝缘层，以覆盖下闸极以及绝缘壁，其中第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，第一平坦部位于下闸极的正上方，第二平坦部位于未被下闸极以及绝缘壁所覆盖的基板的上方，阶梯部位于第一平坦部、第二平坦部以及绝缘壁三者之间。接下来，在第一闸绝缘层上形成一非晶半导体层，其中非晶半导体层覆盖下闸极、绝缘壁以及基板，如此非晶半导体层透过阶梯部而具有一不平坦的上表面。之后，透过不平坦的上表面对非晶半导体层进行一激光退火制程，以将非晶半导体层转换为具有一较小结晶部以及一较大结晶部的一多晶半导体层，其中较小结晶部与阶梯部相对应，较大结晶部与第一平坦部相对应，且较大结晶部中的晶粒尺寸大于较小结晶部中的晶粒尺寸。接着，在多晶半导体层上依序形成一第二闸绝缘层以及一上闸极。而后，以第二闸绝缘层、上闸极作为罩幕，对多晶半导体层进行离子植入制程，以在多晶半导体层中形成一源极以及一汲极。

本发明提出又一种薄膜晶体管，此薄膜晶体管包括一基板、一下闸极、一绝缘壁、一第一闸绝缘层、一多晶半导体层、一第二闸绝缘层以及一上闸极。下闸极配置于基板上，而绝缘壁位于下闸极的侧壁上。第一闸绝缘层配置于基板上，并覆盖下闸极以及绝缘壁，其中第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，第一平坦部位于下闸极的正上方，第二平坦部位于未被下闸极以及绝缘壁所覆盖的基板的上方，阶梯部位于第一平坦部、第二平坦部以及绝缘壁三者之间。多晶半导体层配置于下闸极上方的第一闸绝缘层上，其中多晶半导体层具有一较大结晶部以及一较小结晶部，较小结晶部与阶梯部相对应，较大结晶部与第一平坦部相对应，较大结晶部之外配置有一源极以及一汲极。第二闸绝缘层配置于多晶半导体层上，且较大结晶部中的晶粒尺寸大于较小结晶部中的晶粒尺寸。上闸极配置于第二闸绝缘层上。

在本发明的两种薄膜晶体管的制造方法的一实施例中，在透过不平坦的上表面进行激光退火制程后，较大结晶部中的晶粒尺寸大于0.5微米。

在本发明的两种薄膜晶体管的一实施例中，较大结晶部中的晶粒尺寸大于0.5微米。

在本发明的两种薄膜晶体管的制造方法的一实施例中，更包括下列步骤。首先，在第一闸绝缘层、多晶半导体层以及上闸极上形成一保护层。然后，图案化保护层，以于保护层中形成多个对应于源极、汲极以及上闸极的接触窗开口。之后，在接触窗开口中形成多个与源极、汲极以及上闸极电性连接的接触导体。

在本发明的两种薄膜晶体管的一实施例中，薄膜晶体管还包括一保护层以及多个接触导体。保护层具有多个对应于源极、汲极以及上闸极的接触窗开口。接触导体形成于接触窗开口中，且接触导体与源极、汲极以及上闸极电性连接。

在本发明中，薄膜晶体管的制造方法可形成本发明的薄膜晶体管，其中本发明的薄膜晶体管具有双闸极。此外，本发明的薄膜晶体管的源极与汲极之间的通道区具有较大的晶粒尺寸以及良好的晶粒排列。整体而言，本发明的薄膜晶体管具有低漏电流的优点。

附图说明

图1是本发明提供的第一实施例的薄膜晶体管的局部剖面示意图；

图2A～图2H是本发明提供的第一实施例的薄膜晶体管的制造流程局部剖面图；

图2E’为根据图2E中的薄膜晶体管的局部上视图；

图2I是本发明提供的第一实施例的形成保护层以及接触导体的局部剖面图；

图3是本发明提供的第二实施例的薄膜晶体管的局部剖面示意图；

图4A～图4G是本发明提供的第二实施例的薄膜晶体管的制造流程局部剖面图；

图4H是本发明提供的第二实施例的形成保护层以及接触导体的局部剖面图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

在本发明实施例中，薄膜晶体管的制造方法可形成本发明的薄膜晶体管，其中本发明的薄膜晶体管具有双闸极。此外，本发明的薄膜晶体管的源极与汲极之间的通道区具有较大的晶粒尺寸以及良好的晶粒排列。整体而言，本发明的薄膜晶体管具有低漏电流的优点。

图1是本发明的第一实施例的薄膜晶体管的局部剖面示意图。请参照图1，本实施例的薄膜晶体管200包括一基板210、一下闸极220、一第一闸绝缘层GI1、一多晶半导体层230、一第二闸绝缘层GI2以及一上闸极240。下闸极220配置于基板210上，而第一闸绝缘层GI1覆盖下闸极220。多晶半导体层230配置于下闸极220上方的第一闸绝缘层GI1上，其中多晶半导体层230具有一源极230S以及一汲极230D。第二闸绝缘层GI2配置于多晶半导体层230上，而上闸极240配置于第二闸绝缘层GI2上。此外，本实施例的薄膜晶体管200进一步在基板210与下闸极220之间设置缓冲层212，以隔离基板210与下闸极220。

特别一提的是，在本实施例中，下闸极220的长度L1不同于上闸极240的长度L2。更进一步地说，本实施例的上闸极240的长度L2小于下闸极220的长度L1，而这样的结构有助于降低薄膜晶体管200的漏电流。此外，在本实施例中，下闸极220的长度L1介于0.5微米与2.0微米之间，而上闸极240的长度L2介于0.3微米与1.8微米之间。

从另一个角度来看，本实施例的多晶半导体层230可依据晶粒尺寸的大小而被划分为较大结晶部GG以及较小结晶部GS，其中较大结晶部中的晶粒尺寸大于较小结晶部中的晶粒尺寸。如图1可知，较小结晶部GS与阶梯部SS相对应，较大结晶部GG与第一平坦部PS1相对应，而较大结晶部GG之外配置有源极230S和汲极230D。

此外，当薄膜晶体管200导通时，源极230S与汲极230D之间会形成信道区，而驱动电流(driving current)便通过通道区自源极230S流至汲极230D。传统上，多晶半导体层中存在着与驱动电流的方向互相垂直的晶界，而这些晶界会对信道区中的驱动电流造成阻碍，且阻碍的程度会随着晶界个数的增加而提高。在本实施例中，下闸极220上方的多晶半导体层230中的晶粒具有较大的晶粒尺寸，所以晶界个数便随之减少。如此，通道区中的电流所受到阻碍便可降低，进而提高薄膜晶体管200的载子迁移率(mobility)。

根据上述的薄膜晶体管200，本实施例更提供一种薄膜晶体管200的制造方法。图2A～图2I是本发明的第一实施例的薄膜晶体管的制造流程局部剖面图。首先，请参照图2A，在基板210上依序形成一第一掺杂半导体层220a与光阻材料层PR1，其中基板210的材质例如是石英、玻璃、硅等耐高温的硬质材质。此外，第一掺杂半导体层220a例如是掺杂非晶硅，而形成第一掺杂半导体层220a的方法例如是低压化学气相沉积(LowPressure Chemical Vapor Deposition，LPCVD)或其它合适的薄膜沉积技术。在此需要说明的是，图2A中的光阻材料层PR1例如是正型光阻，但本发明并不限于此。

之后，利用光罩M来进行微影制程以图案化光阻材料层PR1，再以图案化后的光阻材料层(未绘示)为罩幕而对第一掺杂半导体层220a进行蚀刻制程，以形成绘示在图2B中的下闸极220，其中下闸极220的长度为L1。然而，在本实施例中，在基板210上形成下闸极220之前，可先利用热氧化法在基板210上形成一缓冲层212，其中缓冲层212的材质例如是二氧化硅。

再者，请参照图2C，在基板210上形成一第一闸绝缘层GI1，其中第一闸绝缘层GI1覆盖下闸极220。在本实施例中，第一闸绝缘层GI1例如是全面性地形成于基板210上。此外，第一闸绝缘层GI1的材质例如是四乙羟基硅(Tetra-Ethyl-Ortho-Silicate，TEOS)或其它介电材料，而形成第一闸绝缘层GI1的方法例如是化学气相沉积(Chemical VaporDeposition，CVD)或其它合适的薄膜沉积技术。

承上述，本实施例的第一闸绝缘层GI1具有一第一平坦部PS1、一第二平坦部PS2以及一阶梯部SS，其中第一平坦部PS1位于下闸极220的正上方，而第二平坦部PS2位于未被下闸极220所覆盖的基板210的上方，且阶梯部SS位于第一、第二平坦部PS1、PS2以及下闸极220三者之间。值得一提的是，本实施例的阶梯部SS有助于在后续制程步骤中形成具有较大晶粒尺寸的多晶半导体层(容后详述)。

接下来，请参照图2D，在下闸极220上方的第一闸绝缘层GI1上形成非晶半导体层230a，其中形成非晶半导体层230a的方法可利用低压化学气相沉积(LPCVD)法或其它合适的薄膜沉积技术。此外，本实施例的非晶半导体层230a可以是非晶硅(Amorphous-Silicon)、III-V族化合物半导体、II-VI族化合物半导体、I-VII族化合物半导体等材质。由图2D可知，本实施例的非晶半导体层230a会顺应性地覆盖下闸极220以及基板210，如此，非晶半导体层230a可透过阶梯部SS而具有一不平坦的上表面S1。

然后，请同时参照图2D以及图2E，透过不平坦的上表面S1对非晶半导体层230a进行一激光退火制程P1，以将非晶半导体层230a转换为具有一较小结晶部GS以及一较大结晶部GG的一多晶半导体层230，其中较小结晶部GS与阶梯部SS相对应，而较大结晶部GG与第一平坦部PS1相对应，且较大结晶部GG中的晶粒尺寸大于较小结晶部GS中的晶粒尺寸。在本实施例中，激光退火制程P1可利用准分子激光、连续波激光或二氧化碳激光等技术来进行。此外，本实施例可在低温环境下完成多晶半导体层230的制作，换言之，多晶半导体层230为一低温多晶半导体层。

由上述可知，本实施例是透过不平坦的上表面S1而对非晶半导体层230a进行激光退火制程P1，以使非晶半导体层230a结晶并形成具有较大晶粒尺寸的较大结晶部GG与具有较小晶粒尺寸的较小结晶部GS，如图2E’所示。在本实施例中，多晶半导体层230的较大结晶部GG中的晶粒尺寸可大于0.5微米，且大致介于0.5微米与1微米之间。在一较佳实施例中，较大结晶部GG中的晶粒尺寸可大于1微米。

请同时参照图2E以及图2E’，由上述可知，本发明的多晶半导体层230中的晶粒具有较大的晶粒尺寸。如此，下闸极220上方的多晶半导体层230中的晶粒个数将可大幅减少，而使形成于晶粒与晶粒之间的晶界(grain boundary)随之减少。在一较佳实施例中，下闸极220上方的多晶半导体层230仅具有一主晶界(primary grain boundary)B。

之后，请参照图2F，在多晶半导体层230上全面性地依序形成一第二闸绝缘材料层GI’、一第二掺杂半导体层240a与一光阻材料层(未绘示)，其中第二闸绝缘材料层GI’的材质例如是四乙羟基硅(TEOS)或其它介电材料。此外，第二掺杂半导体层240a例如是掺杂非晶硅，而形成第二掺杂半导体层240a的方法例如是低压化学气相沉积(LPCVD)技术或其它合适的薄膜沉积技术。在此需要说明的是，图2F中的光阻材料层例如是正型光阻，但本发明并不限于此。然后，再利用光罩M来进行微影制程以形成图案化光阻层PR2。通过图案化光阻层PR2为罩幕来图案化第二闸绝缘材料层GI’与第二掺杂半导体层240a，以在多晶半导体层230上形成一第二闸绝缘层GI2以及一图案化第二掺杂半导体层240a’，如图2G所示。

特别一提的是，本实施例是以形成下闸极220的图案的光罩M来形成图案化光阻层PR2与图案化第二掺杂半导体层240a’。换句话说，在本实施例中，图案化第二掺杂半导体层240a’、图案化光阻层PR2以及下闸极220的图案是由同一个光罩M所定义。此时，下闸极220与图案化第二掺杂半导体层240a’的长度皆为L1。

请继续参照图2G，以第二闸绝缘层GI2、图案化第二掺杂半导体层240a’以及图案化光阻层PR2作为罩幕，对多晶半导体层230进行离子植入制程P2，以在多晶半导体层230中形成一源极230S以及一汲极230D。由图2G可知，源极230S以及汲极230D之间的通道区位在较大结晶部GG中，因而具有较大的晶粒尺寸。

而后，请参照图2H，进行一蚀刻制程P3，其中蚀刻制程P3例如为高蚀刻选择比的湿蚀刻制程。具体而言，请同时参照图2G以及图2H，本实施例的蚀刻制程P3对图案化第二掺杂半导体层240a’以及图案化光阻层PR2具有蚀刻选择性，其中第二掺杂半导体层240a’对图案化光阻层PR2的蚀刻选择比大约介于23与25之间。如此一来，便可形成具有长度小于L1的上闸极240。至此，本实施例的具有双闸极220、240的薄膜晶体管200已大致制作完成，其中薄膜晶体管200的上闸极240的长度L2小于下闸极220的长度L1。

由上述可知，本实施例的薄膜晶体管200的架构及其制造方法。实务上，一般会制作多个薄膜晶体管200以应用在实际产品上，届时可进一步图案化这些薄膜晶体管200中的多晶半导体层230，以形成多个彼此不相连的岛状多晶半导体层，进而区隔这些薄膜晶体管200。

在本实施例中，可进一步形成一保护层(容后详述)和多个与源极230S、汲极230D以及上闸极240电性连接的接触导体(容后详述)。此外，在形成保护层以及接触导体之前，可先先移除图案化光阻层PR2(绘示在图2H)。如图2I所示，在第一闸绝缘层GI1、多晶半导体层230以及上闸极240上形成保护层PV。在本实施例中，保护层PV的材料例如是二氧化硅(SiO2)、氮化硅(Si3N4)或其它介电材料，而形成保护层PV的方法例如是化学气相沈积法(Plasma Enhanced Chemical VaporDeposition，PECVD)。然后，图案化保护层PV，以在保护层PV中形成多个对应于源极230S、汲极230D以及上闸极240的接触窗开口H。之后，在接触窗开口H中形成多个与源极230S、汲极230D以及上闸极240电性连接的接触导体250。在本实施例中，接触导体250的材料例如是铝，但本发明并不以此为限。

图3是本发明的第二实施例的薄膜晶体管的局部剖面示意图。本实施例欲阐述的精神与第一实施例相类似，惟二者主要差异在于：在本实施例中，薄膜晶体管的下闸极的长度与上闸极的长度大致相同，但下闸极的侧壁旁具有绝缘壁。请参照图3，本实施例的薄膜晶体管400包括一基板410、一下闸极420、一绝缘壁(insulating spacer)422、一第一闸绝缘层GI1、一多晶半导体层430、一第二闸绝缘层GI2以及一上闸极440。下闸极420、绝缘壁422以及第一闸绝缘层GI1配置于基板410上，其中绝缘壁422位于下闸极420的侧壁W上，而第一闸绝缘层GI1覆盖下闸极420以及绝缘壁422。多晶半导体层430配置于下闸极420上方的第一闸绝缘层GI1上，其中多晶半导体层430具有一源极430S以及一汲极430D。第二闸绝缘层GI2配置于多晶半导体层430上，而上闸极440配置于第二闸绝缘层GI2上。此外，本实施例的薄膜晶体管400进一步在基板410与下闸极420之间设置缓冲层412。

从另一个角度来看，本实施例的多晶半导体层430可依据晶粒尺寸的大小而被划分为较大结晶部GG以及较小结晶部GS，其中较大结晶部中的晶粒尺寸大于较小结晶部中的晶粒尺寸。如图3可知，较小结晶部GS与阶梯部SS相对应，较大结晶部GG与第一平坦部PS1相对应，而较大结晶部GG之外配置有源极430S和汲极430D。

由上述可知，本实施例的下闸极420的侧壁W旁形成有绝缘壁422，而这样的结构可使下闸极420上方的多晶半导体层430具有良好的晶粒特性，进而降低薄膜晶体管400的漏电流。更进一步地说，在本实施例中，下闸极420上方的多晶半导体层430中的晶粒具有较大的晶粒尺寸，因此，晶界个数会随之减少。如此，通道区中的电流所受到阻碍便可降低，并提高薄膜晶体管400的载子迁移率。

根据上述的薄膜晶体管400，本实施例更提供一种薄膜晶体管400的制造方法。图4A～图4H是本发明的第二实施例的薄膜晶体管的制造流程局部剖面图。首先，请参照图4A，在基板410上形成下闸极420，其中下闸极420具有一侧壁W。在本实施例中，形成下闸极420的方法例如是先在基板410上形成一第一多晶硅层(未绘示)，然后再图案化第一多晶硅层以形成下闸极420。此外，在本实施例中，在基板410上形成下闸极420之前，可利用热氧化法在基板410上形成一缓冲层412，其中缓冲层412的材质例如是二氧化硅。

再者，请参照图4B，在下闸极420的侧壁W上形成一绝缘壁422。在本实施例中，形成绝缘壁422的方法例如是先在基板410上以及下闸极420上全面性地形成一氧化层(未绘示)。然后，再对此氧化层进行一非等向性(anisotropic)的干蚀刻制程，以移除下闸极420的上表面S2上的部份氧化层，而保留下闸极420的侧壁W旁的部份氧化层。

然后，请参照图4C，在基板410上形成一第一闸绝缘层GI1，其中第一闸绝缘层GI1覆盖下闸极420以及绝缘壁422。然而，本实施例的第一闸绝缘层GI1的材质与形成方法可参考第一实施例的图2C及其图示说明，在此不加以叙述。

承上述，本实施例的第一闸绝缘层GI1具有一第一平坦部PS1、一第二平坦部PS2以及一阶梯部SS，其中第一平坦部PS1位于下闸极420的正上方，而第二平坦部PS2位于未被下闸极420以及绝缘壁422所覆盖的基板410的上方，且阶梯部SS位于第一、第二平坦部PS1、PS2以及绝缘壁422三者之间。值得一提的是，本实施例的阶梯部SS有助于在后续制程步骤中形成具有较大晶粒尺寸的多晶半导体层(容后详述)。

接下来，请参照图4D，在第一闸绝缘层GI1上形成一非晶半导体层430a，其中非晶半导体层430a会顺应性地覆盖下闸极420、绝缘壁422以及基板410，以使非晶半导体层430a可透过阶梯部SS而具有一不平坦的上表面S3。然而，本实施例的非晶半导体层430a的材质与形成方法可参考第一实施例的图2D及其图示说明，在此不加以叙述。

之后，请同时参照图4D以及图4E，透过不平坦的上表面S3对非晶半导体层430a进行一激光退火制程P4，以将非晶半导体层430a转换为具有一较小结晶部GS以及一较大结晶部GG的一多晶半导体层430，其中较小结晶部GS与阶梯部SS相对应，而较大结晶部GG与第一平坦部PS1相对应，且较大结晶部GG中的晶粒尺寸大于较小结晶部GS中的晶粒尺寸。然而，本实施例形成非晶多晶半导体层430的方法可参考第一实施例的图2D、图2E及其图示说明，在此不加以叙述。

由上述可知，本实施例是透过不平坦的上表面S3而对非晶半导体层430a进行激光退火制程P4，以形成具有晶粒尺寸较大的较大结晶部GG与具有较小晶粒尺寸的较小结晶部GS。在本实施例中，多晶半导体层430的晶粒尺寸大于0.5微米。在一较佳实施例中，较大结晶部GG中的晶粒尺寸介于0.5微米与1微米之间。

接着，请参照图4F，在多晶半导体层430上依序形成一第二闸绝缘层GI2以及一上闸极440。本实施例形成第二闸绝缘层GI2与上闸极440的方法例如是先依序在多晶半导体层430上全面性地形成一第二闸绝缘材料层(未绘示)与一第二多晶硅层(未绘示)，然后再利用微影制程以及蚀刻制程来图案化第二闸绝缘材料层与第二多晶硅层。此外，本实施例的上闸极440与下闸极420例如具有相同的长度L3，因此，本实施例可利用同一个光罩来定义上闸极440的图案与下闸极420的图案。

而后，请参照图4G，以第二闸绝缘层GI2、上闸极440作为罩幕，对多晶半导体层430进行离子植入制程P5，以在多晶半导体层430中形成一源极430S以及一汲极430D。由图4G可知，源极430S以及汲极430D之间的通道区位在较大结晶部GG中，因而具有较大的晶粒尺寸。

实务上，可进一步图案化多晶半导体层430，以形成多个彼此不相连的岛状多晶半导体层。

接下来，如图4H所示，本实施例进一步形成一保护层PV以及多个与源极430S、汲极430D、上闸极440电性连接的接触导体450。其中，保护层PV具有多个对应于源极430S、汲极430D以及上闸极440的接触窗开口H，且接触导体450填入这些接触窗开口H中。然而，本实施例的保护层PV与接触导体450的材质与形成方法可参考第一实施例的图2I及其图示说明，在此不加以叙述。

此外，在此需要说明的是，本发明并不限定上述实施例为本发明的所有实施方式。举例来说，在其它实施例中，可进一步结合上述两个实施例，以形成具有上闸极的长度小于下闸极的长度以及下闸极旁具有绝缘壁两种结构的薄膜晶体管。

综上所述，在本发明中，薄膜晶体管具有双闸极以及其通道区具有较大晶粒尺寸等特性，因而具有低电流与高载子迁移率等优点。此外，本发明的薄膜晶体管的制造方法可在信道区中的可预期的位置上形成晶粒，进而使通道区具有良好的晶粒排列。整体而言，本发明的薄膜晶体管的制造方法可制造出具有良好的组件特性的薄膜晶体管。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种薄膜晶体管的制造方法，其特征在于，所述方法包括下述步骤：

在一基板上形成一下闸极，其中所述下闸极的图案由一光罩所定义；

在所述基板上形成一第一闸绝缘层，以覆盖所述下闸极，其中所述第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，所述第一平坦部位于所述下闸极的正上方，所述第二平坦部位于未被所述下闸极所覆盖的所述基板的上方，所述阶梯部位于所述第一平坦部、所述第二平坦部以及所述下闸极三者之间；

在所述第一闸绝缘层上形成一非晶半导体层，其中所述非晶半导体层覆盖所述下闸极以及所述基板，如此所述非晶半导体层透过所述阶梯部而具有一不平坦的上表面；

透过所述不平坦的上表面对所述非晶半导体层进行一激光退火制程，以将所述非晶半导体层转换为具有一较小结晶部以及一较大结晶部的一多晶半导体层，其中所述较小结晶部与所述阶梯部相对应，所述较大结晶部与所述第一平坦部相对应，且所述较大结晶部中的晶粒尺寸大于所述较小结晶部中的晶粒尺寸；

在所述多晶半导体层上依序形成一第二闸绝缘层、一上闸极以及一图案化光阻层，其中所述上闸极的图案以及所述图案化光阻层由所述光罩所定义；

以所述第二闸绝缘层、所述上闸极以及所述图案化光阻层作为罩幕，对所述多晶半导体层进行离子植入制程，以在所述多晶半导体层中形成一源极以及一汲极；以及

进行一蚀刻制程，所述蚀刻制程对所述上闸极以及所述图案化光阻层具有蚀刻选择性，以使所述上闸极的长度小于所述下闸极的长度。

2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述透过所述不平坦的上表面对所述非晶半导体层进行一激光退火制程后，所述较大结晶部中的晶粒尺寸大于0.5微米；所述上闸极的长度介于0.3微米与1.8微米之间，所述下闸极的长度介于0.5微米与2.0微米之间；在所述蚀刻制程中，所述上闸极对所述图案化光阻层的蚀刻选择比介于23与25之间。

3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述方法还包括下述步骤：

移除所述图案化光阻层；

在所述第一闸绝缘层、所述多晶半导体层以及所述上闸极上形成一保护层；

图案化所述保护层，以在所述保护层中形成多个对应于所述源极、所述汲极以及所述上闸极的接触窗开口；以及

在所述接触窗开口中形成多个与所述源极、所述汲极以及所述上闸极电性连接的接触导体。

4.一种薄膜晶体管的制造方法，其特征在于，所述方法包括下述步骤：

在一基板上形成一下闸极；

在所述下闸极的侧壁上形成一绝缘壁；

在所述基板上形成一第一闸绝缘层，以覆盖所述下闸极以及所述绝缘壁，其中所述第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，所述第一平坦部位于所述下闸极的正上方，所述第二平坦部位于未被所述下闸极以及所述绝缘壁所覆盖的所述基板的上方，所述阶梯部位于所述第一平坦部、所述第二平坦部以及所述绝缘壁三者之间；

在所述第一闸绝缘层上形成一非晶半导体层，其中所述非晶半导体层覆盖所述下闸极、所述绝缘壁以及所述基板，如此所述非晶半导体层透过所述阶梯部而具有一不平坦的上表面；

透过所述不平坦的上表面对所述非晶半导体层进行一激光退火制程，以将所述非晶半导体层转换为具有一较小结晶部以及一较大结晶部的一多晶半导体层，其中所述较小结晶部与所述阶梯部相对应，所述较大结晶部与所述第一平坦部相对应，且所述较大结晶部中的晶粒尺寸大于所述较小结晶部中的晶粒尺寸；

在所述多晶半导体层上依序形成一第二闸绝缘层以及一上闸极；以及

以所述第二闸绝缘层、所述上闸极作为罩幕，对所述多晶半导体层进行离子植入制程，以在所述多晶半导体层中形成一源极以及一汲极。

5.如权利要求4所述的薄膜晶体管的制造方法，其特征在于，在所述透过所述不平坦的上表面对所述非晶半导体层进行一激光退火制程后，所述较大结晶部中的晶粒尺寸大于0.5微米。

6.如权利要求4所述的薄膜晶体管的制造方法，其特征在于，所述方法还包括下述步骤：

在所述第一闸绝缘层、所述多晶半导体层以及所述上闸极上形成一保护层；

图案化所述保护层，以在所述保护层中形成多个对应于所述源极、所述汲极以及所述上闸极的接触窗开口；以及

在所述接触窗开口中形成多个与所述源极、所述汲极以及所述上闸极电性连接的接触导体。

7.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：

一基板；

一下闸极，配置于所述基板上；

一第一闸绝缘层，覆盖所述下闸极，其中所述第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，所述第一平坦部位于所述下闸极的正上方，所述第二平坦部位于未被所述下闸极所覆盖的所述基板的上方，所述阶梯部位于所述第一平坦部、所述第二平坦部以及所述下闸极三者之间；

一多晶半导体层，配置于所述下闸极上方的所述第一闸绝缘层上，具有一较大结晶部以及一较小结晶部，其中所述较小结晶部与所述阶梯部相对应，所述较大结晶部与所述第一平坦部相对应，所述较大结晶部之外配置有一源极和一汲极，且所述较大结晶部中的晶粒尺寸大于所述较小结晶部中的晶粒尺寸；

一第二闸绝缘层，配置于所述多晶半导体层上；以及

一上闸极，配置于所述第二闸绝缘层上，其中所述上闸极的长度小于所述下闸极的长度。

8.如权利要求10所述的薄膜晶体管，其特征在于，所述较大结晶部中的晶粒尺寸大于0.5微米；所述上闸极的长度介于0.3微米与1.8微米之间，所述下闸极的长度介于0.5微米与2.0微米之间；所述薄膜晶体管还包括：

一保护层，具有多个对应于所述源极、所述汲极以及所述上闸极的接触窗开口；以及

多个接触导体，形成于所述接触窗开口中，其中所述接触导体与所述源极、所述汲极以及所述上闸极电性连接。

9.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：

一基板；

一下闸极，配置于所述基板上；

一绝缘壁，位于所述下闸极的侧壁上；

一第一闸绝缘层，配置于所述基板上，覆盖所述下闸极以及所述绝缘壁，其中所述第一闸绝缘层具有一第一平坦部、一第二平坦部以及一阶梯部，所述第一平坦部位于所述下闸极的正上方，所述第二平坦部位于未被所述下闸极以及所述绝缘壁所覆盖的所述基板的上方，所述阶梯部位于所述第一平坦部、所述第二平坦部以及所述绝缘壁三者之间；

一多晶半导体层，配置于所述下闸极上方的所述第一闸绝缘层上，具有一较大结晶部以及一较小结晶部，其中所述较小结晶部与所述阶梯部相对应，所述较大结晶部与所述第一平坦部相对应，所述较大结晶部之外配置有一源极和一汲极，且所述较大结晶部中的晶粒尺寸大于所述较小结晶部中的晶粒尺寸；

一第二闸绝缘层，配置于所述多晶半导体层上；以及

一上闸极，配置于所述第二闸绝缘层上。

10.如权利要求9所述的薄膜晶体管，其特征在于，所述较大结晶部中的晶粒尺寸大于0.5微米；所述的薄膜晶体管还包括：

一保护层，具有多个对应于所述源极、所述汲极以及所述上闸极的接触窗开口；以及

多个接触导体，形成于所述接触窗开口中，其中所述接触导体与所述源极、所述汲极以及所述上闸极电性连接。

Images