CN101533662B - 一种闪存读写方法与闪存设备 - Google Patents

一种闪存读写方法与闪存设备 Download PDF

Info

Publication number
CN101533662B
CN101533662B CN2009100589000A CN200910058900A CN101533662B CN 101533662 B CN101533662 B CN 101533662B CN 2009100589000 A CN2009100589000 A CN 2009100589000A CN 200910058900 A CN200910058900 A CN 200910058900A CN 101533662 B CN101533662 B CN 101533662B
Authority
CN
China
Prior art keywords
read
write
flash
cell
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100589000A
Other languages
English (en)
Other versions
CN101533662A (zh
Inventor
周建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Symantec Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Symantec Technologies Co Ltd filed Critical Huawei Symantec Technologies Co Ltd
Priority to CN2009100589000A priority Critical patent/CN101533662B/zh
Publication of CN101533662A publication Critical patent/CN101533662A/zh
Application granted granted Critical
Publication of CN101533662B publication Critical patent/CN101533662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明实施例公开了一种闪存读写方法,包括:多层式与非型闪存中的多个层被预先划分为多个读写单元,所述每个读写单元在读/写数据一段时间后从读/写操作期进入读/写潜伏期;当所述多个读写单元中的一个读写单元从读/写操作期进入读/写潜伏期时,从所述另一个读写单元中读/写数据。本发明实施例同时公开了一种闪存设备。所述方法和闪存设备可有效提高闪存设备数据读/写效率。

Description

一种闪存读写方法与闪存设备
技术领域
本发明涉及领域电子技术领域,尤其涉及一种闪存读写方法与闪存设备。
背景技术
闪存(Flash)是一种非易失性随机访问存储介质,其不同于传统的易失性随机访问存储介质和挥发性存储器,当发生断电后其上数据不会消失,因此闪存可以作为外部存储器使用。与非型(NAND)闪存是一种常见的闪存设备,其从结构上可分为多层式储存单元(MLC,Multi Level Cell)与单层式储存单元(SLC,Single Level Cell)。其中,多层式与非型(NAND)闪存因为数据存储密度大、存储效率高而获得广泛应用。
由于NAND闪存的地址、数据与命令的输入输出端口(I/O,Input/Output)通道是复用的,其读写数据的过程比较复杂。NAND闪存写入数据的过程包括:先发送一个时钟周期的写命令1,再发送五个时钟周期的写地址,然后写入数据,写数据过程完成后,再发送一个时钟周期的写命令2表示数据已写完,再经过一段时间的写潜伏期后,进入查询状态判断是否写数据成功,如果没有成功写入数据则需要重新写入。NAND闪存读取数据的过程包括:先发送一个时钟周期的读命令1,再发送五个时钟周期的读地址,再发送一个时钟周期的读命令2,再经过一段时间的读潜伏期后,开始读出数据。
发明人发现,现有的多层式NAND闪存技术至少存在以下缺陷:由于多层式NAND闪存在数据读写过程中要经过一定时间的读潜伏期或写潜伏期,在读/写潜伏期内输入输出端口不能一直读/写数据,影响了数据读/写的效率。
发明内容
本发明实施例的目的在于提供一种闪存读写方法与闪存设备,以提高多层式与非型闪存的读写速度。
根据本发明的一实施例,提供一种闪存读写方法,包括如下步骤:
多层式与非型闪存中的多个层被预先划分为多个读写单元,所述多层式与非型闪存中的一个或数个层被预先划分为一个读写单元,所述每个读写单元在读/写数据一段时间后从读/写操作期进入读/写潜伏期;
当所述多个读写单元中的一个读写单元从读/写操作期进入读/写潜伏期时,从所述另一个读写单元中读/写数据。
根据本发明的又一实施例,提供一种闪存设备,所述设备包括控制单元和至少一个多层式与非型闪存;
所述至少一个多层式与非型闪存中包括多个读写单元,所述多层式与非型闪存中的一个或数个层被预先划分为一个读写单元,所述每个读写单元用于在读/写数据一段时间后从读/写操作期进入读/写潜伏期;
所述控制单元,用于当所述多个读写单元中的一个读写单元从读/写操作期进入读/写潜伏期时,从所述多个读写单元中的另一个读写单元中读/写数据。
根据对上述技术方案的描述,本发明实施例有如下优点:多层式与非型闪存中的多个层被预先划分为多个读写单元,当所述多个读写单元中的一个读写单元从读/写操作期进入读/写潜伏期时,从所述另一个读写单元中读/写数据,使得处于读/写操作期的读写单元在其它一个或多个读写单元的读/写潜伏期内进行数据读写,提高了数据读/写效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的实施例一提供的一种闪存读写方法的流程示意图;
图2为了一种多层式与非型闪存的结构示意图;
图3为本发明实施例二提供的多层式与非型闪存中多个读写单元依次进入读/写操作期的示意图;
图4为本发明的实施例三提供的一种闪存设备的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要注意的是,以下实施例只是本发明的优选实施例,这些实施例只用于描述本发明而不用于限定本发明。
实施例一
图1为本发明的实施例一提供的一种闪存读写方法的流程示意图,该方法包括如下步骤:
S11:多层式与非型闪存中的多个层被预先划分为多个读写单元,所述每个读写单元在读/写数据一段时间后从读/写操作期进入读/写潜伏期。
S12:当所述多个读写单元中的一个读写单元从读/写操作期进入读/写潜伏期时,从所述另一个读写单元中读/写数据。
本实施例一中多层式与非型闪存的多个层被预先划分为多个读写单元,使不同读写单元依次进入读/写操作期,使得处于读/写操作期的读写单元在其它一个或多个读写单元的读/写潜伏期内进行数据读写,提高了数据读/写效率。
在上述实施例一中,所述多层式与非型闪存可包括至少一片闪存,其中每片闪存可包括至少一个层。多层式与非型闪存中的每个层在读写数据时可不受其它层的影响,也就是说一个层可以被视为一个独立的与非型闪存。图2给出了一种多层式与非型闪存的结构示意图,图2中的多层式与非型闪存20可包 括A片闪存,分别为闪存片21,22,......,2A;其中每片闪存内可包括B个层,则该多层式与非型闪存总共有A×B个层。其中每个层可被视为一个独立的与非型闪存进行数据读写。
进一步地,S11可具体包括:多层式与非型闪存中的一个或数个层被预先划分为一个读写单元,使得所述多层式与非型闪存的多个层被预先划分为多个读写单元。由于多层式与非型闪中的层可各自独立地进行读写,每个层可作为一个读写单元,也可将多个层合在一起作为一个读写单元。
进一步地,在S12中,使所述若干个读写单元依次进入读/写操作期可具体包括:如果所述若干个读写单元为M个,当其中第i个读写单元从读/写操作期进入读/写潜伏期后,第i+1个读写单元进入读/写操作期,其中i为1,2,......,M-1中的任意值。
本实施例的所述读/写操作期是一个读写单元执行读操作或写操作的时期。读写单元写操作期可以包括:接收写命令1的时间、接收写入地址信息的时间、写入数据的时间、接收写命令2的时间;其中命令1代表写入动作开始,写命令2代表写入动作结束。写操作期结束后,读写单元进入查询状态判断是否写数据成功,也就是进入了写潜伏期,写潜伏期内的读写单元不再进行数据写操作。读操作/潜伏期与写操作/潜伏期类似,这里不再具体描述。
实施例二
本实施例二中提供的一个多层式与非型闪存包括A片闪存,其中每片闪存包括B层,则该多层式与非型闪存共有A×B层。这里每一层被预先划分为一个读写单元,则该多层式与非型闪存包括了A×B个读写单元。图3为本发明实施例二提供的多层式与非型闪存中多个读写单元依次进入读/写操作期的示意图。这里使该多层式与非型闪存的A×B个读写单元依次进入读/写操作期,如图3所示,在一个读写单元的读写周期中,T1时间段代表该读写单元处于读/写操作期,T2时间段代表该读写单元处于读/写潜伏期。当第1个读写单元处于读/写操作期时,其它读写单元不进行读写操作;当第1个读写单元 从读写操作期进入读/写潜伏期后,第2个读写单元开始进入读/写操作期,并在第1个读写单元的读/写潜伏期内读写数据;当第2个读写单元从读写操作期进入读/写潜伏期后,第3个读写单元开始进入读/写操作期,并在第1、2个读写单元的读/写潜伏期内读写数据;当第3个读写单元也转入读/写潜伏期后,第4个读写单元进行读写操作,此期间恰逢第1、2、3个读写单元均处于读/写潜伏期。这样依次类推,每个读写单元进入读/写潜伏期后,下一个读写单元进入读/写操作期,这样每个读写单元利用之前一个或多个读写单元的读/写潜伏期进行读/写操作,使之前一个或多个读写单元的读/写潜伏期得到有效利用。由于实际应用中读写单元的读/写潜伏期会较长,本实施例的技术方案可以使充分利用读写单元的读/写潜伏期,提高了读/写操作的效率,增加了多层式与非型闪存的数据读写速度。
在实际应用中,对多层式与非型闪存的每个层中又可包括多个块,每个块(Block)中又包括多个页(Page),每个页中又包括多个字节(Byte)。每个层作为一个读写单元,其数据读写可以是以页为单位的。在一个层中,每读一次数据可以读出一整个页的数据,每写一次数据页可以写入一整个页的数据。当把一个层作为一个读写单元时,每个层要依次进入读/写操作期,此时可以使每个层在一个读/写操作期内读写一页或多页数据。例如,如果多层式与非型闪存共有16个层,可先使第1层读写其层内的一页数据,然后进入读/写潜伏期;之后第2层读写其层内的一页数据,然后进入读/写潜伏期;依次类推,多层式与非型闪存的各层在其读/写操作期内读写一页或多页数据,之后进入读/写潜伏期,而下一层进入读/写操作期读写一页或多页数据,这样的读写数据方式可提高数据读写的速度和效率。
本领域普通技术人员可以理解上述方法实施例中的全部或部分流程,是可以通过计算机程序来指令相关硬件完成的,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM) 或随机存储记忆体(Random Access Memory,RAM)等。
实施例三
图4为本发明的实施例三提供的一种闪存设备的示意图,该闪存设备30包括控制单元31和至少一个多层式与非型闪存32;
所述至少一个多层式与非型闪存32中包括多个读写单元321,所述每个读写单元321用于在读/写数据一段时间后从读/写操作期进入读/写潜伏期;
所述控制单元31,用于当所述多个读写单元321中的一个读写单元从读/写操作期进入读/写潜伏期时,从所述多个读写单元321中的另一个读写单元中读/写数据。
本实施例三的闪存设备中多个读写单元依次进入读/写操作期,每个读写单元可利用其它一个或多个读写单元的读/写潜伏期读写数据,提高数据读写效率。
本实施例中所述每个读写单元321可以是所述至少一个多层式与非型闪存32中的一个或多个层。每个读写单元321可以在读/写一页或多页数据后从读/写操作期进入读/写潜伏期。
所述控制单元31可通过输入输出端口通道301与所述至少一个多层式与非型闪存32中的多个读写单元321相连。所述控制单元31可通过高级技术附加装置(ATA,Advanced Technology Attachment)接口302与外部设备33相连。所述外部设备33可以是PC、服务器等设备,用于通过所述控制单元31从闪存设备30的各读写单元321中依次读写数据,读写数据的具体过程在前面实施例中已经介绍,此处不再详述。
在实际应用中,多层式与非型闪存可以包括至少一片闪存,其中每片闪存可包括至少一个层。本实施例中的闪存设备的一种典型应用是固态硬盘(SSD,Solid State Disk)系统。
综上所述,本发明实施例将多层式与非型闪存中的多个层被预先划分为若干个读写单元,使所述若干个读写单元依次进入读/写操作期,当所述若干个 读写单元中的一个读写单元处于读/写操作期时,所述若干个读写单元中的其它一个或多个读写单元处于读/写潜伏期,当一个读写单元在读写数据一段时间后可从读/写操作期进入读/写潜伏期,此时另一读写单元进入读/写操作期并开始从所述另一读写单元中读写数据,使得处于读/写操作期的读写单元在其它一个或多个读写单元的读/写潜伏期内进行数据读写,提高了数据读/写效率与读写速度。
以上所述仅为本发明的几个实施例,本领域的技术人员依据申请文件公开的内容可以对本发明进行各种改动或变型而不脱离本发明的精神和范围。

Claims (8)

1.一种闪存读写方法,其特征在于,包括如下步骤:
多层式与非型闪存中的多个层被预先划分为多个读写单元,所述多层式与非型闪存中的一个或数个层被预先划分为一个读写单元,所述每个读写单元在读/写数据一段时间后从读/写操作期进入读/写潜伏期;
当所述多个读写单元中的一个读写单元从读/写操作期进入读/写潜伏期时,从另一个读写单元中读/写数据。
2.如权利要求1所述的方法,其特征在于,所述多层式与非型闪存包括至少2片闪存,其中每片闪存包括至少2个层。
3.如权利要求1所述的方法,其特征在于,所述每个读写单元在读/写数据一段时间后从读/写操作期进入读/写潜伏期包括:所述每个读写单元在读/写一页或多页数据之后从读/写操作期进入读/写潜伏期。
4.一种闪存设备,其特征在于,所述设备包括控制单元和至少一个多层式与非型闪存;
所述至少一个多层式与非型闪存中包括多个读写单元,所述多层式与非型闪存中的一个或数个层被预先划分为一个读写单元;
所述控制单元,用于控制当所述多个读写单元中的一个读写单元从读/写操作期进入读/写潜伏期时,从所述多个读写单元中的另一个读写单元中读/写数据。
5.如权利要求4所述的设备,其特征在于,所述多层式与非型闪存包括至少2片闪存,其中每片闪存包括至少2个层。
6.如权利要求4所述的设备,其特征在于,所述控制单元通过输入输出端口通道与所述至少一个多层式与非型闪存中的多个读写单元相连。
7.如权利要求4所述的设备,其特征在于,所述控制单元通过高级技术附加装置接口与外部设备相连。
8.如权利要求4至7中的任一项所述的设备,其特征在于,所述每个读写单元在读/写一页或多页数据后从读/写操作期进入读/写潜伏期。
CN2009100589000A 2009-04-09 2009-04-09 一种闪存读写方法与闪存设备 Active CN101533662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100589000A CN101533662B (zh) 2009-04-09 2009-04-09 一种闪存读写方法与闪存设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100589000A CN101533662B (zh) 2009-04-09 2009-04-09 一种闪存读写方法与闪存设备

Publications (2)

Publication Number Publication Date
CN101533662A CN101533662A (zh) 2009-09-16
CN101533662B true CN101533662B (zh) 2011-08-10

Family

ID=41104203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100589000A Active CN101533662B (zh) 2009-04-09 2009-04-09 一种闪存读写方法与闪存设备

Country Status (1)

Country Link
CN (1) CN101533662B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017527877A (ja) 2014-06-25 2017-09-21 華為技術有限公司Huawei Technologies Co.,Ltd. フラッシュメモリから/フラッシュメモリへデータを読み取る/書き込むための方法および装置、ならびにユーザ機器

Also Published As

Publication number Publication date
CN101533662A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
US11520660B2 (en) Storage devices hiding parity swapping behavior
US7627712B2 (en) Method and system for managing multi-plane memory devices
US11847330B2 (en) Adjustment of storage device parameters based on workload characteristics
CN106445724A (zh) 与受保护数据分开存储奇偶校验数据
KR101431205B1 (ko) 캐시 메모리 장치 및 캐시 메모리 장치의 데이터 처리 방법
CN101872644A (zh) 电子存储装置及其存储方法
CN107391389B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN102356382A (zh) Dram缓冲器管理装置和方法
TW200941499A (en) Hybrid flash memory storage device and method of controlling the same
CN102301428A (zh) 存储器装置、存储器管理装置及存储器管理方法
TWI692688B (zh) 快閃記憶體控制器及相關電子裝置
US11961561B2 (en) Memory device and method of operating the same
CN111158579A (zh) 固态硬盘及其数据存取的方法
CN101266828B (zh) 混合型闪存存储装置及其操作方法
CN101930407B (zh) 闪速存储器控制电路及其存储系统与数据传输方法
CN108664215B (zh) 数据储存装置以及其操作方法
DE112020004975T5 (de) SPEICHERUNGSVORRICHTUNGEN MIT MINIMALEN SCHREIBGRÖßEN VON DATEN
CN101533662B (zh) 一种闪存读写方法与闪存设备
CN102362263A (zh) Ssd控制器与ssd控制器的操作方法
US11586379B2 (en) Memory system and method of operating the same
US11507508B2 (en) Prediction-based selective flushing of data to memory
US11733920B2 (en) NVMe simple copy command support using dummy virtual function
US20210397505A1 (en) Stressed Epwr To Reduce Product Level DPPM/UBER
US11409459B2 (en) Data parking for SSDs with zones
CN104094238A (zh) 用于存储有效性掩码及操作设备的设备及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HUAWEI DIGITAL TECHNOLOGY (CHENGDU) CO., LTD.

Free format text: FORMER NAME: CHENGDU HUAWEI SYMANTEC TECHNOLOGIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 611731 Chengdu high tech Zone, Sichuan, West Park, Qingshui River

Patentee after: HUAWEI DIGITAL TECHNOLOGIES (CHENG DU) Co.,Ltd.

Address before: 611731 Chengdu high tech Zone, Sichuan, West Park, Qingshui River

Patentee before: CHENGDU HUAWEI SYMANTEC TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220818

Address after: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee after: HUAWEI TECHNOLOGIES Co.,Ltd.

Address before: 611731 Qingshui River District, Chengdu hi tech Zone, Sichuan, China

Patentee before: HUAWEI DIGITAL TECHNOLOGIES (CHENG DU) Co.,Ltd.