CN101533215A - 用于制造集成电路掩模的工具和方法 - Google Patents
用于制造集成电路掩模的工具和方法 Download PDFInfo
- Publication number
- CN101533215A CN101533215A CN200810211553A CN200810211553A CN101533215A CN 101533215 A CN101533215 A CN 101533215A CN 200810211553 A CN200810211553 A CN 200810211553A CN 200810211553 A CN200810211553 A CN 200810211553A CN 101533215 A CN101533215 A CN 101533215A
- Authority
- CN
- China
- Prior art keywords
- mask
- pattern characteristics
- pattern
- sensitivity
- dosage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明是有关于一种用于制造集成电路掩模的工具和方法。此工具至少包含灵敏度模块和检测单元。灵敏度模块是设计来指派图案特征至不同的资料型态,而检测单元是设计来根据相关的灵敏度来修复图案特征,其中每一灵敏度是藉由至少一阈值和像素来决定。此方法包含:指派图案特征至不同的资料型态;写入图案特征至掩模上;根据被指派的资料型态来检测具有不同灵敏度的图案特征;以及根据检测图案特征的步骤来修复掩模上的图案特征。本发明的实施例对于不同的图案特征(例如:主要特征、辅助特征和假性特征)使用不同的检测标准和检测及修复工具,如此可降低制造成本(检测成本和修复成本)及提高产出率。
Description
技术领域
本发明涉及一种用于制造掩模的工具和方法,特别是涉及一种用于制造集成电路掩模的工具和方法。
背景技术
在半导体技术中,光罩(掩模)是形成有预先设计的集成电路图案。这些掩模在微影制造工艺中,用来将预先设计的集成电路图案转换成多个半导体晶圆。此形成在掩模上的预先设计的集成电路图案为主要的图案。光罩上的任何缺陷都会被转换至这些半导体晶圆上并造成产能的问题。因此,掩模的制作整合了高精确度的制造工艺。为了确保每一个掩模是以高品质制造技术制作出来,进行了更进一步的检查和接续的整修步骤。然而,掩模上所形成的各种不同的图案特征是为了不同的功能而设计。现有对于掩模的检查和修整步骤过于紧凑,而且相对地导致低生产量和高制造成本。
由此可见,上述现有的用于制造集成电路掩模的工具和方法在产品结构、制造方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品及方法又没有适切的结构及方法能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新的用于制造集成电路掩模的工具和方法,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
有鉴于上述现有的用于制造集成电路掩模的工具和方法存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新的用于制造集成电路掩模的工具和方法,能够改进一般现有的用于制造集成电路掩模的工具和方法,使其更具有实用性。经过不断的研究、设计,并经反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,克服现有的制造集成电路掩模的方法存在的缺陷,而提供一种新的制造集成电路掩模的方法,所要解决的技术问题是降低掩模检查和修整步骤的复杂度,以提高生产量并减少制造成本,非常适于实用。
本发明的另一目的在于,克服现有的制造集成电路掩模的工具存在的缺陷,而提供一种新的制造集成电路掩模的工具,所要解决的技术问题是使提高掩模检查的正确性和修整的成功率,以提高生产量并减少制造成本,从而更加适于实用。
本发明的还一目的在于,克服现有的制造集成电路掩模的系统存在的缺陷,而提供一种新的制造集成电路掩模的系统,所要解决的技术问题是改善掩模的检查和修整效率,以提高生产量并减少制造成本,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造集成电路掩模的方法,其至少包含:指派多个图案特征至多个不同的资料型态;写入该多个图案特征至一掩模;根据被指派的该多个资料型态,利用多个不同的检测灵敏度来检测该多个图案特征;以及根据该检查该多个图案特征的步骤来修复该掩模上的该多个图案特征。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法,其中所述的多个图案特征至少包含:一第一图案特征,与一第一检测灵敏度相关;以及一第二图案特征,与低于该第一检测灵敏度的一第二检测灵敏度相关。
前述的方法,其中所述的第一图案特征至少包含一装置特征。
前述的方法,其中所述的第二图案特征至少包含从一光学近似修正特征和一假性图案所组成的一群组所选出的一元件。
前述的方法,其中所述的第一图案特征是相关于至少一图案层,该至少一图案层是预定形成于另一掩模上并转移至位于一半导体基材上的一邻近层。
前述的方法,其中所述的修复多个图案特征的步骤至少包含:利用一第一修复精确度来修复该第一图案特征;以及利用低于该第一修复精确度的一第二修复精确度来修复该第二图案特征。
前述的方法,其中所述的修复多个图案特征的步骤至少包含根据一相关修复精确度,来利用一修复工具修复每一该多个图案特征,该修复工具是选自由电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具所组成的一群组。
前述的方法,其中所述的检测该多个图案特征的步骤至少包含使用一虚拟影像测量系统。
前述的方法,其中所述的写入该多个图案特征的步骤至少包含根据相关于该掩模的一负载因子剂量图来利用一剂量写入每一该多个图案特征。
本发明的目的及解决其技术问题还采用于下技术方案来实现。依据本发明提出的一种用于制造集成电路掩模的掩模制造工具,其至少包含:一灵敏度模块,用于指派多个图案的多个图案特征至不同的资料型态,每一该多个图案特征是相关于多个灵敏度的其中之一;以及一检测单元,用于根据相关的该多个灵敏度来修复该多个图案特征;其中,每一该多个灵敏度是被至少一阈值和像素来特性化。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的掩模制造工具,其中所述的多个图案的至少一者为一光学近似修正图案。
前述的掩模制造工具,其中所述的灵敏度模块可用于根据每一该多个图案特征的一关键效果来指派具有该多个灵敏度的其中之一的该图案特征。
前述的掩模制造工具,其中所述的灵敏度模块是用于指派该多个图案特征至多个不同的资料层,每一该多个资料层是相关于该多个灵敏度的其中之一。
前述的掩模制造工具,其更至少包含选自由电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具所组成的一群组的一修复元件。
本发明的目的及解决其技术问题另外还采用于下技术方案来实现。依据本发明提出的一种用于制造集成电路掩模的掩模制造系统,其至少包含:一负载因子剂量模块,用于根据一负载因子剂量图,指派各种不同的多个剂量至多个图案特征;一掩模资料模块,用于根据被指派的该多个剂量,将该多个图案特征关联至不同的多个资料型态;以及一掩模写入单元,用于根据该多个资料型态,写入该多个图案特征。
本发明的目的及解决其技术问题还可采用于下技术措施进一步实现。
前述的掩模制造系统,其中所述的负载因子剂量模块可操作来提供一第一剂量图和一第二剂量图,该第一剂量图可被该掩模写入单元读取,该第二剂量图可被工程人员读取。
前述的掩模制造系统,其更包含一掩模检测单元,设计来根据各种不同的多个检测灵敏度来检测该多个图案特征。
前述的掩模制造系统,其中所述的掩模资料模块设计来再指派该多个检测灵敏度至一特定资料型态。
前述的掩模制造系统,其更包含一掩模修复单元,用于利用各种不同的多个修复精确度来修复该多个图案特征。
前述的掩模制造系统,其中所述的多个剂量是根据该多个图案特征的一布局近似因子来被指派。本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,本发明的主要技术内容如下:
为达到上述目的,本发明提供了一种制造掩模的方法。在一实施例中,此方法包含写入多个图案特征于掩模上;检测这些具有不同检测灵敏度的图案特征;以及根据检测这些图案特征的步骤来修复这些掩模上的图案特征。此方法可进一步包含指派不同的资料型态和资料层或其多样化的组合(或一起称为资料型态)至这些图案特征,以表示出不同的检测灵敏度。
在此方法中,此多个图案特征可包含相关于第一检测灵敏度的第一图案特征及与低于第一检测灵敏度的第二检测灵敏度相关的第二检测特征。此第一图案特征可包含装置特征(集成电路特征)。此第二图案特征可包含选自由光学近似特征和假性图案所组成的一群组的元件。第一图案特征可包含相关于预定形成于另一掩模上并转移至一半导体基材上的邻近层的至少一图案层。这些图案特征的修复步骤可包含利用第一修复精确度来修复第一图案特征;以及利用低于第一修复精确度的第二修复精确度来修复第二图案特征。修复这些图案特征的修复步骤可包含根据相关的修复精确度,来运用选自由电子束修复工具、原子力显微镜(Atomic Force Microscope,AFM)微机械、聚焦离子束工具和激光束工具所组成的群组的修复工具。检测这些图案特征的步骤可包含运用虚拟影像测量系统。写入这些图案特征的步骤可包含根据与掩模有关的负载因子剂量图,来利用一剂量来写入每一特征。
此外,为达到上述目的,本发明还提供了一种掩模制造工具。在一实施例中,检测工具包含设计来指派图案特征至不同资料型态的一灵敏度模块,每一图案特征是有关于多个灵敏度的其中之一;以及设计来根据相关的灵敏度来修复这些图案特征的一检测单元。
在此掩模检测工具中,每一灵敏度可藉由至少一阈值和像素来特征化。灵敏度模块可操作来根据图案特征的效果关键性来指派具有这些灵敏度的其中之一的图案特征。修复单元可包含选自由电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具所组成的群组的其中之一。
另外,为达到上述目的,本发明另还提供了一种掩模制造系统。在一实施例中,掩模制造系统包含设计来写入图案特征于掩模上的掩模写入单元,以及设计来根据负载因子剂量图,指派具有特定剂量的图案特征的其中之一的负载因子剂量模块。
本发明亦提供另一种掩模制造系统。在一实施例中,掩模制造系统包含设计来根据负载因子剂量图,指派具有多样化剂量的图案特征的负载因子剂量模块;设计来根据指派的剂量,使图案特征相关联于不同资料型态的一掩模资料模块;以及设计来根据相关的资料类型写入图案特征的掩模写入单元。
在不同的实施例中,本发明的掩模制造系统可进一步包含:设计来根据多样化的检测灵敏度来进行检测的掩模检测单元。此掩模制造系统可进一步包含设计来利用多样化的修复精确度来修复图案特征的掩模修复单元。此特定剂量可更基于图案特征的布局近似因子来被指派。此负载因子剂量模块可操作来提供掩模写入单元可读取的第一剂量图和工程人员可读取的第二剂量图。
在不同的实施例中,根据不同的资料型态和/或不同的资料层(或一起称为不同的资料型态)来指派多个图案特征,以表示出不同的写入剂量、不同的检测灵敏度、修复精确度或其组合。因此,掩模制造系统和方法可根据指派的资料型态来进行对应至特定剂量的一写入步骤、对应至特定灵敏度的一检测步骤、和/或具有特定修复精确度的一检测制造工艺。
借由上述技术方案,本发明用于制造集成电路掩模的工具和方法至少具有下列优点及有益效果:
本发明的实施例对于不同的图案特征(例如:主要特征、辅助特征和假性特征)使用不同的检测标准和检测及修复工具,如此可降低制造成本(检测成本和修复成本)及提高产出率。
综上所述,本发明是有关于一种用于制造集成电路掩模的工具和方法。此工具至少包含灵敏度模块和检测单元。灵敏度模块是设计来指派图案特征至不同的资料型态,而检测单元是设计来根据相关的灵敏度来修复图案特征,其中每一灵敏度是藉由至少一阈值和像素来决定。此方法包含:指派图案特征至不同的资料型态;写入图案特征至掩模上;根据被指派的资料型态来检测具有不同灵敏度的图案特征;以及根据检测图案特征的步骤来修复掩模上的图案特征。本发明具有上述诸多优点及实用价值,其不论在产品结构、方法或功能上皆有较大的改进,在技术上有显著的进步,并产生了好用及实用的效果,且较现有的用于制造集成电路掩模的工具和方法具有增进的突出功效,从而更加适于实用,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是绘示根据一实施例的掩模制造方法的流程示意图。
图2A和图2B是绘示根据本发明的不同实施例的方面所建构的掩模的俯视图。
图3A和图3B是绘示根据本发明的不同实施例的方面所建构的掩模图案的俯视图。
图3C是绘示关键尺寸对剂量的例示关系图。
图4是绘示根据本发明一实施例的方面所建构的例示多灵敏度检测步骤的方框示意图。
图5是绘示根据本发明一实施例的方面所建构的例示掩模图案的俯视图。
图6A至图6D是绘示根据本发明一实施例的方面所建构的例示掩模图案的俯视图。
图7A至图7B是绘示根据本发明一实施例的方面所建构的例示掩模图案的俯视图。
100:光罩制造方法 112:步骤
114:步骤 116:步骤
200:掩模 210:透明基材
212:电路特征 214:离散条状物
216:特征 220:掩模图案
222:电路特征 224:电路特征
226:电路特征 228:假性特征
230:掩模 232:区域
234:区域 240:掩模
242:区域 244:剂量图
250:灵敏度检测模块 252:灵敏度群组
254:灵敏度群组 256:灵敏度群组
258:灵敏度群组 262:修复规则
264:修复规则 266:修复规则
268:修复规则 270:图案
272:特征 274:特征
276:重叠区域 280:掩模图案
282:接触特征 284:离散条状物
284:离散条状物 290:结构
292:多晶硅特征 294:主动区域特征
298:假性特征
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的用于制造集成电路掩模的工具和方法其具体实施方式、结构、方法、步骤、特征及其功效,详细说明如后。
可理解的是,以下的揭露提供许多实施例和例示,是实施本发明的不同特征。以下所述的构件与排列的例示是用于简化本发明。当然,这些例示仅为举例说明,并不用于限制本发明。此外,本发明可能会在各种例子中重复使用参考数字和/或字母符号,此重复使用是为了简要清楚说明的目的,其本身并不指定所讨论的各种实施例和/或结构间的关系。
图1为一实施例中掩模(Mask,Photomask or Reticle)制造方法100的流程示意图。图1至图7是表示根据本发明的方面所制造的掩模,而方法100是以图1至图7中所附加的标号来做说明如下。
方法100是由步骤112开始,在掩模上写上多个图案特征,如同图2A所绘示。在一实施例中,掩模200包含透明基材210。透明基材210可包含熔融氧化硅(Fused Silica,SiO2)、氟化钙(CaF2)和/或其他合适的材料。在本实施例中,掩模基材包含熔融石英。电路图案被写入透明基材。掩模图案包含如图2A和图2B所绘示的多个图案特征。掩模图案包含预定形成于基材上的电路图案的几何图样,此基材例如为半导体晶圆。在一实施例中,掩模包含如图2A所绘示的集成电路特征212。
掩模图案包含多样化的辅助特征,以在转换集成电路图案至基材的微影制造工艺中,强化成像的品质和/或解析度,此基材是例如半导体晶圆。举例而言,多个特征被并入掩模中,且设置于集成电路特征附近,以利用光学邻近修补技术(Optical Proximity Correction,OPC)来补偿光学邻近错误。这些特征亦指OPC特征。
在一实施例中,OPC特征包含如图2A所绘示的离散条状物214。离散条状物为已证实有效的OPC技术,此OPC技术是用于加强现有或未来技术节点的晶圆成像的效果。离散条状物可为次解析度(Sub-Resolution)特征,并放置于邻接隔离和半隔离线的掩模上,以使其成像为致密线(DenseLline)。
在另一实施例中,OPC特征包含其他辅助特征,例如截线(Serif)和锤头(Hammerhead),以做为如图2A所绘示的特征216的线端处理。两个有关的光学邻近效应为线端缩短和角落变圆,线的末端易从设计指定之处缩短,而掩模上的方形角落会在晶圆上成像为圆形角落。如截线型态和锤头型态的线端处理,是在晶圆上延伸出线的末端,以使最后成像的线具有所需的长度和锐利的角落。
这些OPC特征也可包含其他适合的特征来减少光学邻近效应。例如:由于光学邻近效应,等宽度的线是以不同的间距来不同地成像,而隔离线是与致密线则不相同地成影。线偏差(Line Biasing)可调整掩模的线的宽度,以补偿这个跨过间距的线宽变化。在另一个实施例中,OPC或其他掩模特征可被并入掩模图案(掩模布局),以补偿所有的图案负载效应。
在另一个实施例中,掩模图案可包含并入至集成电路特征的假性特征。例如:图2B是表示一个具有多样化的集成电路特征222、224和226的示范掩模图案220的俯视图。掩模图案220也包含有设置于邻近集成电路特征的多个假性特征228。在一实施例中,假性特征被用来强化学机械研磨(Chemical Mechanical Polishing,CMP)制造工艺。在一范例中,为此目的,假性金属特征被设计并整合入镶嵌结构(Damascene Structure)中,以使图案密度更为一致,来改进平面化制造工艺。在其他的实施例中,假性特征被用来改进图案密度,降低平坦外观的偏差(例如”碟状化”),和/或减少蚀刻负载效应。
掩模图案可被形成于吸收层上,此吸收层是涂布于掩模基材110上。在各种不同的实施例中,吸收层可包含铬、硅化钼、和/或其他适合的材料。吸收层涂布在掩模基材上,接着被图案化来形成掩模图案。
在另一实施例中,掩模图案可至少部分地包含相移特征,相移特征是指如相移掩模(Phase Shift Mask,PSM)。掩模可形成于一个或多个涂布在掩模基材110的相移材料层上。例如:相移材料层亦可为吸收层,而相移材料层包含硅化钼。在另一实施例中,相移材料层可为涂布在掩模基材的透明材料,而相移材料层包含氧化硅。在另一实施例中,相移材料层包含部分的透明掩模基材。例如:相移掩模的掩模图案被形成于透明熔融石英基材。
用于将掩模图案写入掩模的方法可包含光阻图案化和蚀刻制造工艺。当被涂布的光阻层根据设计的掩模图案被图案化后,实施蚀刻制造工艺来部分地移除下方层,以将光阻图案转换至下方层。此下方层包含一被涂布的吸收层、被涂布的相位移层和/或透明基材。在图案化制造工艺中,使用掩模写入技术,例如电子束写入,来将设计的掩模图案写入吸收层。其他的写入方法,例如离子束写入,可选择性地使用来形成掩模图案。在蚀刻制造工艺中,蚀刻率和蚀刻动作可依照整体的蚀刻图案密度来决定,此是指整体的蚀刻负载效应。此图案密度可定义为相关图案特征区域。整体蚀刻负载效会造成图案尺寸(或关键尺寸(Critical Dimensions,CD))变异。举例来说明此现象,若于蚀刻制造工艺后图案密度为30%的一图案特征以100nm的宽度为标的,则图案密度为20%的同一图案或许可达到95nm的宽度,而图案密度为40%的同一图案或许可达到105nm的宽度。与理想尺寸变异有关的尺寸变异可被称为整体蚀刻偏差(或整体负载偏差)。一般而言,除了整体蚀刻偏差外,整体图案负载效应也可包含其他的效应,例如邻近效应(Proximate Effect)和在电子束写入过程中的雾化效应(FoggingEffect)。虽然本发明的大部分实施例是有关于蚀刻制造工艺,但其他的制造工艺,如电子束写入和相关的整体效应,亦可被包含并考虑于方法100中,而不与本发明的精神悖离。为了简化起见,蚀刻制造工艺是在此描述并绘示。蚀刻制造工艺也可包含与局部图案密度有关的微负载效应(Micro-Loading Effect)。在将掩模图案写入掩模200的步骤112期间,剂量图(Dose Map)被建构来调整局部写入剂量(能量),以补偿多样化的负载效应和/或其他位置相关的变异。在一范例中,缩短或延长电子束辐射于一点的持续时间来改变剂量。在另一实施例中,调整投射至一点的电子束密度的高低来变化剂量。参照图3A,掩模230包含两个整体密度(GlobalDensities)不同的区域232和234。例如:第一区域232具有大约20%的整体图案密度(Global Pattern Density),而第二区域234具有大约80%的整体图案密度。通过如图3C所绘示的示范性关键尺寸对剂量的实验图示,可藉由实验来找出对应多样化的剂量的关键尺寸。各种不同的整体区域所对应的剂量,可藉由使用关键尺寸对剂量的图示来决定。例如:第一区域232所对应的剂量可根据第一区域232的整体图案密度和相关的整体负载偏差(Global Loading Bias),从关键尺寸对剂量的实验图示来解析得到。负载偏差可由实验获得。因此,获得的剂量被分配至第一区域232。类似地,第二区域234所对应的剂量也可根据第二区域232整体图案密度和相关的整体负载偏差,从关键尺寸对剂量的实验图示来解析得到。此剂量被指派至第二区域234。因此,对应至各种不同区域的一组整体剂量可被决定,并称为剂量图。整体区域的尺寸可被选择。整体剂量图可伴随位置相关剂量来实施掩模写入制造工艺,以补偿整体负载效应。
参照图3B,也可相似地使用局部的剂量图。掩模240被分割为多个区域242,每一区域具有其局部图案密度。对应至各种不同区域的剂量可使用关键尺寸对剂量的图式,例如剂量图244来找出。举例而言,一特定区域的剂量可根据相关的负载偏差和在此特定区域相关的图案密度,来从关键尺寸对剂量的图式中解析得到。如此,获得的剂量被指派至此特定区域。重复此程序,直到所有的区域都被指派到。如此,可决定对应至多个区域242的一组剂量,并将其当成局部剂量图。局部区域的尺寸可被适当地选择。此剂量图被用来实施掩模写入制造工艺,以利用对应至每一区域的局部化的剂量来补偿局部负载效应。在一实施例中,局部剂量图和整体剂量图可以结合为一剂量图来降低整体和局部负载效应。
掩模写入制造工艺所应用的掩模制作(或掩模写入)工具,例如电子束写入工具,被设计包含有剂量图模块且使一剂量图运用于掩模写入制造工艺。例如:写入工具被设计基于图案、负载偏差和关键尺寸变异,来决定掩模图案对应的剂量图。更深入地说明本范例,剂量图被储存于写入工具的资料库中,且在写入制造工艺中用于根据不同区域来改变剂量,以形成掩模上的掩模图案。这些区域可根据每一区域的关键性来分割成不同的尺寸。
参照图1、图2、图4至图6,方法100进行至步骤112,方法100藉由检测多个形成于掩模上的掩模特征进行至步骤114。掩模检测制造工艺是以找出掩模缺陷为目标,以修复掩模及加强掩模生产和制造。在此步骤的检测过程是利用不同的检测标准。如前述的图2A和图2B所述,掩模图案包含不同的特征包含集成电路特征(主要特征)、辅助特征和假性特征。因为掩模有不同的关键性,因此每一特征具有自己的灵敏度。例如:主要特征对关键尺寸变异较为灵敏,且需以严格的标准来检测。在另一例子中,辅助图案可比主要特征不灵敏,且需以宽松的标准来检测。在另一例子中,假性图案可比主要特征更不灵敏,且需以更宽松的标准来检测。现有的检测程序是使用一标准来检测所有的掩模特征,导致不正确的失败、高制造成本(高检测成本和高修复成本)及低产出率。
在一实施例中,多样化的灵敏度检测程序包含建立像素尺寸(区域的尺寸)和阈值(检测通过/失败的标准)。小的像素尺寸可导致高检测成本。大的像素区域可导致较差的检测效果。适当的像素尺寸可基于上述两个因子和/或其他相关的因子来选择。每一个像素可基于每一特定区域的灵敏度(或关键性)和区域的特征来具有不同的尺寸和/或形状。每个区域(像素)的阈值可依照区域的区域关键性和图案的特征来不同地选择,更严格地或是更松散地选择。
灵敏度不仅是与特征的型态有关,更与装置的效能有关。更进一步而言,灵敏度是有关于当掩模图案被转移至半导体晶圆时,在一近似层(Approximate Layer)的同一区域的特征和其他特征的关系和此关系的关键性。例如:图5绘示了形成于不同掩模且即将被转移至半导体晶圆的同区域但不同层的图案270。图案270包含特征272和另一特征274。掩模图案270亦包含重叠区域276。在用于说明的一例子中,图案特征272为即将形成于多晶硅层的特征。图案特征274定义了一个半导体晶圆中的主动区域。在掩模检测制造工艺中,重叠区域276较为灵敏且需要更严格的标准。此例子的更进一步而言,区域272、274和276可具有不同的灵敏度,因此被指派不同的阈值。
图4为根据本发明的方面的示范性实施例所建构的多样化的灵敏度检测模块250的方框示意图。掩模图案中的多个图案特征可被分类为各种不同的灵敏度群组252、254、256和258等。每一灵敏度群组具有自己的像素尺寸和检测阈值。例如:灵敏度群组252具有其像素和阈值,分别定义为像素A和阈值A。灵敏度群组254具有其像素和阈值,分别定义为像素B和阈值B。灵敏度群组254具有其像素和阈值,分别定义为像素C和阈值C等。
参照图6A至图6D。图6A至图6D为一实施例的示范性掩模图案的俯视图。为了说明,具有不同灵敏度的图案的分类是描述于此。图6A的掩模图案280包含接触特征282和位置接近于接触特征的多样化的离散条状物284和286。在现有的检测程序中,所有的图案特征皆具有不变的一阈值。根据本发明,每一特征可被分类至一不同的灵敏度群组且被指派有不同的阈值。在一实施例中,灵敏度(和/或阈值)可为绘图设计系统(Graphic DesignSystem,GDS)文件的资料型态和/或资料层。GDS为掩模电路布局的二进制格式。GDS格式包含资料层和资料型态(不管何时,为了简化,资料层和资料型态可一起称为资料型态。例如:GDS格式中的接触特征可包含资料层标示为31和资料型态0(GDS:31,0)。因为每一资料型态和资料层具有不同的值,因此它们可被用来表示图案特征的阈值。更深入地来说明本例,接触特征282被分类为第一敏感度群组,如图6B所示且以资料型态0来表示。离散条状物284被分类为第二敏感度群组,如图6C所示且被表示为资料型态1。离散条状物286被分类为第三敏感度群组,如图6D所示且被表示为资料型态2。更深入地来说明本例,若灵敏度是以1至100且最高灵敏度为100来量测。在一例子中,接触特征282可以灵敏度1来指派。离散条状物284可以灵敏度90来指派。离散条状物286可以灵敏度80来指派。
图7A是绘示具有形成于不同掩模上的多晶硅特征292和主动区域特征294的结构290。当多晶硅特征292具有资料层17和资料型态0(GDS:17,0),而主动区域特征具有资料层6和资料型态0(GDS:6,0)。多晶硅特征292和主动区域特征294之间的重叠区域具有不同的灵敏度,此灵敏度可通过运用“与”逻辑关系于“(6,0)与(17,0)”的运作来决定,GDS的结果为(50,1)。不与主动区域重叠的多晶硅特征的灵敏度可通过“非”逻辑关系于”(17,0)非(6,0)”的运作来决定,GDS的结果为(50,2)。因此,多晶硅区域的重叠区域具有与非重叠区域不同的灵敏度。图7B是绘示多个假性特征298。假性特征298的GDS资料(50,0)。
用来检测写入于掩模的掩模图案的检测工具包含特化的灵敏度模块,以致能光罩图案的多样化的灵敏度检测。与检测工具整合的特化的灵敏度模块致能了阈值和/或像素的建置和检测,且致能了可决定每一图案特征自身的灵敏度的两个或多个层检测程序,可视为多样化的层。在一实施例中,掩模检测程序包含虚拟影像测量系统(Aerial Image MeasurementSystem,AIMS)的利用。
参照图1,此方法进行至步骤116,以修复掩模检测步骤所辨识出的掩模缺陷。掩模修复制造工艺根据多样化的图案特征的特有的灵敏度,来对图案特征使用不同的精确度。多样化的修复工具根据不同图案特征的灵敏度来修复它们的特征。在一实施例中,不同的像素可请求不同的修复工具。越低灵敏度的特征可使用精确度越低的修复工具。
参照图4,灵敏度群组252利用修复规则262和相关的修复工具来修复,以及利用虚拟影像测量系统来确认/检查/检测影像。灵敏度群组254是运用修复规则264...等等。类似地,灵敏度群组256利用修复规则266和相关的修复工具来修复;灵敏度群组258利用修复规则268和相关的修复工具来修复。在一实施例中,多样化的修复工具包含电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具,每一个都具有不同的精确度。例如:灵敏度群组252的图案特征可利用电子束修复工具来修复掩模。灵敏度群组254的掩模特征可利用原子力显微镜微机械来修复掩模。灵敏度群组256的掩模特征可利用聚焦离子束工具来修复掩模。灵敏度群组258的掩模特征可利用电子束修复工具来修复掩模。
因此,本发明提供一种制造掩模的方法。在一实施例中,此方法包含写入多个图案特征于掩模上;检测这些具有不同检测灵敏度的图案特征;以及根据检测这些图案特征的步骤来修复这些掩模上的图案特征。此方法可进一步包含指派不同的资料型态和资料层或其多样化的组合(或一起称为资料型态)至这些图案特征,以表示出不同的检测灵敏度。
在此方法中,此多个图案特征可包含相关于第一检测灵敏度的一第一图案特征及与低于第一检测灵敏度的一第二检测灵敏度相关的一第二检测特征。此第一图案特征可包含装置特征(集成电路特征)。此第二图案特征可包含选自由光学近似特征和假性图案所组成的一群组的元件。第一图案特征可包含相关于预定形成于另一掩模上并转移至一半导体基材上的邻近层的至少一图案层。这些图案特征的修复步骤可包含利用一第一修复精确度来修复第一图案特征;以及利用低于第一修复精确度的一第二修复精确度来修复第二图案特征。修复这些图案特征的修复步骤可包含根据相关的修复精确度,来运用选自由电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具所组成的群组的一修复工具。检测这些图案特征的步骤可包含运用虚拟影像测量系统。写入这些图案特征的步骤可包含根据与掩模有关的负载因子剂量图,来利用一剂量写入每一这些特征。
本发明亦提供一掩模制造工具。在一实施例中,检测工具包含设计来指派图案特征至不同资料型态的一灵敏度模块,每一图案特征是有关于多个灵敏度的其中之一;以及设计来根据相关的灵敏度修复这些图案特征的一检测单元。
在此掩模检测工具中,每一灵敏度可藉由至少一阈值和像素来特征化。灵敏度模块可操作来根据图案特征的效果关键性来指派具有这些灵敏度的其中之一的图案特征。修复单元可包含选自由电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具所组成的群组的一者。
本发明亦提供一种掩模制造系统。在一实施例中,掩模制造系统包含设计来写入图案特征于一掩模上的一掩模写入单元,以及设计来根据一负载因子剂量图,指派具有特定剂量的图案特征的其中之一的一负载因子剂量模块。
本发明亦提供另一种掩模制造系统。在一实施例中,掩模制造系统包含设计来根据一负载因子剂量图,指派具有多样化剂量的图案特征的一负载因子剂量模块;设计来根据指派的剂量,使图案特征相关联于不同资料型态的一掩模资料模块;以及设计来根据相关的资料类型写入图案特征的一掩模写入单元。
在不同的实施例中,揭露的掩模制造系统可进一步包含:设计来根据多样化的检测灵敏度来进行检测的一掩模检测单元。此掩模制造系统可进一步包含设计来利用多样化的修复精确度来修复图案特征的一掩模修复单元。此特定剂量可更基于图案特征的布局近似因子来被指派。此负载因子剂量模块可操作来提供掩模写入单元可读取的第一剂量图和工程人员可读取的第二剂量图。
在不同的实施例中,根据不同的资料型态和/或不同的资料层(或一起称为不同的资料型态)来指派多个图案特征,以表示出不同的写入剂量、不同的检测灵敏度、修复精确度或其组合。因此,掩模制造系统和方法可根据指派的资料型态来进行对应至特定剂量的一写入步骤、对应至特定灵敏度的一检测步骤、和/或具有特定修复精确度的一检测制造工艺。
本发明的实施例对于不同的图案特征(例如:主要特征、辅助特征和假性特征)使用不同的检测标准和检测及修复工具,如此可降低制造成本(检测成本和修复成本)及提高产出率。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用于限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (20)
1、一种制造集成电路掩模的方法,其特征在于其至少包含:
指派多个图案特征至多个不同的资料型态;
写入该多个图案特征至一掩模;
根据被指派的该多个资料型态,利用多个不同的检测灵敏度来检测该多个图案特征;以及
根据该检查该多个图案特征的步骤来修复该掩模上的该多个图案特征。
2、根据权利要求1所述的方法,其特征在于其中所述的多个图案特征至少包含:
一第一图案特征,与一第一检测灵敏度相关;以及
一第二图案特征,与低于该第一检测灵敏度的一第二检测灵敏度相关。
3、根据权利要求2所述的方法,其特征在于其中所述的第一图案特征至少包含一装置特征。
4、根据权利要求2所述的方法,其特征在于其中所述的第二图案特征至少包含从一光学近似修正特征和一假性图案所组成的一群组所选出的一元件。
5、根据权利要求2所述的方法,其特征在于其中所述的第一图案特征是相关于至少一图案层,该至少一图案层是预定形成于另一掩模上并转移至位于一半导体基材上的一邻近层。
6、根据权利要求2所述的方法,其特征在于其中所述的修复多个图案特征的步骤至少包含:
利用一第一修复精确度来修复该第一图案特征;以及
利用低于该第一修复精确度的一第二修复精确度来修复该第二图案特征。
7、根据权利要求6所述的方法,其特征在于其中所述的修复多个图案特征的步骤至少包含根据一相关修复精确度,来利用一修复工具修复每一该多个图案特征,该修复工具是选自由电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具所组成的一群组。
8、根据权利要求1所述的方法,其特征在于其中所述的检测该多个图案特征的步骤至少包含使用一虚拟影像测量系统。
9、根据权利要求1所述的方法,其特征在于其中所述的写入该多个图案特征的步骤至少包含根据相关于该掩模的一负载因子剂量图来利用一剂量写入每一该多个图案特征。
10、一种用于制造集成电路掩模的掩模制造工具,其特征在于其至少包含:
一灵敏度模块,用于指派多个图案的多个图案特征至不同的资料型态,每一该多个图案特征是相关于多个灵敏度的其中之一;以及
一检测单元,用于根据相关的该多个灵敏度来修复该多个图案特征;
其中,每一该多个灵敏度是被至少一阈值和像素来特性化。
11、根据权利要求10所述的掩模制造工具,其特征在于其中所述的多个图案的至少一者为一光学近似修正图案。
12、根据权利要求10所述的掩模制造工具,其特征在于其中所述的灵敏度模块可用于根据每一该多个图案特征的一关键效果来指派具有该多个灵敏度的其中之一的该图案特征。
13、根据权利要求10所述的掩模制造工具,其特征在于其中所述的灵敏度模块是用于指派该多个图案特征至多个不同的资料层,每一该多个资料层是相关于该多个灵敏度的其中之一。
14、根据权利要求10所述的掩模制造工具,其特征在于其更至少包含选自由电子束修复工具、原子力显微镜微机械、聚焦离子束工具和激光束工具所组成的一群组的一修复元件。
15、一种用于制造集成电路掩模的掩模制造系统,其特征在于其至少包含:
一负载因子剂量模块,用于根据一负载因子剂量图,指派各种不同的多个剂量至多个图案特征;
一掩模资料模块,用于根据被指派的该多个剂量,将该多个图案特征关联至不同的多个资料型态;以及
一掩模写入单元,用于根据该多个资料型态,写入该多个图案特征。
16、根据权利要求15所述的掩模制造系统,其特征在于其中所述的负载因子剂量模块可操作来提供一第一剂量图和一第二剂量图,该第一剂量图可被该掩模写入单元读取,该第二剂量图可被工程人员读取。
17、根据权利要求15所述的掩模制造系统,其特征在于其更包含一掩模检测单元,设计来根据各种不同的多个检测灵敏度来检测该多个图案特征。
18、根据权利要求17所述的掩模制造系统,其特征在于其中所述的掩模资料模块设计来再指派该多个检测灵敏度至一特定资料型态。
19、根据权利要求15所述的掩模制造系统,其特征在于其更包含一掩模修复单元,用于利用各种不同的多个修复精确度来修复该多个图案特征。
20、根据权利要求15所述的掩模制造系统,其特征在于其中所述的多个剂量是根据该多个图案特征的一布局近似因子来被指派。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/048,043 US8120767B2 (en) | 2008-03-13 | 2008-03-13 | Mask making decision for manufacturing (DFM) on mask quality control |
US12/048,043 | 2008-03-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101533215A true CN101533215A (zh) | 2009-09-16 |
CN101533215B CN101533215B (zh) | 2013-02-27 |
Family
ID=41063086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102115536A Active CN101533215B (zh) | 2008-03-13 | 2008-09-19 | 用于制造集成电路掩模的工具和方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8120767B2 (zh) |
CN (1) | CN101533215B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100961204B1 (ko) | 2008-06-18 | 2010-06-09 | 주식회사 하이닉스반도체 | 혼합 보조 패턴을 이용한 반도체 소자의 패턴 형성 방법 |
US8196072B2 (en) | 2010-03-31 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of patterning semiconductor device |
US8598032B2 (en) * | 2011-01-19 | 2013-12-03 | Macronix International Co., Ltd | Reduced number of masks for IC device with stacked contact levels |
CN103091972B (zh) * | 2011-11-03 | 2016-08-31 | 无锡华润上华科技有限公司 | 一种光刻掩模 |
USD758372S1 (en) | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
CN104375378B (zh) * | 2013-08-14 | 2019-04-26 | 上海凸版光掩模有限公司 | 光掩模制造方法 |
US9262578B2 (en) * | 2014-04-25 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
USD776664S1 (en) * | 2015-05-20 | 2017-01-17 | Chaya Coleena Hendrick | Smart card |
EP3121833A1 (en) * | 2015-07-20 | 2017-01-25 | Aselta Nanographics | A method of performing dose modulation, in particular for electron beam lithography |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040892A (en) | 1997-08-19 | 2000-03-21 | Micron Technology, Inc. | Multiple image reticle for forming layers |
JPH1195405A (ja) * | 1997-09-19 | 1999-04-09 | Sony Corp | フォトマスクの製造方法 |
US6284443B1 (en) * | 1999-04-30 | 2001-09-04 | International Business Machines Corporation | Method and apparatus for image adjustment |
US6654488B1 (en) * | 1999-07-01 | 2003-11-25 | International Business Machines Corporation | Fill pattern inspection |
US6873720B2 (en) * | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
TWI229894B (en) * | 2002-09-05 | 2005-03-21 | Toshiba Corp | Mask defect inspecting method, semiconductor device manufacturing method, mask defect inspecting apparatus, generating method of defect influence map, and computer program product |
US7251807B2 (en) * | 2005-02-24 | 2007-07-31 | Synopsys, Inc. | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
JP2008226905A (ja) * | 2007-03-08 | 2008-09-25 | Fujitsu Ltd | 電子線描画方法、マスクデータの生成方法及び電子線描画用マスクの形成方法 |
-
2008
- 2008-03-13 US US12/048,043 patent/US8120767B2/en not_active Expired - Fee Related
- 2008-09-19 CN CN2008102115536A patent/CN101533215B/zh active Active
-
2012
- 2012-02-16 US US13/398,165 patent/US8319962B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090232384A1 (en) | 2009-09-17 |
CN101533215B (zh) | 2013-02-27 |
US8120767B2 (en) | 2012-02-21 |
US8319962B2 (en) | 2012-11-27 |
US20120211675A1 (en) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101533215B (zh) | 用于制造集成电路掩模的工具和方法 | |
US10451563B2 (en) | Inspection of photomasks by comparing two photomasks | |
CN101002141B (zh) | 生成用于生成掩模版的仿真图像的仿真程序的输入的计算机实现的方法 | |
JP4736206B2 (ja) | フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法 | |
US8423918B2 (en) | Structure and methodology for fabrication and inspection of photomasks by a single design system | |
US7303842B2 (en) | Systems and methods for modifying a reticle's optical properties | |
CN102193302A (zh) | 一种掩膜图形缺陷的检测方法及系统 | |
CN100356520C (zh) | 识别在掩模层上的虚拟特征图形的系统和方法 | |
US8437967B2 (en) | Method and system for inspecting multi-layer reticles | |
CN102210018A (zh) | 用于检测掩模版上的缺陷的方法和系统 | |
CN104317159A (zh) | 一种掩膜图形缺陷的检测方法及系统 | |
CN110032039A (zh) | 用于光罩的时变强度图的产生 | |
KR20140112047A (ko) | 데이터베이스 관련 재인정 레티클 검사를 위한 방법 및 장치 | |
JP3154802B2 (ja) | パターン欠陥検査装置 | |
US7927766B2 (en) | Pre-alignment marking and inspection to improve mask substrate defect tolerance | |
JP2000250198A (ja) | フォトマスクの自動欠陥検査装置及び方法 | |
JP2013222811A (ja) | Euvマスクブランクス、マスクの製造方法、及びアライメント方法 | |
CN102944983A (zh) | 改善待测图案之关键尺寸量测的方法 | |
EP1211558B1 (en) | Substrate selector | |
CN109164678B (zh) | 改善高深宽比图形不一致和提高光刻胶形貌陡度的方法 | |
JP2020008828A (ja) | パターンの修正方法 | |
Huh et al. | Printability and inspectability of defects on EUV blank for 2xnm hp HVM application | |
US7987057B1 (en) | Intelligent stitching boundary defect inspection | |
US9910350B2 (en) | Method for repairing a mask | |
JPH11174657A (ja) | マスクパターン外観検査装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |